《数字电子技术基础：第6章 时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术基础：第6章 时序逻辑电路（111页珍藏版）》请在金锄头文库上搜索。
1、第六章 时序逻辑电路6.1 概述概述一、时序逻辑电路的特点一、时序逻辑电路的特点 功能上：功能上：任一时刻的输出不仅取决于该时刻的输入，还任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加2. 电路结构上电路结构上包含存储电路和组合电路包含存储电路和组合电路存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出 二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功能描述方法触发器组成触发器组成可以用三个方程组来描述：可以用三个方程组来描述：特点
2、：1、包含存储电路和组合电路，而存储电路必不可少2、输出由存储器状态和输入状态共同决定，即存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起共同决定组合电路的输出三、时序电路的分类三、时序电路的分类1、按照触发器的动作特点分类：、按照触发器的动作特点分类：可分为同步时序电路与异步时序电路可分为同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻状态变化发生在同一时刻异步：没有统一的异步：没有统一的clk,触发器状态的变化有先有后触发器状态的变化有先有后2、按照输出信号特点分类：、按照输出信号特点分
3、类：可分为可分为Mealy型和型和Moore型型Mealy型（米利型）：输出信号不仅取决于型（米利型）：输出信号不仅取决于存储电路的状态，而且取决于输入变量存储电路的状态，而且取决于输入变量 Moore型（摩尔型）：输出信号仅仅取决型（摩尔型）：输出信号仅仅取决于存储电路的状态于存储电路的状态由此可见，摩尔型是米利型的特例由此可见，摩尔型是米利型的特例四、时序电路逻辑功能的描述方法1、逻辑方程2、状态转换表用列表的方式描述时序逻辑电路输出Z，次态Qn+1，外部输入X，现态QnXQnQn+1Z3、状态转换图5、状态机流程图（State Machine Chart）4、时序图6.2 时序电路的分析
4、方法时序电路的分析方法时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路，在输入信号及时钟的作用下，电路的状态、驱动和输出方程的变化规律，从而确定电路的功能。6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能即找出在输入和CLK作用下，电路的次态和输出。一般步骤：一般步骤：1、从给定电路写出存储电路中每个触发、从给定电路写出存储电路中每个触发器的驱动方程，得到整个电路的驱动方器的驱动方程，得到整个电路的驱动方程。程。2、将驱动方程代入触发器的特性方程，、将驱动方程代入触发器的特性方程，得到状态方程，写出输出方程。得到状态方程，写出输出方程。3、根据时序电路的状
5、态方程和输出方程、根据时序电路的状态方程和输出方程建立状态转换表，状态转换图或波形图建立状态转换表，状态转换图或波形图中的一种。中的一种。4、分析逻辑功能、分析逻辑功能5、判断电路能否自启动、判断电路能否自启动自启动：当电路处于任一无效状态，若能在时钟信号的作用下进入有效状态，称该电路具有自启动功能，否则该电路不能自启动例：例：TTL电路电路3、状态转换表、状态转换表0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 10 0 0 0 01
6、0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 17 0 0 0 00 1 1 1 11 0 0 0 04、状态转换图、状态转换图5、时序图、时序图6、逻辑功能七进制加法计数器相关概念：相关概念：1 1、计数器：具有对时钟、计数器：具有对时钟CPCP计数功能的时序电路计数功能的时序电路2 2、N N进制计数器进制计数器：N N个个状态的计数器状态的计数器3 3、加法计数器：计数状态对应的数值是递增的计数器，习惯上从、加法计数器：计数状态对应的数值是递增的计数器，习惯上从0 0开始递增开始递增4 4、减法计数器：计数状态对应的数值是递减的计数
7、器，习惯上从、减法计数器：计数状态对应的数值是递减的计数器，习惯上从最大数开始递减最大数开始递减5 5、有效状态：希望（需要）的状态、有效状态：希望（需要）的状态6 6、无效状态：除了有效状态的状态、无效状态：除了有效状态的状态7 7、有效循环：时序电路的有效状态具有顺序循环功能、有效循环：时序电路的有效状态具有顺序循环功能8 8、无效循环：由无效状态构成的循环、无效循环：由无效状态构成的循环例例：（4）列状态转换表：）列状态转换表：（5）状态转换图）状态转换图00011011001/0 10/0 11/000/1111/100/0 01/0 10/0（6）波形图）波形图（7）逻辑功能A=0，
8、4进制加法计数器A=1，4进制减法计数器*6.2.3 异步时序逻辑电路的分析方法（只要求分析）1 1、驱动方程、驱动方程2 2、状态方程、状态方程3 3、状态转换表、状态转换表CPCPQQ3 3QQ2 2QQ1 10 00 00 00 01 10 00 01 12 20 01 10 03 30 01 11 14 41 10 00 05 50 00 00 00 01 10 01 11 10 01 10 00 01 11 10 01 10 01 10 00 01 11 11 11 10 00 00 04 4、状态转换图、状态转换图111 000 001 010 101111 000 001 010
9、 101 100 011 110 100 011 1105 5、时序图、时序图6 6、功能分析、功能分析异步五进制加法计数器异步五进制加法计数器7 7、能自启动、能自启动101010101010110010110010111000111000如果：如果：101110010101110010，也可以算自启动，也可以算自启动例例6.2.4 6.2.4 二二- -五五- -十进制计数器十进制计数器功能也可以为十分频功能也可以为十分频6.3 若干常用的时序逻辑电路主要介绍寄存器和计数器主要介绍寄存器和计数器重点掌握功能和使用方法重点掌握功能和使用方法6.3.1 6.3.1 寄存器和移位寄存器寄存器和移
10、位寄存器一、寄存器一、寄存器用于寄存一组二值代码，用于寄存一组二值代码，N N位寄存器由位寄存器由N N个触发器组成，个触发器组成，可存放一组可存放一组N N位二值代码。位二值代码。只要求其中每个触发器可置只要求其中每个触发器可置1 1，置，置0 0。输入方式：并行输入、串行输入输入方式：并行输入、串行输入输出方式：并行输出、串行输出输出方式：并行输出、串行输出1 1、普通寄存器、普通寄存器并行输入并行输出并行输入并行输出用维-阻触发器结构的74HC175清零清零清零清零时钟时钟时钟时钟输入输入输入输入输出输出输出输出工作方式工作方式工作方式工作方式R RD D CPCPD D3 3 D D2
11、 2 D D1 1 D D0 0QQ3 3QQ2 2QQ1 1QQ0 00 0 00000000异步清异步清异步清异步清“ “0”0”1 1D D3 3 D D2 2 D D1 1 D D0 0D D3 3 D D2 2 D D1 1 D D0 0数码寄存数码寄存数码寄存数码寄存1 10 0 D D3 3 D D2 2 D D1 1 D D0 0数据保持数据保持数据保持数据保持1 11 1 D D3 3 D D2 2 D D1 1 D D0 0数据保持数据保持数据保持数据保持CC4076CC4076CPCP ENENA A+EN+ENB B R RD D LDLDA A+LD+LDB B 1
12、1 输出高阻输出高阻输出高阻输出高阻 0 00 0 异步清异步清异步清异步清“ “0”0”0 01 11 1同步置数同步置数同步置数同步置数0 01 10 0数据保持数据保持数据保持数据保持二、移位寄存器（代码在寄存器中左二、移位寄存器（代码在寄存器中左/ /右移动）右移动）具有存储具有存储具有存储具有存储 + + + + 移位功能移位功能移位功能移位功能1 1、单向移位寄存器、单向移位寄存器QQ3 3QQ2 2QQ1 1QQ0 0=1011=1011CPCPD DI IQQ0 0QQ1 1QQ2 2QQ3 3=D=DOO0 00 00 00 00 00 01 11 11 10 00 00 0
13、2 20 00 01 10 00 03 31 11 10 01 10 04 41 11 11 10 01 15 5 1 11 10 06 6 1 11 17 7 1 18 8 右移2、双向移位寄存器、双向移位寄存器74194R RD D S S1 1S S0 0CPCP D DILILD DIRIRD D0 0-D-D3 3QQ0 0-Q-Q3 30 0 异步清异步清异步清异步清“ “0”0”1 10 00 0 数据保持数据保持数据保持数据保持1 10 01 1 D DIRIR D DIRIR右移一位右移一位右移一位右移一位1 11 10 0D DILIL 左移一位左移一位左移一位左移一位D
14、DILIL1 11 11 1 D D0 0-D-D3 3并行置数并行置数并行置数并行置数RRD DS S1 1S S0 0工作状态工作状态工作状态工作状态0 0X XX X置零置零置零置零1 10 00 0保持保持保持保持1 10 01 1右移右移右移右移1 11 10 0左移左移左移左移1 11 11 1并行输入并行输入并行输入并行输入 1 1、功能扩展（、功能扩展（4 4位位88位）位）2 2、进行运算、进行运算t=t1Y=M+Nt=t2Y=M2+N2t=t3Y=M22+N2t=t4Y=M222+N26.3.2 6.3.2 计数器计数器用途：用途：1 1、对数字脉冲定时、计时、对数字脉冲定
15、时、计时2 2、分频器、分频器3 3、用于产生顺序脉冲和序列信号、用于产生顺序脉冲和序列信号4 4、进行运算和控制、进行运算和控制分类：分类：按时钟分，同步、异步按时钟分，同步、异步按计数过程中数字增减分，加、减和加减可逆按计数过程中数字增减分，加、减和加减可逆按计数器中的数字编码分，二进制、二按计数器中的数字编码分，二进制、二-十进制十进制和循环码和循环码按计数容量分，十进制，六十进制和按计数容量分，十进制，六十进制和n进制进制一、同步计数器一、同步计数器1 1、同步二进制计数器、同步二进制计数器同步二进制加法计数器同步二进制加法计数器用用T T触发器构成触发器构成4 4位二进制加法计数器位
16、二进制加法计数器原理：根据二进制加法运原理：根据二进制加法运算规则可知：在多位二进算规则可知：在多位二进制数末位加制数末位加1 1，若第，若第i i位以位以下皆为下皆为1 1时，则第时，则第i i位应翻位应翻转。转。由此得出规律，若用由此得出规律，若用T T触触发器构成计数器，则第发器构成计数器，则第i i位触发器输入端位触发器输入端TiTi的逻辑的逻辑式应为：式应为：器件实例：器件实例：74161计数1111保持（C=0）0X11X保持（包括C）1011X预置数（同步）XX01置 0（异步）XXX0X工作状态ETEPDLRCLKD同步二进制减法计数器同步二进制减法计数器同步二进制减法计数器同
17、步二进制减法计数器原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数末位减末位减末位减末位减1 1，若第，若第，若第，若第i i位以下皆为位以下皆为位以下皆为位以下皆为0 0时，则第时，则第时，则第时，则第i i位应翻转。位应翻转。位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用由此得出规律，若用由此得出规律，若用T T触发触发触发触发器构成计数器，则第器构成计数器，则第器构成计数器，则第器构成计数器，则第i i位触发位触发位触发位触发器输入端器
18、输入端器输入端器输入端TiTi的逻辑式应为：的逻辑式应为：的逻辑式应为：的逻辑式应为：同步加减计数器同步加减计数器加加加加/ /减减减减计数器计数器计数器计数器加加加加/ / / /减减减减计数结果计数结果计数结果计数结果加加加加/ /减减减减计数器计数器计数器计数器计数结果计数结果计数结果计数结果两种解决方案两种解决方案两种解决方案两种解决方案a.单时钟方式单时钟方式加加/减脉冲用同一减脉冲用同一输入端，由加输入端，由加/减减控制线的高低电控制线的高低电平决定加平决定加/减减器件实例：器件实例：74LS191（用（用T触发器）触发器）工作状态工作状态工作状态工作状态X X1 11 1X X保
19、持保持保持保持X XX X0 0X X预置数预置数预置数预置数( (异步异步异步异步) )0 01 10 0加计数加计数加计数加计数0 01 11 1减计数减计数减计数减计数b.双时钟方式双时钟方式器件实例：器件实例：74LS193（采用（采用T触发器，即触发器，即T=1）CPCPU UCPCPD DR RD DLDLD X XX X1 1X X置置置置0(0(异步异步异步异步) )X XX X0 00 0置数置数置数置数( (异步异步异步异步) )1 10 01 1加计数加计数加计数加计数1 10 01 1减计数减计数减计数减计数2. 2. 同步十进制计数同步十进制计数同步十进制计数同步十进
20、制计数器器器器加法计数器加法计数器加法计数器加法计数器基本原理：在四位基本原理：在四位基本原理：在四位基本原理：在四位二进制计数器基础二进制计数器基础二进制计数器基础二进制计数器基础上修改，当计到上修改，当计到上修改，当计到上修改，当计到10011001时，则下一个时，则下一个时，则下一个时，则下一个CLKCLK电路状态回到电路状态回到电路状态回到电路状态回到00000000。能自启动能自启动能自启动能自启动器件实例：器件实例：74 160计数1111保持（C=0）0X11X保持（包括C）1011X预置数（同步）XX01置 0（异步）XXX0X工作状态ETEPDLRCLKD减法计数器减法计数器
21、减法计数器减法计数器基本原理：对二进基本原理：对二进基本原理：对二进基本原理：对二进制减法计数器进制减法计数器进制减法计数器进制减法计数器进行修改，在行修改，在行修改，在行修改，在0000000000000000时减时减时减时减“ “1 1 1 1” ”后跳后跳后跳后跳变为变为变为变为1001100110011001，然后，然后，然后，然后按二进制减法计按二进制减法计按二进制减法计按二进制减法计数就行了。数就行了。数就行了。数就行了。能自启动能自启动能自启动能自启动十进制可逆计数器十进制可逆计数器基本原理一致，电路只用到基本原理一致，电路只用到00001001的十个状态的十个状态实例器件实例器
22、件单时钟：单时钟：74190双时钟：双时钟：74192二二二二. . 异步计数器异步计数器异步计数器异步计数器1. 1. 二进制计数器二进制计数器二进制计数器二进制计数器异步二进制加异步二进制加异步二进制加异步二进制加法计数器法计数器法计数器法计数器在末位在末位在末位在末位+1+1+1+1时，时，时，时，从低位到高位从低位到高位从低位到高位从低位到高位逐位进位方式逐位进位方式逐位进位方式逐位进位方式工作。工作。工作。工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从位从位从“ “1 1 1 1” ”变变变变“ “0 0 0 0” ”时，向高位发时，向高位发时，向高位发时，向高位发出进
23、位，使高出进位，使高出进位，使高出进位，使高位翻转位翻转位翻转位翻转异步二进制减异步二进制减异步二进制减异步二进制减法计数器法计数器法计数器法计数器在末位在末位在末位在末位-1-1-1-1时，时，时，时，从低位到高位从低位到高位从低位到高位从低位到高位逐位借位方式逐位借位方式逐位借位方式逐位借位方式工作。工作。工作。工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从位从位从“ “0 0 0 0” ”变变变变“ “1 1 1 1” ”时，向高位发时，向高位发时，向高位发时，向高位发出进位，使高出进位，使高出进位，使高出进位，使高位翻转位翻转位翻转位翻转2 2、异步十进制加法计数器、异步
24、十进制加法计数器原理：原理：在在4 4位二进制异步加法计数器位二进制异步加法计数器上修改而成，上修改而成，要跳过要跳过1010 1111这六个状态这六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=0器件实例：二五器件实例：二五十进制十进制异步计数器异步计数器74LS290三、任意进制计数器的构成方法三、任意进制计数器的构成方法用已有的用已有的N进制芯片，组成进制芯片，组成M进制计数器，是进制计数器，是常用的方法。常用的方法。N进制M进制1. N M原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过NM个状态。个状态。具体方法：置零法具体方法：置零法
25、置数法置数法置零法如右图所置零法如右图所示。电路一进入示。电路一进入SM状态就立即状态就立即被置成被置成S0状态，状态，所以所以SM状态仅状态仅在极短的瞬时出在极短的瞬时出现，在稳定的状现，在稳定的状态循环中不包括态循环中不包括SM状态。状态。置零法适用于有置零法适用于有异步置零输入端异步置零输入端的计数器。的计数器。例：将十进制的例：将十进制的74160接成六进制计数器接成六进制计数器异步置零法异步置零法由于置零信号随由于置零信号随着计数器被置零着计数器被置零而立即消失而立即消失,所以所以置零信号持续时置零信号持续时间极短间极短,如果触发如果触发器的复位速度有器的复位速度有快有慢快有慢,则可
26、能动则可能动作慢的触发器还作慢的触发器还未来得及复位置未来得及复位置零信号已经消失零信号已经消失,导致电路误动作导致电路误动作.置数法：适用于有预置数功能的计数器电路。置数法：适用于有预置数功能的计数器电路。通过给计数器重复置入某个数值的方法跳越通过给计数器重复置入某个数值的方法跳越NM状态。状态。同步置数法同步置数法 (a)置入置入0000 (b)置入置入1001异步置数法（适用于异步置数法（适用于74290）利用进位输出利用进位输出C置数法置数法1、同步置数、同步置数2、异步置数、异步置数2. N M 的计数器的计数器然后再采用置零或置数的方法然后再采用置零或置数的方法2、分解法、分解法M
27、=N1N2分别接成分别接成N1和和N2两个计数器。两个计数器。计数器间的连接有两种方式：计数器间的连接有两种方式：a.并行进位方式：用同一个并行进位方式：用同一个CLK，低位片的，低位片的进位输出作为高位片的计数控制信号（如进位输出作为高位片的计数控制信号（如74160的的EP和和ET）b.串行进位方式：低位片的进位输出作为高串行进位方式：低位片的进位输出作为高位片的位片的CLK，两片始终同时处于计数状态，两片始终同时处于计数状态例：用两片例：用两片74160接成一百进制计数器接成一百进制计数器并行进位法并行进位法串行进位法串行进位法整体置数法两片计数器采用同步级联整体置数法两片计数器采用同步
28、级联整体置数法两片计数器采用同步级联整体置数法两片计数器采用同步级联整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可例：用例：用74160接成二十九进制接成二十九进制整体置零整体置零（异步）（异步）整体置数整体置数（同步）（同步）四移位寄存器型计数器四移位寄存器型计数器四移位寄存器型计数器四移位寄存器型计数器环形计数器环形计数器环形计数器环形计数器将移位寄存器首尾相接，即将移位寄存器首尾相接，即将移位寄存器首尾相接，即将移位寄存器首尾相接，即D D0 0=Q=Q3 3，在连续
29、不断地输入时钟，在连续不断地输入时钟，在连续不断地输入时钟，在连续不断地输入时钟信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。环形计数器的状态转换图：环形计数器的状态转换图：环形计数器的状态转换图：环形计数器的状态转换图：取由取由取由取由10001000、01000100、00100010和和和和00010001所组成的状态循环为所需要的有效循所组成的状态循环为所需要的有效循所组成的状态循环为所需要的有效循所组成的状态循环为所需要的有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环，那么同时还存在
30、着其他几种无效循环。可见，一旦脱离有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环之后，电路将不会自动返回有效循环中去，所以此种环形计数器环之后，电路将不会自动返回有效循环中去，所以此种环形计数器环之后，电路将不会自动返回有效循环中去，所以此种环形计数器环之后，电路将不会自动返回有效循环中去，所以此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入端时不能自启动的。为确保它能正常工作，必须首先通过串行输入端时不能自启动的。为确保它能正常工作，必须首先通过串行输入端时不能自启动的。为确保它能正常工作，必
31、须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路状态方程：状态方程：状态方程：状态方程： QQ0 0n+1n+1=Q=Q0 0+Q+Q1 1+Q+Q2 2 Q Q1 1n+1n+1=Q=Q0 0 Q Q2 2n+1n+1=Q=Q1 1 Q Q3 3n+1n+1=Q=Q2 2通过在输出与输通过
32、在输出与输通过在输出与输通过在输出与输入之间接入适当入之间接入适当入之间接入适当入之间接入适当的反馈逻辑电路，的反馈逻辑电路，的反馈逻辑电路，的反馈逻辑电路，可以将不能自启可以将不能自启可以将不能自启可以将不能自启动的电路修改为动的电路修改为动的电路修改为动的电路修改为能够自启动的电能够自启动的电能够自启动的电能够自启动的电路。路。路。路。N N位环形计数器可以实现位环形计数器可以实现N N进制计数器（利用率低）进制计数器（利用率低）每个状态只有一个每个状态只有一个“ “1”1”，不需译码电路，不需译码电路2扭环形计数器扭环形计数器若将反馈逻辑函数取为：若将反馈逻辑函数取为：D0=Qn-1则得
33、到扭环形计数器，也称为则得到扭环形计数器，也称为约翰逊计数器。约翰逊计数器。显然，图中所示的扭环形计数器不能自启动。显然，图中所示的扭环形计数器不能自启动。用用用用n n位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含2n2n个有效状态的个有效状态的个有效状态的个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。
34、从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争冒险现象。电路状态译码时不会产生竞争冒险现象。电路状态译码时不会产生竞争冒险现象。电路状态译码时不会产生竞争冒险现象。能自启动的扭环形计数器电路能自启动的扭环形计数器电路能自启动的扭环形计数器电路能自启动的扭环形计数器电路令令令令D D0 0=Q=Q1 1QQ2 2+Q+Q3 36.3.36.3.3顺序脉冲发生器顺序脉冲发
35、生器顺序脉冲发生器顺序脉冲发生器给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。由计数器和译码器两部分电路构成。各种控制信号。由计数器和译码器两部分电路构成。各种控制信号。由计数器和译码器两部分电路构成。各种控制信号。由计数器和译码器两部分电路构成。用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器当环形计数器在每个状态中只有一个当环形计
36、数器在每个状态中只有一个当环形计数器在每个状态中只有一个当环形计数器在每个状态中只有一个1 1的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲发生器。当发生器。当发生器。当发生器。当CPCP端不断输入系列脉冲时，端不断输入系列脉冲时，端不断输入系列脉冲时，端不断输入系列脉冲时，QQ0 0 Q Q3 3端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断循环。循环。循环。循环。计数器计数器计数器计数器+ +译码器译码器译码器译码器顺序节拍脉冲发生器顺序节拍脉冲发生器
37、顺序节拍脉冲发生器顺序节拍脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器计数器采用移位寄存型计数器可从根本上消除竞争冒险现象计数器采用移位寄存型计数器可从根本上消除竞争冒险现象计数器采用移位寄存型计数器可从根本上消除竞争冒险现象计数器采用移位寄存型计数器可从根本上消除竞争冒险现象. .顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器
38、用扭环形计数器构成的顺序脉冲发生器6.3.46.3.4序列信号发生器序列信号发生器序列信号发生器序列信号发生器产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为序列信号发生器。发生器。发生器。发生器。一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器产生一个产生一个产生一个产生一个8 8位序列位序列位序列位序列信号：信号：
39、信号：信号：0001011100010111连续加连续加连续加连续加cpcp信号到计数器信号到计数器信号到计数器信号到计数器上，上，上，上， QQ2 2(A(A2 2) )、QQ1 1(A(A1 1) )、QQ0 0(A(A0 0) )的状态按计数顺的状态按计数顺的状态按计数顺的状态按计数顺序不断循环，可在输出序不断循环，可在输出序不断循环，可在输出序不断循环，可在输出端得到不断循环的序列端得到不断循环的序列端得到不断循环的序列端得到不断循环的序列信号信号信号信号0001011100010111。二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号
40、发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器D D0 0的卡诺图的卡诺图的卡诺图的卡诺图移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信号输出。号输出。号输出。号输出。根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存器应具有的状态转换表，再由此得到输入端器应具有的状态转换表，再由此得到输入端器应具有的状态转换
41、表，再由此得到输入端器应具有的状态转换表，再由此得到输入端D D0 0取值的卡诺图，化简得：取值的卡诺图，化简得：取值的卡诺图，化简得：取值的卡诺图，化简得： D D0 0 = Q= Q2 2 Q Q1 1 Q Q0 0 + Q+ Q2 2 Q Q1 1 + Q+ Q2 2 Q Q0 06.4 时序逻辑电路的设计方法时序逻辑电路的设计方法6.4.1 6.4.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象
42、，求出状态转换图或状态转换表1. 1. 确定输入确定输入确定输入确定输入/ /输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。2. 2. 定义输入定义输入定义输入定义输入/ /输出逻辑状态以及每个电路状态的含意，并对电路状态进行编输出逻辑状态以及每个电路状态的含意，并对电路状态进行编输出逻辑状态以及每个电路状态的含意，并对电路状态进行编输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。号。号。号。3. 3. 按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。按设计要
43、求列出状态转换表，或画出状态转换图。二、状态化简二、状态化简二、状态化简二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。价状态；等价状态可以合并。价状态；等价状态可以合并。价状态；等价状态可以合并。三、状态分配（编码）三、状态分配（编码）三、状态分配（编码）三、状态分配（编码）1. 1. 确定触发器数目。确定触发器数目。确定触发器数目。确定触发
44、器数目。2. 2. 给每个状态规定一个代码。给每个状态规定一个代码。给每个状态规定一个代码。给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型四、选定触发器类型四、选定触发器类型四、选定触发器类型求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。五、画出逻辑图五、画出逻辑图五、画出逻辑图五、画出逻辑图六、检查自启动六、检查自启动六、检查自启动六
45、、检查自启动设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。信号，属于摩尔型电路。信号，属于摩尔型电路。信号，属于摩尔型电路。CC进位信号，进位信号，进位信号，进位信号，C C1 1为为为为有进位输出，有进位输出，有进位输出，有进位输出，C C0 0为无进位输出十三进制计数器应为无进位输出十三进制计数器应
46、为无进位输出十三进制计数器应为无进位输出十三进制计数器应有有有有1313个状态：个状态：个状态：个状态：由于由于由于由于2 23 3N2N24 4 , , 所以取所以取所以取所以取n=4, n=4, 用用用用4 4个触发器个触发器个触发器个触发器取取取取0000 1100 0000 1100 为为为为 S S0 0 S S12 12 的编码的编码的编码的编码画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图: :可分解为可分解为可分解为可分解为5 5个卡诺图个卡诺图个卡诺图个卡
47、诺图 , , 经化简得经化简得经化简得经化简得: : Q Q3 3n+1n+1=Q=Q2 2QQ1 1QQ0 0 + Q+ Q3 3QQ2 2 Q Q2 2n+1n+1=Q=Q2 2QQ1 1QQ0 0 + Q+ Q3 3QQ2 2QQ1 1 + Q+ Q3 3QQ2 2QQ0 0 Q Q1 1n+1n+1=Q=Q1 1QQ0 0 + Q+ Q1 1QQ0 0 Q Q0 0n+1n+1=Q=Q3 3QQ0 0 + Q+ Q3 3QQ2 2QQ0 0 C = Q C = Q3 3QQ2 2若选用若选用若选用若选用JKJK触发器触发器触发器触发器, ,则将状态方程转换为则将状态方程转换为则将状态方
48、程转换为则将状态方程转换为 QQn+1n+1=JQ+KQ =JQ+KQ 标准形式标准形式标准形式标准形式. .QQ3 3n+1n+1=(Q=(Q2 2QQ1 1QQ0 0+Q+Q2 2 )Q)Q3 3+( Q+( Q2 2QQ1 1QQ0 0)Q)Q3 3QQ2 2n+1n+1=(Q=(Q3 3QQ1 1+Q+Q3 3QQ0 0)Q)Q2 2 + Q+ Q2 2QQ1 1QQ0 0QQ1 1n+1n+1=Q=Q1 1QQ0 0 + Q+ Q1 1QQ0 0QQ0 0n+1n+1=(Q=(Q3 3 + Q+ Q3 3QQ2 2 )Q)Q0 0C=QC=Q3 3QQ2 2得得得得: :J J3 3
49、=Q=Q2 2QQ1 1QQ0 0，KK3 3=Q=Q2 2J J2 2=Q=Q1 1QQ0 0，KK2 2=Q=Q3 3QQ1 1QQ0 0J J1 1=Q=Q0 0，KK1 1=Q=Q0 0J J0 0=Q=Q3 3QQ2 2，KK0 0=1=1为验证电路的逻辑功能是否正确为验证电路的逻辑功能是否正确,可将可将0000作作为初始状态代入状态方程依次计算为初始状态代入状态方程依次计算,所得结果所得结果应与以上所列的状态转换表相同。应与以上所列的状态转换表相同。最后应检查电路的自启动。将最后应检查电路的自启动。将3个无效状态个无效状态1101、1110和和1111分别代入状态方程计算，分别代入
50、状态方程计算，所得次态分别为所得次态分别为0010、0010和和0000，故电路，故电路能自启动。能自启动。设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个或三个以上的或三个以上的或三个以上的或三个以上的1 1时输出为时输出为时输出为时输出为1 1，其它输入情况下输出，其它输入情况下输出，其它输入情况下输出，其它输入情况下输出为为为为0 0解：分析解：分析解：分析解：分析: :电路应至少有电路应至少有电路应至少有电路应至少有4 4个不同状态个不同状态个不同状态个不同状态, ,
51、即即即即 S0 S0 没输入没输入没输入没输入1 1之前状态之前状态之前状态之前状态 S1 S1 输入输入输入输入1 1个个个个1 1后的状后的状后的状后的状态态态态 S2 S2 输入输入输入输入2 2个个个个1 1后的后的后的后的状态状态状态状态 S3 S3 输入输入输入输入3 3个个个个1 1或或或或3 3个以上个以上个以上个以上1 1后的状态后的状态后的状态后的状态可看出，可看出，可看出，可看出，S S2 2与与与与S S3 3两个状态在同样的输入条件下它两个状态在同样的输入条件下它两个状态在同样的输入条件下它两个状态在同样的输入条件下它们转换到同样的次态，且转换后得到同样的输们转换到同
52、样的次态，且转换后得到同样的输们转换到同样的次态，且转换后得到同样的输们转换到同样的次态，且转换后得到同样的输出。所以，出。所以，出。所以，出。所以，S S2 2与与与与S S3 3为等价状态，可合并为一个状为等价状态，可合并为一个状为等价状态，可合并为一个状为等价状态，可合并为一个状态，得出最简状态转换图。态，得出最简状态转换图。态，得出最简状态转换图。态，得出最简状态转换图。状态数状态数状态数状态数 N=3N=3 2 2n-1n-1NN 2 2n n所以，所以，所以，所以，n=2n=2触发器位数为触发器位数为触发器位数为触发器位数为2 2对状态进行编码：可使对状态进行编码：可使对状态进行编
53、码：可使对状态进行编码：可使S S0 0=00=00，S S1 1=01=01，S S2 2=10=10电路次态和输出卡诺图：电路次态和输出卡诺图：电路次态和输出卡诺图：电路次态和输出卡诺图：格内填写的内容为格内填写的内容为格内填写的内容为格内填写的内容为QQ1 1n+1n+1QQ0 0n+1n+1/Y/Y化简后得：化简后得：化简后得：化简后得： QQ1 1n+1n+1=XQ=XQ0 0n n + XQ+ XQ1 1n n Q Q0 0n+1n+1=XQ=XQ1 1QQ0 0 Y=XQ Y=XQ1 1采用下降沿采用下降沿采用下降沿采用下降沿JKJK触发器构触发器构触发器构触发器构成电路，驱动方
54、程为：成电路，驱动方程为：成电路，驱动方程为：成电路，驱动方程为：J J0 0=XQ=XQ1 1，KK0 0=1=1J J1 1=XQ=XQ0 0，KK1 1=XQ=XQ0 0+X=X+X=X画出电路的逻辑图：画出电路的逻辑图：画出电路的逻辑图：画出电路的逻辑图：进行自启动检查：若电路初始进行自启动检查：若电路初始进行自启动检查：若电路初始进行自启动检查：若电路初始为为为为1111状态状态状态状态 X=0 QX=0 Q1 1n+1n+1=0 =0 即为即为即为即为0000状态状态状态状态 QQ0 0n+1n+1=0 Y=0 Y为为为为0 0X=1 QX=1 Q1 1n+1n+1=1 =1 即为
55、即为即为即为1010状态状态状态状态 QQ0 0n+1n+1=0 Y=0 Y为为为为1 1电路的完整状态转换图：电路的完整状态转换图：电路的完整状态转换图：电路的完整状态转换图：例例例例3.3.设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元
56、）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。硬币后，在给出饮料的同时找回一枚五角的硬币。硬币后，在给出饮料的同时找回一枚五角的硬币。硬币后，在给出饮料的同时找回一枚五角的硬币。解：解：解：解：1.1.分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入一枚一元硬币用一枚一元硬币用一枚一元硬币用一枚一元硬币用A=1A=1表示，未投入则用表
57、示，未投入则用表示，未投入则用表示，未投入则用A=0A=0表示；投入表示；投入表示；投入表示；投入一枚五角硬币用一枚五角硬币用一枚五角硬币用一枚五角硬币用B=1B=1表示，未投入则用表示，未投入则用表示，未投入则用表示，未投入则用B=0B=0表示；给出表示；给出表示；给出表示；给出饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，Y=1Y=1表示给出饮表示给出饮表示给出饮表示给出饮料，料，料，料，Y=0Y=0则表示未给出饮料，则表示未给出饮料，则表示未给出饮料，则表示未给出饮料，Z=1Z=1表示找回一枚五角硬
58、表示找回一枚五角硬表示找回一枚五角硬表示找回一枚五角硬币，币，币，币，Z=0Z=0则表示不找。设未投币的状态为则表示不找。设未投币的状态为则表示不找。设未投币的状态为则表示不找。设未投币的状态为S S0 0，投一枚五，投一枚五，投一枚五，投一枚五角硬币后为角硬币后为角硬币后为角硬币后为S S1 1，投入一枚一元硬币后为，投入一枚一元硬币后为，投入一枚一元硬币后为，投入一枚一元硬币后为S S2 2 。在。在。在。在S S2 2状态状态状态状态再投入五角硬币后应转回再投入五角硬币后应转回再投入五角硬币后应转回再投入五角硬币后应转回S S0 0状态，状态，状态，状态，Y=1Y=1，Z=0;Z=0;再
59、投入再投入再投入再投入一元硬币后应转回一元硬币后应转回一元硬币后应转回一元硬币后应转回S S0 0状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，Y=1Y=1，Z=1Z=1。2.2.所以状态数为所以状态数为所以状态数为所以状态数为3 3，触发器，触发器，触发器，触发器确定用确定用确定用确定用2 2个，令：个，令：个，令：个，令： S0 00 S0 00 S1 01S1 01 S2 10 S2 103. 3.经化简后，得：经化简后，得：经化简后，得：经化简后，得：QQ1 1n+1n+1= Q= Q1 1QQ0 0A+QA+Q0 0B+QB+
60、Q1 1ABAB Q Q0 0n+1n+1=Q=Q1 1QQ0 0B+QB+Q0 0ABAB Y YQQ1 1B+QB+Q1 1A+QA+Q0 0A A Z = Q Z = Q1 1A A4. 4.选用选用选用选用D D触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：可使可使可使可使D D0 0= Q= Q1 1QQ0 0B+QB+Q0 0AB= QAB= Q1 1QQ0 0B QB Q0 0ABAB D D1 1= Q= Q1 1QQ0 0A+QA+Q0 0B+QB+Q1 1ABAB5. 5.画出逻辑图：
61、略画出逻辑图：略画出逻辑图：略画出逻辑图：略6. 6.进行自启动检查：初态若为进行自启动检查：初态若为进行自启动检查：初态若为进行自启动检查：初态若为1111，则分为，则分为，则分为，则分为4 4种情况考虑种情况考虑种情况考虑种情况考虑AB=00 AB=00 则：则：则：则：QQ1 1n+1n+1=1=1，QQ0 0n+1n+1=1=1，Y=0Y=0，Z=0Z=0AB=01 AB=01 则：则：则：则：QQ1 1n+1n+1=1=1，QQ0 0n+1n+1=0=0，Y=1Y=1，Z=0Z=0AB=10 AB=10 则：则：则：则：QQ1 1n+1n+1=0=0，QQ0 0n+1n+1=0=0，
62、Y=1Y=1，Z=1Z=1AB=11 AB=11 则：则：则：则：QQ1 1n+1n+1=X=X，QQ0 0n+1n+1=X=X，Y=XY=X，Z=XZ=X可见在输入为可见在输入为可见在输入为可见在输入为0000时，时，时，时，电路的次态不能回到电路的次态不能回到电路的次态不能回到电路的次态不能回到有效循环中去，所以，有效循环中去，所以，有效循环中去，所以，有效循环中去，所以，此电路不具有自启动此电路不具有自启动此电路不具有自启动此电路不具有自启动功能。功能。功能。功能。小结：小结：小结：小结：1 1、时序逻辑电路的特点：不仅取决于当前的输入信号，还、时序逻辑电路的特点：不仅取决于当前的输入信
63、号，还、时序逻辑电路的特点：不仅取决于当前的输入信号，还、时序逻辑电路的特点：不仅取决于当前的输入信号，还与原状态有关，时序电路中必有存储器件与原状态有关，时序电路中必有存储器件与原状态有关，时序电路中必有存储器件与原状态有关，时序电路中必有存储器件2 2、逻辑表达方式：状态装换表、状态转换图、时序图、逻辑表达方式：状态装换表、状态转换图、时序图、逻辑表达方式：状态装换表、状态转换图、时序图、逻辑表达方式：状态装换表、状态转换图、时序图3 3、分析方法（同步、异步）：、分析方法（同步、异步）：、分析方法（同步、异步）：、分析方法（同步、异步）：逻辑图逻辑图逻辑图逻辑图时钟方程（异步）、驱动方程
64、、输出方程时钟方程（异步）、驱动方程、输出方程时钟方程（异步）、驱动方程、输出方程时钟方程（异步）、驱动方程、输出方程状态状态状态状态方程方程方程方程状态转换表、状态转换图、时序图状态转换表、状态转换图、时序图状态转换表、状态转换图、时序图状态转换表、状态转换图、时序图逻辑功能逻辑功能逻辑功能逻辑功能4 4、寄存器：基本寄存器、移位寄存器、寄存器：基本寄存器、移位寄存器、寄存器：基本寄存器、移位寄存器、寄存器：基本寄存器、移位寄存器74194741945 5、计数器：同步、计数器：同步、计数器：同步、计数器：同步7416074160、7416174161异步异步异步异步74290742906
65、6、同步时序电路的设计：计数器的设计、同步时序电路的设计：计数器的设计、同步时序电路的设计：计数器的设计、同步时序电路的设计：计数器的设计熟练掌握时序逻辑电路的基本分析设计方法熟练掌握时序逻辑电路的基本分析设计方法熟练掌握时序逻辑电路的基本分析设计方法熟练掌握时序逻辑电路的基本分析设计方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握中规模集成器件设计时序逻辑电路的方法熟练掌握中规模集成器件设计时序逻辑电路的方法熟练掌握中规模集成器件设计时序逻辑电路的方法熟练掌握中规模集成器件设计时序逻辑电路的方法作业：作业：2 2、6 6、9 9、1010、1212、1313、1515、1616、1717、1818、1919、2020、2222、2424、2626、2828、2929、3434
