《单片机课件2系统结构》由会员分享，可在线阅读，更多相关《单片机课件2系统结构（46页珍藏版）》请在金锄头文库上搜索。
1、下周星期三（16日）课与实验课调换。停课一次。1第二章第二章MCS51单片机系统结构单片机系统结构外部引脚外部引脚内部结构内部结构专用寄存器专用寄存器内部时钟、振荡器内部时钟、振荡器并行并行I/O口结构、总线口结构、总线断电保护、加密和解密断电保护、加密和解密22.2 单片机的引线单片机的引线80C51P1.0-P1.7P3.0-P3.7P0.0-P0.7P2.0-P2.71202140Vpp/EAALE/PROGPSENXTAL2XTAL1VCCVSS3P1P3P2P0复位复位晶振输入晶振输入控制端控制端MCS-51单片机芯单片机芯片引脚图片引脚图4 单片机外部引脚及单片机外部引脚及I/O功
2、能功能Vcc : 电源正极电源正极 Vss : 电源地电源地XTAL1、XTAL2: 外接晶振、振荡器外接晶振、振荡器EA/Vpp : EA- 内部或外部程序存储器选择内部或外部程序存储器选择 Vpp- 编程电压编程电压ALE/PROG : ALE-允许地址锁存信号输出。允许地址锁存信号输出。 PROG-编程脉冲编程脉冲PSEN : 外部程序存储器选通信号外部程序存储器选通信号RET：复位信号端：复位信号端5单片机外部引脚及单片机外部引脚及I/O功能功能P0口口-(32-39) 低位地址低位地址(A7-A0)/数据复用数据复用口口P1口口-(1-8) I/O口口P2口口-(21-28) 高位地
3、址高位地址(A15-A8)P3口口-(10-17) 多功能口多功能口 6P3口引脚及引脚及I/O功能功能P3口口-(10-17) 多功能口多功能口 串口串口 : P3.0-RXD P3.1-TXD 中断中断 : P3.2-INT0 P3.3-INT1 定时定时 : P3.4-T0 P3.5-T1 读写读写 : P3.6-WR P3.7-RD7 单片机的组成单片机的组成时钟时钟OSC程序存储器程序存储器ROM数据存储器数据存储器RAMCPU各种各种I/O定时定时/计数器计数器CTC8第二章第二章 单片机的系统结构单片机的系统结构 2.1单片机的系统结构单片机的系统结构RAMP0P1 ROMP2P
4、3PC指针指针加法器加法器DPTR缓冲器缓冲器 ROM地址地址ACCSP ALUTMP2TMP1PSWB定定时时与与控控制制PSENALEEARST振荡器振荡器中中断断串串口口定定时时PCON.SCON .TMCD.TCON.TH0.TH1.TL0.TL1.TH2.TL2. IE. IP. SBUF.VCCVSS9专用寄存器专用寄存器累加器（累加器（A）寄存器（寄存器（B）程序状态字（程序状态字（PSW）堆栈及堆栈指针（堆栈及堆栈指针（SP）07H数据指针（数据指针（DPTR）16位位10专用状态寄存器专用状态寄存器PSW CY AC F0 RS0 RS1 OV - PCY: 高位进位标志高位
5、进位标志AC: 辅助位进位标志辅助位进位标志RS0、RS1：工作寄存器组：工作寄存器组F0: 用户标志位用户标志位OV: 溢出标志位溢出标志位P: 奇偶标志位奇偶标志位-：保留位：保留位11RS0、RS1：工作寄存器组：工作寄存器组RS1 RS0 寄存器组寄存器组 RAM位置位置 0 0 0 00H07H 0 1 1 08H-0FH 1 0 2 10H-17H 1 1 3 18H-1FH1FH00H7FH内部内部RAM12SP堆栈及堆栈指针堆栈及堆栈指针在在MCS51的内部的内部RAM定义一个区域作为堆栈定义一个区域作为堆栈该区域通过软件确定该区域通过软件确定堆栈的区域和深度可根据需要来自行决
6、定堆栈的区域和深度可根据需要来自行决定 RAMSP=07H上上下下调调整整7FH00H13数据指针数据指针DPTRDPTR数据指针，数据指针，16位寄存器由两个位寄存器由两个8位的位的寄存器：寄存器：DPH、DPL组成。组成。作为访问外部数据存储器的地址寄存器，可作为访问外部数据存储器的地址寄存器，可以访问以访问64K存储器空间。存储器空间。常用于调用、转移、访问外部数据存储器查常用于调用、转移、访问外部数据存储器查表等指令中。表等指令中。14单片机的时钟单片机的时钟 时钟电路时钟电路 时序时序 2.3 单片机的时钟频率单片机的时钟频率 1.2、4、6、8、12、24、33、40MHZXTAL
7、2XTAL2XTAL1XTAL1 8051 80C51XTAL2XTAL2XTAL1XTAL18 8C51C51外时钟电路驱动外时钟电路驱动30XTAL1XTAL1XTAL2XTAL2内部时钟电路与外部内部时钟电路与外部元件组成振荡器元件组成振荡器15指令周期指令周期机器周期机器周期机器周期机器周期 P1时序及有关概念时序及有关概念0）振荡（分频）周期）振荡（分频）周期P1、P2（8051有有12个振荡周期）个振荡周期）1）时钟周期）时钟周期S : 1MHZ时钟频率时钟频率=1us （8051有有6个时钟周期）个时钟周期） 4MHZ时钟频率时钟频率=0.25us2）机器周期：）机器周期： 完成
8、一个基本操作的时间完成一个基本操作的时间 3）指令周期：）指令周期： 由若干机器周期组成由若干机器周期组成SP2164）8051定义一个分频周期为一拍（定义一个分频周期为一拍（P）两）两个分频周期为一个状态（个分频周期为一个状态（S）（时钟周期）（时钟周期）5）8051定义：一个机器周期由包含定义：一个机器周期由包含12个分个分频周期的频周期的6个状态（个状态（s）组成。）组成。 12MHZ时钟频率时钟频率 / 12 =1us6）改变机器周期中的分频个数或时钟个数）改变机器周期中的分频个数或时钟个数可以调整指令执行的时间可以调整指令执行的时间时序及有关概念时序及有关概念17S2S2S3S3 S
9、4 S4S5S5S6S6S11 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4OSCALEINC A 单字节单周期单字节单周期ADD A, DATA 双字节单周期双字节单周期INC DPTR 单字节双周期MOVX A,Ri 单字节双周期单字节双周期S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2 S1 S2 S3 S4 S5 S6 S1 S2 一个机器周期一个机器周期无ALE18 助记符助记符 机器码机器码 字节数字节数 机器周期机器周期INCA04H11ADDA, #data25H21INCDPTR77H12MOVX A,DPTRE0H12
10、立即数19第二讲MCS51并行口结构、总线、非总线结构并行口结构、总线、非总线结构P0口-数据/地址总线P1口-I/O口P2口-高位地址线或I/O口P3口-多功能口上述上述I/O口由于功能不同在结构上有所区别口由于功能不同在结构上有所区别20 低位地址低位地址低位地址低位地址 / / 数据数据数据数据P0P0口口口口幷幷行行口口的的结结构构D DQ QCLCLQ QVCCVCC读引脚读引脚读引脚读引脚读锁存储器读锁存储器读锁存储器读锁存储器P0.XP0.XMUXMUX控制控制控制控制1 1 驱动驱动驱动驱动8 8个个个个LSTTLLSTTL2 2 低位地址低位地址低位地址低位地址/ /数据总线
11、复用方式（常用方式）数据总线复用方式（常用方式）数据总线复用方式（常用方式）数据总线复用方式（常用方式）&21 地址地址 / 数据数据P0口做为总线口做为总线时时(地址地址/数据数据)输出时：输出时：VCCP0.XMUX控制控制=11 控制端控制端=1，上拉管与门开锁，上拉管与门开锁2 低低位地址位地址/数据端，控制数据端，控制上拉管和上拉管和下拉管的输出下拉管的输出&22 低位地址低位地址低位地址低位地址/ /数据数据数据数据D DQ QCLCLQ QVCCVCC读引脚读引脚读引脚读引脚读锁存储器读锁存储器读锁存储器读锁存储器P0.XP0.XMUXMUX控制控制控制控制&P0口做为总线口做为
12、总线输入时：访问外输入时：访问外部存储器部存储器1 P0口自动置口自动置0FFH,Q=0下拉管下拉管截止，控制端截止，控制端=0上拉管也截止。上拉管也截止。输出端为高阻态输入输出端为高阻态输入2 真的双向口真的双向口23总线方式：总线方式： (数据数据/地址地址 ) *输出信号（输出信号（数据数据/地址）地址）通过与门驱动上通过与门驱动上拉拉FET管管,又通过反相器驱动下拉又通过反相器驱动下拉FET管。管。 *输入信号：访问外部存储器时，输出管截输入信号：访问外部存储器时，输出管截止输入端呈高阻态。止输入端呈高阻态。 *真双向口真双向口 * 作为总线方式作为总线方式（数据（数据/地址地址 ）使
13、用后，就使用后，就不能再作为通用不能再作为通用I/O口使用。口使用。24P0口用作口用作I/O口时口时的结构的结构 D DQ QCLCLQ QVCCVCCP0.XMUX控制控制=0外上拉电阻外上拉电阻 R1上拉管截止，输出极是漏极开路，需接上拉电阻上拉管截止，输出极是漏极开路，需接上拉电阻2输出端随输出端随 Q 变化变化3 输入时需要置锁存器输入时需要置锁存器=1 及输出端为高电平及输出端为高电平4准双向口准双向口读引脚读引脚&25 当当I/O方式时：控制方式时：控制=0 *上拉管截止需要外接上拉电阻上拉管截止需要外接上拉电阻 * Q=0 下拉管截止下拉管截止,由于有上拉电阻由于有上拉电阻 输
14、出输出端高电平端高电平而不是高阻态而不是高阻态 * Q=1 下拉管导通下拉管导通,输出端低电平输出端低电平 * 当输入时需要将输出端置为高电平才能正当输入时需要将输出端置为高电平才能正确输入数据确输入数据 *准双向准双向26幷行口的结构幷行口的结构 P1口口D DQ QCLCLQ QVCCVCC读引脚读引脚读锁存储器读锁存储器P1.XP1.XR R 上拉电阻上拉电阻上拉电阻上拉电阻（内部）（内部）（内部）（内部）1驱动驱动4个个LSTTL 2准双向并行口准双向并行口 （8052 T2口：口：P1.0, P1.1 )27 高位地址高位地址A15A8幷行口的结构幷行口的结构 P2口口D DQ QC
15、LCLQ QVCCVCC读引脚读引脚读锁存储器 P2.X控制R R 上拉电阻上拉电阻（内部）（内部）1 驱动驱动4个个LSTTL，高位地址，高位地址(A15A8)2作为高位地址后，就不能再用于作为高位地址后，就不能再用于I/O口口MUX28幷行口的结构幷行口的结构 P3口口D DQ QCLCLQ QVCCVCC读引脚读引脚读锁存储器 P3.X 变异功能输出变异功能输出变异功能输出变异功能输出变异功能输入变异功能输入变异功能输入变异功能输入1 驱动驱动4个个LSTTL2 可分别置位多功能口或可分别置位多功能口或I/O口口R 上拉电阻上拉电阻（内部）（内部）129幷行口的结构幷行口的结构D DQ
16、QCLCLQ QVCCVCC读引脚读引脚读锁存储器读锁存储器P1.XR R 上拉电阻上拉电阻上拉电阻上拉电阻VCCVCC三极管特性三极管特性读锁存器内容读锁存器内容 与与 读引脚结果不同读引脚结果不同引脚电平可能与锁存器引脚电平可能与锁存器Q状态不一样状态不一样0。7V30读锁存器内容读锁存器内容-修改修改-写操作写操作读锁存器内容读锁存器内容-修改修改-写回锁存器写回锁存器如如:ANL P1,A ;逻辑与指令逻辑与指令 ORL P2,A ;逻辑或指令逻辑或指令 XRL P3,A ;逻辑异或指令逻辑异或指令 CPL P3.0 ;位取反指令位取反指令 INC P2 ;增量指令增量指令 DEC P
17、2 ;增量指令增量指令 DJNZ P3,LOOP ;循环判跳指令循环判跳指令31I/O口引脚耗尽型（电阻）耗尽型（电阻）增强型30ma30ma延迟2个振荡周期1 1 0 12 0 1 0VCCQ并行口并行口写操作写操作 : 加快引脚跳变过程在加快引脚跳变过程在S1P1、 S1P2的的2个周期内加入一个上拉电阻个周期内加入一个上拉电阻A+32三总线结构（数据三总线结构（数据 地址地址 控制）控制）A AB BC CRAM / ROMP1P1P3P3A0-A7A0-A7D0-D7D0-D7P2P2P0P0A8-A15A8-A1580C5174LS37374LS373ALEA:地址线地址线 B:数据
18、线数据线 C:命令线命令线G332. 2. 数据数据/ /地址总线分离电路连接地址总线分离电路连接A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15D0D1D2D3D4D5D6D7805174LS37334总线结构（数据总线结构（数据 地址地址 控制）与扩展控制）与扩展A AB BC CA0-A2A0-A2D0-D7D0-D7P0P080C5174LS37374LS373IN0IN7A/D0809P1P1P3P3译译码码器器74LS138VREFINT0EOCIN0IN735总线结构（数据总线结构（数据 地址地址 控制）控制）与扩展与扩展D0-D7D0-D7P0P08
19、0C51A/DC0832P1P1P3P3译译码码器器74LS138WRWRCSVREF36非总非总线结构（数据线结构（数据 地址地址 控制）与扩展控制）与扩展AT89c2051、AT89C10511202193184175166157148139121011RETRXD/P3.0TXD/P3.1XTAL2XTAL1INT/P3.2INT/P3.3T0/P3.4T1/P3.5GNDVCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1/AIN1P1.0/AIN0P3.7内部有上拉电阻比较器P3口为双向多功能口，内部有上拉电阻。1)内部有内部有2k的程序存储器，地址范围在的程序存储器，地址
20、范围在000H-7FFH2)不可外扩数据不可外扩数据/程序存储器，没有程序存储器，没有MOVX指令指令AT89C2051371202193184175166157148139121011VCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.7RETRXD/P3.0TXD/P3.1XTAL2XTAL1INT/P3.2INT/P3.3T0/P3.4T1/P3.5GNDWPA0SCLA1SDAA2WPA0SCLA1SDAA2AT89C2051非总线扩展非总线扩展AT89C2051AT89C2051与串行与串行E2PROM的接口的接口VCCAT24CXX382.5RST /Vpd
21、引脚VSSVSSVCCRST /Vpd触发器触发器复位A A： 00H P0-P3 00H P0-P3：0FFH0FFHB B： 00H DPTR 00H DPTR：0000H 0000H PSW: 00H PCPSW: 00H PC： 0000H 0000H SPSP：07H 07H SBUFSBUF：不变：不变复位时部分寄存器值复位时部分寄存器值复位时部分寄存器值复位时部分寄存器值RAM内部39C=10ufR=8.2Kt 10msRET8051VSSVCC1.单片机复位单片机复位2.系统复位系统复位-多机多机同时复位（单稳触同时复位（单稳触发器复位）发器复位）复位信号保持复位信号保持2个机
22、器周期电平个机器周期电平 vcc40VccINT0RST/Vpd备用电源备用电源掉电保护中断方式时序过程掉电保护中断方式时序过程41vcc RST其他芯片其他芯片89c51施密特触发器施密特触发器RST42用单稳触发器用单稳触发器74LS123输出不同信号电平复位输出不同信号电平复位QQRSTRSTRSTRSTT=1.1RCDR C43PD=1掉电掉电IDL=1冻结冻结中断中断 串口串口 定时器定时器CPUOSCXTAL1 XTAL2或门或门或门或门时钟发时钟发生器生器8051单片机节电运行方式单片机节电运行方式结束冻结方式，通过中断响应结束冻结方式，通过中断响应IDL=0或硬件复位或硬件复位
23、结束掉电方式，硬件复位结束掉电方式，硬件复位448051单片机节电运行方式运行方式 节电控制寄存器节电控制寄存器PCONSMODSMODGF1GF1 GF2GF2PDPDIDLIDLPCON87HSMOD：波特加倍：波特加倍PD： 掉电方式掉电方式 PD=1IDL： 冻结方式冻结方式 IDL=1GF1： 通用标志位通用标志位GF0 ： 通用标志位通用标志位45加密与解密：加密与解密： 加密加密:密码阵列和封锁位密码阵列和封锁位 多级加密多级加密 1 两级加密、两级加密、 三级加密三级加密 2 烧短烧短I/O口线口线 烧短烧短封锁位封锁位解密解密: *根据读数先后秩序将密码根据读数先后秩序将密码.加密位擦除加密位擦除. *电擦电擦EEPROM用程序设定时间进行擦除用程序设定时间进行擦除加密：加密：*分段保存分段保存:重要部分进行加密重要部分进行加密 *动态加密动态加密:随机加密和解密随机加密和解密46
