《最新-第5章半导体存储器及其接口-PPT精品课件》由会员分享，可在线阅读，更多相关《最新-第5章半导体存储器及其接口-PPT精品课件（77页珍藏版）》请在金锄头文库上搜索。
1、微机原理及接口技术微机原理及接口技术第第5章章 半导体存储器半导体存储器及其接口及其接口微机原理与接口技术微机原理与接口技术 半导体存储器的分类与基本结构半导体存储器的分类与基本结构 随机存取存储器随机存取存储器 只读存储器只读存储器 存储器与存储器与CPU的连接的连接 微机内存层次结构微机内存层次结构 微机系统的内存管理微机系统的内存管理主要内容5.1 存储器概述 存储器是计算机系统中的记忆部件，用来存放存储器是计算机系统中的记忆部件，用来存放用二进制数据表示的程序和数据。用二进制数据表示的程序和数据。内存储器内存储器外存储器外存储器RAMROMDRAMPROMEPROME2PROM磁盘磁盘
2、SRAM掩膜掩膜ROM光盘光盘5.1.1 半导体存储器的分类与性能指标1. 分类分类 SRAM：存取速度快、功耗大、价高、集成度低。：存取速度快、功耗大、价高、集成度低。 DRAM：存取速度慢、功耗小、价低、集成度高。：存取速度慢、功耗小、价低、集成度高。（1）RAM（2）ROM 掩膜掩膜ROM：内容在芯片制造过程中固化。：内容在芯片制造过程中固化。 PROM：内容只能写一次。：内容只能写一次。 EPROM：内容可多次改写，紫外线擦除。：内容可多次改写，紫外线擦除。 E2PROM：电擦除的：电擦除的EPROM。2. 性能指标（1）容量：每块芯片上能存储的二进制位数，）容量：每块芯片上能存储的二
3、进制位数， 单位单位NM。（2）速度：存取数据的时间，单位）速度：存取数据的时间，单位ns。（3）功耗：功耗和速度成正比，）功耗：功耗和速度成正比， 单位单位w/单元或单元或 mw/芯片。芯片。（4）价格）价格5.1.2 半导体存储器的基本结构地址信号地址信号控制信号控制信号读读/写控制写控制地地址址译译码码器器数据信号数据信号 存存储储体体地地址址译译码码器器实实现现对对存存储储单单元元的的寻寻址址，常常用用的有单译码和双译码方式。的有单译码和双译码方式。1. 单译码方式单译码方式5.1.3 存储单元的寻址存储单元的寻址单译码方式主要用于小容量的存储器。单译码方式主要用于小容量的存储器。图图
4、5-1单译码结构示意图单译码结构示意图Ap-1Ap-2A1A0N 取取 1 译译 码码 器器基本存储电路基本存储电路p个输入个输入M位位位位线线D0D1DM1N根字线根字线N=2p个地址个地址输输出出缓缓冲冲放放大大器器W0W1 选中的字线选中的字线输出输出M位位Wn-12. 双译码方式双译码方式图图5-2双译码结构示意图双译码结构示意图A0A1A2A3A4X(行行)地地址址译译码码器器X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存储电路基本存储电路R/W控制控制数据输入数据输入数据输出数据输出A5A6A7A8A9 Y(列列)地址译码及地址译码及I/O控制控制例例 Int
5、el 2732 ROM (4K 8bit)： 12位（位（212=4K）地址线）地址线 8位位I/O数据线数据线Intel 2114 RAM (1K 4bit)： 10位（位（210=1K）地址线）地址线 4位位I/O数据线数据线5.2 5.2 随机存取存储器随机存取存储器RAM RAM可以随时在任意位置上存取可以随时在任意位置上存取信息，但怕掉电。根据存储器芯片内信息，但怕掉电。根据存储器芯片内部基本单元电路的结构，可分为静态部基本单元电路的结构，可分为静态RAM和动态和动态RAM。1. 单元电路单元电路5.2.1 静态静态RAM（SRAM）图5.36管SRAM存储单元电路图图5.4SRAM
6、芯片组成示意图芯片组成示意图A0A1A2A3A4X译译码码驱驱动动132.控制控制电路电路I/O电路电路输出输出驱动驱动输出输出A5A6A7A8A923132 321024存储单元存储单元. . . 1 231 32Y译码译码输入输入读读/写写片选片选2. SRAM芯片组成芯片组成3. RAM芯片实例芯片实例（1）Intel 2114 （1K4 bit SRAM）A0A9：地址输入 CS：片选I/O1I/O4：数据I/OWE：写允许CSWE 0 0写操作 0 1读操作（2） Intel 6116 （2K 8bit SRAM）图5-56116结构框图A4A10A0A3.X行译码Y列译码128存储
7、矩阵128128168I/O控制电路8数据输入/输出缓冲器I/O0I/O7CEWEOE.165.2.2 动态RAM（DRAM）1. 单元电路单元电路刷新放大器列选择信号行选择信号QC图5-6单管DRAM存储单元电路数据输入/输出线2. DRAM的刷新 DRAM是利用电容存储电荷的原理保存信息的。为防止电容逐渐放电使信息丢失，DRAM需要在预定的时间内不断进行刷新。 所谓刷新就是把写入到存储单元的数据读出，经过放大器放大后再写入该单元。 DRAM的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新的方式有三种：集中刷新、分散刷新和异步刷新。 集中刷新 在信息保存允许的时间范围（如2ms）
8、内，集中一段时间对所有基本存储单元 一行一行地顺序进行刷新。 分散刷新 每隔一段时间刷新一次，刷新操作与 CPU操作无关。 异步刷新 在一个指令周期中，利用CPU不进行访 问存储器操作时进行刷新的方法。图5-7DRAM控制器逻辑图3. DRAM芯片实例 4164的8条地址线重复使用，采用行列地址复合选择法得到16位地址信号寻址64K个存储单元。片内64K个存储单元排列成4个128 128存储矩阵，即每行512个单元，共128行。所有存储单元要在2ms内全部刷新一次，需要128次刷新操作，由DMA控制器8237A-5来控制完成。MN4164（64K1 bit DRAM）5.3 只读存储器ROM
9、ROM中各基本存储电路所存信息是固定的、非易失性的，在机器运行期间只能读出不能写入。ROM中信息的写入通常是在脱机或非正常工作情况下用人工方式或电气方式完成的，称为对ROM编程。5.3.1 ROM的组成图5-8ROM组成框图输出电路地址译码地址输入控制逻辑存储矩阵D7D0. . .5.3.2 ROM的类型1. 掩膜掩膜ROM（MROM）1010110101010110图5-9 44掩膜ROM矩阵2. 2. 可编程可编程ROMROM（PROMPROM）图5-10 PROM基本存储单元3. 3. 紫外线擦除可编程紫外线擦除可编程ROMROM（EPROMEPROM）图5-11 EPROMC擦写原理及
10、单元电路 P+P+- - - -SiO2浮栅SDN衬底+ + +4. 电擦除可编程电擦除可编程ROM（E2PROM）5. 闪速存储器（闪速存储器（Flash Memory）写入过程中自动进行擦除，但擦写时间较长，约需10ms。采用一种非挥发性存储技术的E2PROM类型存储器，在不加电情况下，信息可保持10年。存取速度远高于E2PROM，可达30ns或更快。 Intel 2732 A (4K 8bit EPROM)（1） 2732A的结构框图的结构框图图5-122732A结构框图5.3.2 ROM芯片实例数据输出OE/VPP允许输出和片选逻辑CEA11A0Y译码X译码Y门.4K8位存储矩阵输出缓
11、冲（2） 引脚名称引脚名称A11A0地址输入O7O0数据输出CE芯片允许OE/VPP输出允许/编程Vcc电源(+5V)GND地（3 3） 2732A2732A的操作模式的操作模式模式读备用编程程序校验程序禁止引脚CEOE/VPPVcc输出低高低高低无关VPP低VPP+5V+5V+5V+5V+5VDout高阻DinDout高阻5.4 存储器与CPU的连接图5.13连接示意图CPU地址总线数据总线控制总线存储器（1）CPU总线的负载能力。（2）存储器的地址分配和片选。（3） 控制信号的连接。（4） CPU的时序和存储器芯片存取速度 的配合。连接时要考虑的问题：5.4.1 存储器的地址选择 一个存储
12、器系统通常由多片存储芯片组成。CPU发出地址信号对存储器寻址必须实现两种选择：片选；字选。 片选：片选：使某一芯片的CS为有效来选中该 芯片。 字选：字选：在被选中的芯片内部再选择某一 存储单元。 片选信号由存储器芯片的外部译码电路产生，片选信号由存储器芯片的外部译码电路产生，需设计。需设计。 字选信号由存储器芯片的内部译码电路产生，字选信号由存储器芯片的内部译码电路产生，无需设计。无需设计。存储器的地址选择方法由三种： 线性选择法； 全译码选择法； 部分译码选择法。1. 线性选择法线性选择法 直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号。例1 某一计算机系统有16条地址线，现需
13、 1KRAM和1KROM的存储空间，采用 线选法组成该存储系统。A10&MREQA9A0CSROM1K8A9A0CSRAM1K8A9A0D7D0A10作片选：ROM 0000H03FFH，RAM 0400H07FFH。A11作片选：ROM 0000H03FFH，RAM 0800H0BFFH。线选法的优点：选片方式简单，节省译码电路。线选法的缺点： 地址空间不连续；地址分配多义性（高位地址重叠）；不能充分利用存储空间。线选法适用于存储容量较小且不要求扩充的系统线选法适用于存储容量较小且不要求扩充的系统2. 全译码选择法全译码选择法 对全部地址总线进行译码，可直接寻址2N（N为地址线根数）字节单元
14、。一般将高位地址线全作为译码器的输入，译码器的输出作为片选信号。常用的译码器：Intel 8205、74LS138等。 例2 采用全译码方式设计一个12K字节的存 储器系统，低8KB为 EPROM，高 4KB 为 RAM，地址范围：0000H 2FFFH。 低8KB EPROM，选用两片4K8的2732A； 高4KB RAM，选用两片2K8位的6116； CPU的A0A11与2732A连， A0A10与6116 连； 译码器选用74LS138，其地址输入A、B、C 分别与A12、A13、A14相连； 各芯片地址分配：分析分析0000H 0FFFH 4K 2732A1000H 1FFFH 4K
15、2732A2000H 27FFH 2K 61162800H 2FFFH 2K 6116图5.1474LS138引脚图及真值表图5.15例2系统连接框图3. 部分译码选择法部分译码选择法 若将高位地址线中的几位几位经过译码后作为片选控制，则称为部分译码选择法。它是线选法和全译码法的混合方式。 显然，由于高位地址没有全部参与译码片选，地址仍有重叠区。 部分译码法的可寻址空间比线选法大，比全译码法小。结论 CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，实现芯片间寻址。连接时要注意地址
16、分布及重叠区。5.4.2 数据线及控制线的连接1. 数据线的连接数据线的连接 若存储芯片的数据线根数与CPU相同，则直接相连；若存储芯片的数据线比CPU少，则要进行位扩展。2. 控制线的连接控制线的连接 CPU与存储器相关的控制信号有：存储器请求信号（如8086的M/IO）和读写控制信号（RD、WR）。这些控制信号可以参加译码控制，也可直接与存储芯片的控制输入端相连。总的原则是能正确确定存储器的读写状态，使CPU能顺利完成响应的读写操作。1. Intel 2114(1K 4bit)与与8位位Z-80CPU 连接组成连接组成2KB(2K 8bit)RAM系统系统图5.15系统连接图5.4.3 存
17、储器与CPU的连接举例（1）所需芯片数）所需芯片数需要字位全扩展需要字位全扩展位扩展：4 bit 8 bit字扩展：1 K 2 K（2）片选信号的译码方式）片选信号的译码方式 全译码法 线选法A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片选片内译码0 0 0 0(选中第一组)0 0 0 0 0 0 0000H 1 1 1 1 1 1 03FFH0 0 0 1(选中第二组)0 0 0 0 0 0 0400H 1 1 1 1 1 1 07FFH 全译码法全译码法A15 A12 A11 A10 A9 A0 线选法线选法用高位地址的某一位实现片选控制。A10MREQ&至第二组CS
18、至第一组CS显然，有重叠地址空间。显然，有重叠地址空间。X X X 0(选中第一组)0 0 0 0 0 0 1 1 1 1 1 1X X X 1(选中第二组)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片选片内译码A15 A10 A9 A02. Intel 2114 2. Intel 2114 与与Z-80 CPUZ-80 CPU连接组成连接组成4KB4KB的的RAMRAM系统系统图5.17连接系统图片选信号的译码（部分译码法）片选信号的译码（部分译码法）X X 0 0(选中第一组)0 0 0 0 0 0 1 1 1 1 1
19、1X X 0 1(选中第二组)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片选片内译码X X 1 0(选中第三组)0 0 0 0 0 0 1 1 1 1 1 1X X 1 1(选中第四组)0 0 0 0 0 0 1 1 1 1 1 1A15 A12 A11 A10 A9 A8 A7 A4 A3 A0片选片内译码3. 8086 CPU3. 8086 CPU与存储器的连接与存储器的连接图5.18存储体的连接A19 A0BHE8086D15D8D7 D0地址锁存器偶数存储体BHE奇数存储体A0ABDBA19 A0BHE与A0信号实现
20、对存储体的选择BHE0(低)01(高)1A01传送字节同时传送高、低两个字节奇数地址的高位字节偶数地址的低位字节不传送0105.5 微机内存层次结构 随着CPU速度的大幅提高，DRAM成为瓶颈，而用SRAM作为系统的内存，则成本太高无法实现。为解决这一问题，引入了内存层次的概念。 DRAM作为主存：经常使用的数据或程序 SRAM作为高速缓存：使用最频繁但容量 不大的程序或数据 磁盘作为虚拟内存：不太常用但容量较大 的程序或数据图5.19内存的层次结构5.5.1 主存储器1. 存储器组织存储器组织（1）16位存储系统位存储系统适用于8086/80286/80386SX微处理器。图5.2016位存
21、储系统基本组织（2）32位存储系统位存储系统适用于80386/80486微处理器。图5.2132位存储系统基本组织 每个存储体为8位宽度，最大1GB，4个存储体共可寻址4GB存储空间。（3）64位存储系统位存储系统适用于Pentium系列微处理器。图5.2264位存储系统基本组织 每个存储体为8位宽度，对Pentium，每个存储体最大512MB，8个存储体共可寻址4GB存储空间；对Pentium ProP4，每个存储体最大8GB，8个存储体共可寻址64GB存储空间。2. 存储器模块存储器模块 双列直插式：用于8086/80286。 单面直插式（SIMM）：80386/80486。 30线 38
22、6/486 72线 486以上 双面直插式（DIMM）：Pentium系列 （168线）（184线）。5.5.2 高速缓冲存储器 Cache分为L1（一级Cache ）和L2 （二级Cache ）。L1以处理器同频工作，L2则以处理器一半频率工作。 Cache一般由两部分组成：一部分存放由主存来的数据，另一部分存放该数据在主存中的地址 目标地址标记（TAG）存储器。 Cache的数据读取方法： 直接映射法（直接相连映象与变换法） N路集合法（组相连映象与变换法） 完全相关法（全相连映象与变换法）5.5.3 虚拟内存 在内存不足的情况下，用硬盘的一部分空间模拟内存的一种虚设内存。 利用虚拟内存，
23、应用程序将暂时不用的数据写到硬盘上，当要再次读这些数据时，重新将它们读入RAM中，而把RAM中其它暂时不用的数据移到硬盘上。 软件将当作一般内存使用，但由于在硬盘上有交换文件不断在内存与磁盘之间交换数据，执行速度受到一定影响。虚拟内存的管理方法： 段式管理 页式管理 段页式管理5.6 微机系统的内存管理 管理内存的过程，属于CPU使用其相关硬件的范畴，它是由操作系统负责的。 本节从使用角度介绍微机内存的分布及管理。5.6.1 内存分类与使用从使用角度，微机内存划分为： 常规内存（Conventional Memory） 保留内存（Reserved Memory），又称 上位内存块（UMB） 高
24、端内存区（HMA） 扩充内存（Expended Memory ） 扩展内存（Extended Memory ）1. 常规内存常规内存 又称基本内存，地址范围 0640K，由MS-DOS直接管理和使用，也是所有应用程序在DOS下就可以直接使用的内存。 常规内存不受系统RAM大小的影响，也与CPU型号无关。图5.23常规内存配置2. 保留内存与上位内存块（保留内存与上位内存块（UMB）640K1024K共384K，留给系统配置使用。图5.24内存保留区配置 384K内存保留区中未用区域不能直接用来存储数据，要利用扩充内存管理程序EMM386.EXE使其“再生”，将那些未用区域变成上位内存块（UMB
25、）才能使用。图5.25UMB的“再生”3. 扩展内存扩展内存 1M以上的内存区域为扩展内存。 注意：注意：DOS寻址能力的1M空间与实际 1MB RAM的区别图5.26扩展内存配置4. 高位内存区（高位内存区（HMA） 扩展内存中最低的64KB（10241088K）内存区域。要使用HMA，需运行扩展内存管理程序HIMEM.SYS。 HMA的地址是固定的，且不能分割，一次只能让一个程序使用，不能多个程序共享。因此，使用HMA要考虑它的利用率。通常将DOS的核心程序载入HMA，可节省48KB左右常规内存。图5.27HMA的使用5. 扩充内存扩充内存图5.28扩充内存使用原理6. 五种内存的关系五种
26、内存的关系图5.29五种内存的类型和关系示意图5.6.2 微机常用操作系统的内存管理1. DOS的内存管理方式的内存管理方式 采用分段式管理，应用程序在实地址方式下运行，不支持多任务，使用的内存空间为1MB。内存物理地址段地址内存物理地址段地址16偏移地址偏移地址2. Windows 3.X 的内存管理方式的内存管理方式 采用描述符结构寻址，应用程序在16位保护方式（80286的保护方式）运行，访问的存储空间达16MB。 在这种方式下，处理器禁止应用程序访问它自己以外的内存区域，以保护正在执行的其它程序，避免系统崩溃。3. Windows 9X/NT/2000 的内存管理方式的内存管理方式 采用32位保护方式，使用分页式的虚拟内存方案，可直接寻址的内存空间达4GB。 Windows 9X/NT/2000 等将 Windows 和DOS的16位应用程序和32位应用程序在内存中相互隔离，因此，一旦某个16位应用程序出现问题，不会影响整个操作系统。
