数字电子技术基础:第6章_时序逻辑电路_中

上传人:ni****g 文档编号:569454742 上传时间:2024-07-29 格式:PPT 页数:21 大小:3.73MB
返回 下载 相关 举报
数字电子技术基础:第6章_时序逻辑电路_中_第1页
第1页 / 共21页
数字电子技术基础:第6章_时序逻辑电路_中_第2页
第2页 / 共21页
数字电子技术基础:第6章_时序逻辑电路_中_第3页
第3页 / 共21页
数字电子技术基础:第6章_时序逻辑电路_中_第4页
第4页 / 共21页
数字电子技术基础:第6章_时序逻辑电路_中_第5页
第5页 / 共21页
点击查看更多>>
资源描述

《数字电子技术基础:第6章_时序逻辑电路_中》由会员分享,可在线阅读,更多相关《数字电子技术基础:第6章_时序逻辑电路_中(21页珍藏版)》请在金锄头文库上搜索。

1、第六章第六章 时序逻辑电路时序逻辑电路之之计数器计数器学习要点:学习要点:学习要点:学习要点:时序电路的描述方法、分析方法和设计方法时序电路的描述方法、分析方法和设计方法计数器、寄存器等中规模集成电路的逻辑功能和使用方法计数器、寄存器等中规模集成电路的逻辑功能和使用方法用中规模计数器设计任意进制计数器的方法用中规模计数器设计任意进制计数器的方法74LS75/HC175, 74LS194, 74LS161/160,74191/193/190, 74290用于用于计数、分数、分频、定、定时、产生生节拍脉冲等拍脉冲等在数字电路中,能够记忆输入在数字电路中,能够记忆输入脉冲个数脉冲个数脉冲个数脉冲个数

2、的电路称为计数器的电路称为计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器计数器计数器计数器计数器概念:概念:对时钟脉冲的个数进行计数。对时钟脉冲的个数进行计数。原理:原理:触发器具有记忆功能,存储位二进制数。触发器具有记忆功能,存储位二进制数。应用:应用:定时、分

3、频和执行数字运算等。定时、分频和执行数字运算等。分类:分类:1.根据计数脉冲引入的方式分为:同步和异步计数器;根据计数脉冲引入的方式分为:同步和异步计数器;2.根据计数过程中数字的增减趋势分为:加法、减法和可逆计数器;根据计数过程中数字的增减趋势分为:加法、减法和可逆计数器;3.根据计数模值(数制)不同分为:二进制和非二进制计数器。根据计数模值(数制)不同分为:二进制和非二进制计数器。同同步步计计数数器器是是将将计计数数脉脉冲冲同同时时引引入入到到各各级级触触发发器器,当当输输入入计计数数脉脉冲冲触发时,各级触发器的状态同时发生转移。触发时,各级触发器的状态同时发生转移。计数器计数器计数器计数

4、器1.同步二同步二进制制计数器数器同步二同步二进制加法制加法计数器数器根据二根据二进制加法运算制加法运算规则可知:可知:在多位二在多位二进制数末位加制数末位加1,若第,若第 i 位以下皆位以下皆为1时,则第第 i 位位应翻翻转。若用若用 T 触触发器构成器构成计数器,数器,则第第 i 位触位触发器器输入端入端 Ti 的的逻辑式式应为:一、同步一、同步一、同步一、同步计数器计数器计数器计数器一、同步一、同步一、同步一、同步计数器计数器计数器计数器器件实例:器件实例:74161工作状态工作状态X0XXX置置 0(异步)(异步)10XX预置数(同步)预置数(同步)X1101保持(包括保持(包括C)X

5、11X0保持(保持(C=0)1111计数计数一、同步一、同步一、同步一、同步计数器计数器计数器计数器2.同步十同步十进制制计数器数器加法加法计数器数器原理:在四位二原理:在四位二进制制计数数器基器基础上修改,当上修改,当计到到1001时,则下一个下一个CLK,电路状路状态回到回到0000。一、同步一、同步一、同步一、同步计数器计数器计数器计数器能自启动能自启动1111C一、同步一、同步一、同步一、同步计数器计数器计数器计数器器件器件实例:例:74 160工作状态工作状态X0XXX置置 0(异步)(异步)10XX预置数(同步)预置数(同步)X1101保持(包括保持(包括C)X11X0保持(保持(

6、C=0)1111计数计数一、同步一、同步一、同步一、同步计数器计数器计数器计数器3 3 减法计数器减法计数器二进制减法运算规则:二进制减法运算规则:在多位二进制数末位减在多位二进制数末位减1,若第,若第i位以下皆为位以下皆为0时,则第时,则第i位应位应翻翻翻翻转转转转。规律规律: 若用若用T-FF构成计数器,则第构成计数器,则第i位触发器输入端位触发器输入端Ti的逻辑式应的逻辑式应为:为:一、同步一、同步一、同步一、同步计数器计数器计数器计数器3.1 十十进制减法制减法计数器数器 对二二进制制减减法法计数数器器进行行修修改改,在在00000000时减减“1 1”后后跳跳变为10011001,然

7、后按二,然后按二进制减法制减法计数。数。一、同步一、同步一、同步一、同步计数器计数器计数器计数器能自启动能自启动一、同步一、同步一、同步一、同步计数器计数器计数器计数器4 4 同步加减计数器同步加减计数器加/减计数器加加/ /减减计数结果计数结果加/减计数器计数结果计数结果两种解决方案两种解决方案一、同步一、同步一、同步一、同步计数器计数器计数器计数器4.1 单时钟方式方式加加/ /减脉冲用同一减脉冲用同一输入端,入端,由加由加/ /减控制减控制线的高低的高低电平决定加平决定加/ /减减器件器件实例:例:74LS191(用(用T触触发器)器)工作状态工作状态工作状态工作状态X X1 11 1X

8、 X保持保持保持保持X XX X0 0X X预置数预置数预置数预置数( (异步异步异步异步) )0 01 10 0加计数加计数加计数加计数0 01 11 1减计数减计数减计数减计数一、同步一、同步一、同步一、同步计数器计数器计数器计数器4.2.双双时钟方式方式器件实例:器件实例:74LS193采用采用T触发器,即触发器,即T=1一、同步一、同步一、同步一、同步计数器计数器计数器计数器同步器件同步器件:十十/十六十六进制制74160/161(异步置零异步置零), 74162/163(同步置零同步置零)单时钟十十进制加制加/减减计数器:数器:74190, 74168双双时钟十十进制加制加/减减计数

9、器:数器:74192单时钟十六十六进制加制加/减减计数器:数器:74191双双时钟十六十六进制加制加/减减计数器:数器:74193异步器件:异步器件:二二-五五-十十进制异步制异步计数器数器74290十六十六进制异步制异步计数器数器74293、743934.3 可逆计数器可逆计数器基本原理一致基本原理一致一、同步一、同步一、同步一、同步计数器计数器计数器计数器二二 异步计数器异步计数器1. 二二进制制计数器数器异步二异步二进制加法制加法计数器数器在末位在末位+1+1时,从低位到高位,从低位到高位逐位逐位进位方式工作。位方式工作。原原则:每:每1 1位从位从“1 1”变“0 0”时,向高位,向高

10、位发出出进位,使高位翻位,使高位翻转异步二异步二进制减法制减法计数器数器 在末位在末位-1-1时,从低位,从低位到高位逐位借位方式工到高位逐位借位方式工作。作。原原则:每:每1 1位从位从“0 0”变“1 1”时,向高位,向高位发出出进位,使高位翻位,使高位翻转二二 异步计数器异步计数器2 2、异步十进制加法计数器异步十进制加法计数器原理:原理: 在在4 4位二位二进制异步加法制异步加法计数器上数器上修改而成,修改而成,要跳要跳过 1010 1111这六个状六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=0二二 异步计数器异步计数器器件实例:二五器件实例:二五十进制十进制异步计数器异步计数器74LS290二二 异步计数器异步计数器

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 研究生课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号