《集成电路设计基础课件》由会员分享，可在线阅读，更多相关《集成电路设计基础课件（61页珍藏版）》请在金锄头文库上搜索。
1、集成电路设计基础集成电路设计基础莫冰华侨大学电子工程系厦门市专用集成电路系统重点实验室 第四章第四章集成电路器件工艺集成电路器件工艺4.14.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺4.24.2 MESFET MESFET和和HEMTHEMT工艺工艺4.3 MOS4.3 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺4.4 BiCMOS4.4 BiCMOS工艺工艺第四章第四章集成电路器件工艺集成电路器件工艺图4.1 几种IC工艺速度功耗区位图4.14.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺4.24.2 MESFET MESFET和和HEMTHE
2、MT工艺工艺4.3 MOS4.3 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺4.4 BiCMOS4.4 BiCMOS工艺工艺4.1.14.1.1双极性硅工艺双极性硅工艺 l早期早期的双极性硅工艺：的双极性硅工艺：NPNNPN三极管三极管图4.2123l先进先进的双极性硅工艺：的双极性硅工艺：NPNNPN三极管三极管图4.21.425678lGaAsGaAs基基同质结同质结双极性晶体管并不具有令人双极性晶体管并不具有令人满意的性能满意的性能4.1.24.1.2HBTHBT工艺工艺lIswIsw随渡越时间的减小而增大随渡越时间的减小而增大AlGaAs /GaAsAlGaAs /GaAs
3、基基异质结异质结双极性晶体管双极性晶体管(a) (b)(a) (b)图图4.3 GaAs HBT4.3 GaAs HBT的剖面图的剖面图(a)(a)和能带结构和能带结构(b)(b)lGaAs GaAs 基基 HBT HBTlInP InP 基基 HBT HBTlSi/SiGeSi/SiGe的的HBTHBT4.24.2 MESFETMESFET和和HEMTHEMT工艺工艺 lGaAsGaAs工艺：工艺：MESFETMESFET图4.4 GaAs MESFET的基本器件结构n引言欧姆欧姆欧姆欧姆肖特基肖特基金锗合金金锗合金MESFETMESFETl增强型和耗尽型增强型和耗尽型l减小栅长减小栅长l提
4、高导电能力提高导电能力lGaAsGaAs工艺：工艺：HEMTHEMT图图4.5 4.5 简单简单HEMTHEMT的层结构的层结构n 栅长的减小栅长的减小大量的可高速迁移的电子大量的可高速迁移的电子lGaAsGaAs工艺：工艺：HEMTHEMT工艺的三明治结构工艺的三明治结构图图4.6 DPD-QW-HEMT4.6 DPD-QW-HEMT的层结构的层结构Main Parameters of the 0.3 mm Gate Length HEMTsMain Parameters of the 0.3 mm Gate Length HEMTsHEMT-TypeParametersE-HEMTD-HE
5、MTVth0.5 V-0.7 VIdsmax200 mA/mm(Vgs = 0.8 V)180 mA/mm(Vgs = 0 V)Gm500 mS/mm400 mS/mmRs0.6 Wmm0.6 Wmm f T45 GHz40 GHz表 4.2 : 0.3 m 栅长HEMT的典型参数值不同材料系统的研究不同材料系统的研究lGaAslInPlSiGe与与SiSi三极管相比，三极管相比，MESFETMESFET和和HEMTHEMT的缺点为的缺点为: : l跨导相对低跨导相对低; ; l阈值电压较敏感于有源层的垂直尺寸形状阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；和掺杂程度；l驱动电流小驱动电流
6、小 l阈值电压变化大：由于跨导大，在整个晶阈值电压变化大：由于跨导大，在整个晶圆上，圆上，BJTBJT的阈值电压变化只有几毫伏，而的阈值电压变化只有几毫伏，而MESFETMESFET，HEMTHEMT由于跨导小，要高十倍多。由于跨导小，要高十倍多。 4.3 MOS4.3 MOS工艺和相关的工艺和相关的VLSIVLSI工艺工艺图图4.7 MOS4.7 MOS工艺的分类工艺的分类 认识MOSFET线宽线宽(Linewidth), (Linewidth), 特征尺寸特征尺寸(Feature Size)(Feature Size)指什么？指什么？MOSMOS工艺的特征尺寸工艺的特征尺寸(Feature
7、 Size)(Feature Size)l特征尺寸特征尺寸: : 最小线宽最小线宽最小栅长最小栅长图图 4.8 4.84.3.1 PMOS4.3.1 PMOS工艺工艺早期的铝栅工艺早期的铝栅工艺l19701970年前，标准的年前，标准的MOSMOS工艺是铝栅工艺是铝栅P P沟道。沟道。图 4.9铝栅铝栅PMOSPMOS工艺特点：工艺特点：l l 铝栅，栅长为铝栅，栅长为2020 m m。l l N N型衬底，型衬底，p p沟道。沟道。l l 氧化层厚氧化层厚15001500。l l 电源电压为电源电压为-12V-12V。l l 速度低，最小门延迟约为速度低，最小门延迟约为8080 100ns1
8、00ns。l l 集集成成度度低低，只只能能制制作作寄寄存存器器等等中中规规模模集集成成电路。电路。AlAl栅栅MOSMOS工艺缺点工艺缺点制制造造源源、漏漏极极与与制制造造栅栅极极采采用用两两次次掩掩膜膜步步骤骤不不容容易易对对齐齐。这这好好比比彩彩色色印印刷刷中中，各各种种颜颜色色套套印印一一样样，不不容容易易对对齐齐。若若对对不不齐齐，彩彩色色图图象象就就很很难难看看。在在MOSMOS工工艺艺中中，不不对对齐齐的的问问题题，不不是是图图案案难难看看的的问问题题，也也不不仅仅仅仅是是所所构构造造的的晶晶体体管管尺尺寸寸有有误误差差、参参数数有有误误差差的的问问题题，而而是是可可能能引引起起
9、沟沟道道中中断断，无无法法形成沟道，无法做好晶体管的问题。形成沟道，无法做好晶体管的问题。AlAl栅栅MOSMOS工艺的栅极位错问题工艺的栅极位错问题图图 4.10 4.10铝栅重叠设计铝栅重叠设计l栅极做得长，同S、D重叠一部分图 4.11铝栅重叠设计的缺点铝栅重叠设计的缺点l l C CGSGS、C CGDGD都增大了。都增大了。2 2 加加长长了了栅栅极极，增增大大了了管管子子尺尺寸寸，集集成成度降低。度降低。克服克服AlAl栅栅MOSMOS工艺缺点的根本方法工艺缺点的根本方法将将两两次次MASKMASK步步骤骤合合为为一一次次。让让D D，S S和和G G三三个个区区域域一一次次成成形
10、形。这这种种方方法法被被称称为为自自对对准准技技术。术。自对准技术与标准硅工艺自对准技术与标准硅工艺19701970年，出现了硅栅工艺年，出现了硅栅工艺( (采用了自对准技术）。采用了自对准技术）。多多晶晶硅硅PolysiliconPolysilicon，原原是是绝绝缘缘体体，经经过过重重扩扩散散，增增加加了了载载流流子，子，可以变为导体可以变为导体，用作电极和电极引线。，用作电极和电极引线。在在硅硅栅栅工工艺艺中中，S S，D D，G G是是一一次次掩掩膜膜步步骤骤形形成成的的。先先利利用用光光阻阻胶胶保保护护，刻刻出出栅栅极极，再再以以多多晶晶硅硅为为掩掩膜膜，刻刻出出S S，D D区区域
11、域。那那时时的的多多晶晶硅硅还还是是绝绝缘缘体体，或或非非良良导导体体。经经过过扩扩散散，杂杂质质不不仅仅进进入入硅硅中中，形形成成了了S S和和D D，还还进进入入多多晶晶硅硅，使使它它成成为为导导电电的的栅栅极和栅极引线。极和栅极引线。标准硅栅标准硅栅PMOSPMOS工艺工艺图 4.12硅栅工艺的优点：硅栅工艺的优点：l l 自自对对准准的的，它它无无需需重重叠叠设设计计，减减小小了了电电容容，提高了速度。提高了速度。l l 无无需需重重叠叠设设计计，减减小小了了栅栅极极尺尺寸寸，漏漏、源源极极尺尺寸寸也也可可以以减减小小，即即减减小小了了晶晶体体管管尺尺寸寸，提高了速度，增加了集成度。提
12、高了速度，增加了集成度。l增加了电路的可靠性。增加了电路的可靠性。4.3.24.3.2NMOSNMOS工艺工艺由由于于电电子子的的迁迁移移率率 e e大大于于空空穴穴的的迁迁移移率率 h h，即即有有 e e 2.52.5 h h, , 因因而而，N N沟沟道道FETFET的的速速度度将将比比P P沟沟道道FETFET快快2.52.5倍倍。那那么么，为为什什么么MOSMOS发发展展早早期期不不用用NMOSNMOS工工艺艺做做集集成成电电路路呢呢？问问题题是是NMOSNMOS工工艺艺遇遇到到了了难难关关。所所以以, , 直直到到19721972年年突突破破了了那些难关以后那些难关以后, MOS,
13、 MOS工艺才进入了工艺才进入了NMOSNMOS时代。时代。了解了解NMOSNMOS工艺的意义工艺的意义 目目前前CMOSCMOS工工艺艺已已在在VLSIVLSI设设计计中中占占有有压压倒倒一一切切的的优优势势. . 但了解但了解NMOSNMOS工艺仍具有几方面的意义工艺仍具有几方面的意义: :lCMOSCMOS工工艺艺是是在在PMOSPMOS和和NMOSNMOS工工艺艺的的基基础础上上发发展展起起来来的的. .l从从NMOSNMOS工工艺艺开开始始讨讨论论对对于于学学习习CMOSCMOS工工艺艺起起到到循循序序渐进的作用渐进的作用. .lNMOSNMOS电电路路技技术术和和设设计计方方法法可
14、可以以相相当当方方便便地地移移植植到到CMOS VLSICMOS VLSI的设计的设计. .lGaAsGaAs逻逻辑辑电电路路的的形形式式和和众众多多电电路路的的设设计计方方法法与与NMOSNMOS工艺基本相同工艺基本相同. .增强型和耗尽性增强型和耗尽性MOSFETMOSFET (Enhancement mode and depletion mode MOSFET)FETFET（Field Effect TransisitorField Effect Transisitor）l按衬底材料区分有按衬底材料区分有Si, GaAs, InPSi, GaAs, InPl按场形成结构区分有按场形成结构
15、区分有J/MOS/MESJ/MOS/MESl按载流子类型区分有按载流子类型区分有P/NP/Nl按沟道形成方式区分有按沟道形成方式区分有E/DE/DE-/D-NMOSE-/D-NMOS和和E-PMOSE-PMOS的电路符号的电路符号E-NMOSE-NMOS的结构示意图的结构示意图( (增强型增强型V VD D=0V, V=0V, Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-NMOS的结构示意图D-NMOSD-NMOS的结构示意图的结构示意图( (耗尽型耗尽型 V VD D=0V, V=0V, Vgsgs=V=Vsbsb=0V)=0V)图4.14 D-NMOS的结构示意图E-PMOS
16、E-PMOS的结构示意图的结构示意图 ( (增强型增强型 V VD D=0V, V=0V, Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-PMOS的结构示意图l工作原理：在栅极电压作用下，漏区和源工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电压，控制导电沟道的导电能力，使漏极电流发生变化。流发生变化。E-NMOSE-NMOS工作原理图工作原
17、理图E-NMOSE-NMOS工作原理图工作原理图VgsVtVgsVt，Vds=0VVds=0VVgsVtVgsVt，VdsVgs-VtVdsVt，VdsVgs-Vt图图4.15 4.15 不同电压情况下不同电压情况下E-NMOSE-NMOS的沟道变化的沟道变化NMOSNMOS工艺流程工艺流程图图4.16 NMOS4.16 NMOS工艺的基本流程工艺的基本流程 表表4.3 NMOS4.3 NMOS的掩膜和典型工艺流程的掩膜和典型工艺流程图图4.17 NMOS4.17 NMOS反相器电路图和芯片剖面示意图反相器电路图和芯片剖面示意图SDDS4.3.3 CMOS4.3.3 CMOS工艺工艺l进进入入
18、8080年年代代以以来来，CMOS CMOS ICIC以以其其近近乎乎零零的的静静态态功功耗耗而而显显示示出出优优于于NMOSNMOS，而而更更适适于于制制造造VLSIVLSI电电路路，加加上上工工艺艺技技术术的的发发展展，致致使使CMOSCMOS技技术术成成为为当当前前VLSIVLSI电路中应用最广泛的技术。电路中应用最广泛的技术。lCMOSCMOS工艺的标记特性工艺的标记特性 阱阱/ /金属层数金属层数/ /特征尺寸特征尺寸1 1 Poly-, PPoly-, P阱阱CMOSCMOS工艺流程工艺流程图图4.184.18 典型典型1 1P P2M n2M n阱阱CMOSCMOS工艺主要步骤工
19、艺主要步骤图图4.18 P4.18 P阱阱CMOSCMOS芯片剖面示意图芯片剖面示意图图图4.19 N4.19 N阱阱CMOSCMOS芯片剖面示意图芯片剖面示意图图图4.20 4.20 双阱双阱CMOSCMOS工艺工艺 （1） （2） （3） （4）P阱注入阱注入N阱注入阱注入衬底准备衬底准备光刻光刻P阱阱去光刻胶去光刻胶,生长生长SiO2 （5） （6）（7） （8）生长生长Si3N4有源区有源区场区注入场区注入形成厚氧形成厚氧多晶硅淀积多晶硅淀积 （9） （10）（11） （12）N+注入注入P+注入注入表面生长表面生长SiO2薄膜薄膜接触孔光刻接触孔光刻（13）淀积铝形成铝连线淀积铝形成
20、铝连线lCMOSCMOS的的主主要要优优点点是是集集成成密密度度高高而而功功耗耗低低，工工作作频频率率随随着着工工艺艺技技术术的的改改进进已已接接近近TTLTTL电电路路，但但驱驱动动能能力力尚尚不不如如双双极极型型器器件件，所所以以近近来来又又出出现现了了在在ICIC内内部部逻逻辑辑部部分分采采用用CMOSCMOS技技术术，而而I/OI/O缓缓冲冲及及驱驱动动部部分分使使用用双双极极型型技技术的一种称为术的一种称为BiCMOSBiCMOS的工艺技术。的工艺技术。4.4 BiCMOS4.4 BiCMOS工艺工艺 BiCMOS工工艺艺技技术术大大致致可可以以分分为为两两类类：分分别别是是以以CM
21、OS工工艺艺为为基基础础的的BiCMOS工工艺艺和和以以双双极极工工艺艺为为基基础础的的BiCMOS工工 艺艺 。 一一 般般 来来 说说 ， 以以 CMOS工工 艺艺 为为 基基 础础 的的BiCMOS工工艺艺对对保保证证CMOS器器件件的的性性能能比比较较有有利利，同同样样以以双双极极工工艺艺为为基基础础的的BiCMOS工工艺艺对对提提高高保保证证双双极极器器件件的的性性能能有有利利。影影响响BiCMOS器器件件性性能能的的主主要要部部分分是是双双极极部部分分，因此以双极工艺为基础的因此以双极工艺为基础的BiCMOS工艺用的较多。工艺用的较多。 BiCMOSBiCMOS工艺下工艺下NPNN
22、PN晶体管的俯视图晶体管的俯视图和剖面图和剖面图A. A. 以以P P阱阱CMOSCMOS工艺为基础工艺为基础的的BiCMOSBiCMOS工艺工艺 图图4.21 P4.21 P阱阱CMOS-NPNCMOS-NPN结构剖面图结构剖面图 缺点缺点: : 基区厚度太基区厚度太, , 使得电流增益变小使得电流增益变小B. B. 以以N N阱阱CMOSCMOS工艺为基础工艺为基础的的BiCMOSBiCMOS工艺工艺 图图4.22 N4.22 N阱阱CMOS-NPNCMOS-NPN体硅衬底结构剖面图体硅衬底结构剖面图 优缺点优缺点: : 基区厚度变薄基区厚度变薄, , 但是集电极串联电阻还是很大但是集电极
23、串联电阻还是很大图图4.23 N4.23 N阱阱CMOS-NPNCMOS-NPN外延外延衬底结构剖面图衬底结构剖面图 改进：改进：N N阱下设置阱下设置N+N+隐埋层隐埋层 , , 并并P P型外延衬底型外延衬底, ,目的目的：减小集电极串联电阻，提高抗闩锁性能：减小集电极串联电阻，提高抗闩锁性能C. C. 以双极性工艺为基础的以双极性工艺为基础的BiCMOSBiCMOS工艺工艺 图图4.24 4.24 P P阱阱BiCMOSBiCMOS横向横向纵向纵向外延外延埋层埋层高压高压大电流大电流 图图4.25 4.25 以双极工艺为基础的双埋层以双极工艺为基础的双埋层双阱双阱Bi-CMOSBi-CMOS工艺的器件结构剖面图工艺的器件结构剖面图 掩埋层掩埋层掩埋层掩埋层改进: 可提高CMOS器件的性能
