《EDA技术及其应用》由会员分享，可在线阅读，更多相关《EDA技术及其应用（71页珍藏版）》请在金锄头文库上搜索。
1、EDA技术及其应用技术及其应用 实验讲实验讲义义实验一：八位全加器的设计实验一：八位全加器的设计p 实验目的实验目的v 学习使用学习使用Quartus软件，熟悉软件，熟悉EDA设计流程。设计流程。v 学习用图形输入法设计八位全加器，并对其进学习用图形输入法设计八位全加器，并对其进行分析和测试。行分析和测试。p 实验原理实验原理v 学习用四位全加器设计八位全加器，第学习用四位全加器设计八位全加器，第1片片74283（四位全加器）的进位输出信号应该和第（四位全加器）的进位输出信号应该和第2片片74283的进位输入信号相连。的进位输入信号相连。实验任务：实验任务：p 任务任务1：学习使用学习使用Qu
2、artus软件，熟悉软件，熟悉EDA设计流程（主要为软件设计部分）。设计流程（主要为软件设计部分）。v 步骤：编辑图形输入文件、编译设计文件、仿步骤：编辑图形输入文件、编译设计文件、仿真设计文件真设计文件v 仿真波形如下图所示：仿真波形如下图所示：实验任务：实验任务：p 任务任务2：硬件验证：硬件验证8位全加器的功能。位全加器的功能。v 步骤：步骤：引脚锁定、编译、下载、硬件测试引脚锁定、编译、下载、硬件测试v 可选实验电路模式可选实验电路模式1；v 键键1 、2和键和键3、4分别负责输入两个加数分别负责输入两个加数A和和B；且能在数码管且能在数码管1、2和和3、4上显示；两个加数的和上显示；
3、两个加数的和在数码管在数码管5、6显示；发光管显示；发光管D1显示进位输出。显示进位输出。v 编译下载后进行硬件测试；编译下载后进行硬件测试；v 实验室演示实验室演示u 8 8位全加器的电路图位全加器的电路图 8位全加法端口名 GW48 EDA 系统实验 信号名 EP1K30TC144-3 （ACEX1K系列） 引脚号A0PIO0PIN_8A1PIO1PIN_9A2PIO2PIN_10A3PIO3PIN_12A4PIO4PIN_13A5PIO5PIN_17A6PIO6PIN_18A7PIO7PIN_19GW48 EDA 系系统统实实验验信信号号名名 与与芯芯片片引引脚脚对对照照表表 8位全加法
4、端口名 GW48 EDA 系统实验 信号名 EP1K30TC144-3 （ACEX1K系列） 引脚号B0PIO8PIN_20B1PIO9PIN_21B2PIO10PIN_22B3PIO11PIN_23B4PIO12PIN_26B5PIO13PIN_27B6PIO14PIN_28B7PIO15PIN_29GW48 EDA 系系统统实实验验信信号号名名 与与芯芯片片引引脚脚对对照照表表 8位全加法端口名 GW48 EDA 系统实验 信号名 EP1K30TC144-3 （ACEX1K系列） 引脚号SUM0PIO16PIN_30SUM1PIO17PIN_31SUM2PIO18PIN_32SUM3PIO
5、19PIN_33SUM4PIO20PIN_36SUM5PIO21PIN_37SUM6PIO22PIN_38SUM7PIO23PIN_39OUT2PIO32PIN_73GW48 EDA 系系统统实实验验信信号号名名 与与芯芯片片引引脚脚对对照照表表实验二：数控分频器的设计实验二：数控分频器的设计p 实验目的：实验目的：学习数控分频器的设计、分学习数控分频器的设计、分析和测试方法。析和测试方法。p 实验原理：实验原理：数控分频器的功能就是当在输数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是钟信号有不同的分频比，
6、数控分频器就是用计数值可并行预置的加法计数器设计完用计数值可并行预置的加法计数器设计完成的。成的。实验任务：实验任务：p 任务任务1：根据下图所示的波形，设计数控分：根据下图所示的波形，设计数控分频器，并对设计中的各语句功能、设计原频器，并对设计中的各语句功能、设计原理及逻辑功能进行详细的描述。理及逻辑功能进行详细的描述。 （实验报告上体现）（实验报告上体现）实验任务：实验任务：p任务任务2：输入不同的：输入不同的CLK频率和预置值，给频率和预置值，给出如下图的时序波形。出如下图的时序波形。 （实验报告上体现）（实验报告上体现）实验任务：实验任务：p 任务任务3：硬件验证设计数控分频器的功能。
7、：硬件验证设计数控分频器的功能。v 可选实验电路模式可选实验电路模式1；v 键键2/键键1负责输入负责输入8位预置数位预置数D（PIO7PIO0）；）；CLK由由clock0输入，频率选输入，频率选65536Hz或更高（确或更高（确保分频后落在音频范围）；输出保分频后落在音频范围）；输出FOUT接扬声器接扬声器（SPKER）。）。v编译下载后进行硬件测试；改变键编译下载后进行硬件测试；改变键2/键键1的输入的输入值，可听到不同音调的声音。值，可听到不同音调的声音。v 实验室演示实验室演示实验任务（选做）：实验任务（选做）：p 思考题：思考题：怎样利用两个数控分频器模块设怎样利用两个数控分频器模
8、块设计一个电路，使其输出方波的正负脉宽的计一个电路，使其输出方波的正负脉宽的宽度分别由两个宽度分别由两个8位输入数据控制。位输入数据控制。u 数控分频器源代码数控分频器源代码当给出不同输入值当给出不同输入值D时时,FOUT输出不同频率输出不同频率u 仿真波形仿真波形 数控分频器端口名 GW48 EDA 系统实验 信号名 EP1K30TC144-3 （ACEX1K系列） 引脚号D(0)PIO0PIN_8D(1)PIO1PIN_9D(2)PIO2PIN_10D(3)PIO3PIN_12D(4)PIO4PIN_13D(5)PIO5PIN_17D(6)PIO6PIN_18D(7)PIO7PIN_19C
9、LKCLOCK0PIN_126FOUTSPKERPIN_99GW48 EDA 系系统统实实验验信信号号名名 与与芯芯片片引引脚脚对对照照表表引脚锁定引脚锁定2.5 Quartus宏功能模块的使用方法宏功能模块的使用方法p 定义：定义： LPM是参数可设置模块库（是参数可设置模块库（Library of Parameterized Modules）的英语缩写。）的英语缩写。p 应用：应用：v 根据实际电路的设计需要，选择根据实际电路的设计需要，选择LPM库中的适库中的适当模块，并为其设定适当的参数，就能满足自己当模块，并为其设定适当的参数，就能满足自己的设计需要，从而在自己的项目中十分方便的调的
10、设计需要，从而在自己的项目中十分方便的调用优秀的电子工程技术人员的硬件设计成果。用优秀的电子工程技术人员的硬件设计成果。v 可以以可以以图形图形或或硬件描述语言模块形式硬件描述语言模块形式方便调用，方便调用，提高电子设计的效率和可靠性。提高电子设计的效率和可靠性。使用使用MegaWizard Plug-in Managerp MegaWizard Plug-in Manager可以帮助可以帮助用户建立或修改包含自定义宏功能模块变用户建立或修改包含自定义宏功能模块变量的设计文件，然后可以在顶层设计文件量的设计文件，然后可以在顶层设计文件中对这些文件进行例化。中对这些文件进行例化。p MegaWi
11、zard Plug-in Manager运行一个运行一个向导，帮助用户轻松地为自定义宏功能模向导，帮助用户轻松地为自定义宏功能模块变量指定选项，可以为参数和可选端口块变量指定选项，可以为参数和可选端口设置数值。设置数值。实验三：正弦信号发生器设计实验三：正弦信号发生器设计p 实验目的：实验目的：进一步熟悉进一步熟悉Quartus及其及其LPM_ROM与与FPGA硬件资源的使用方法硬件资源的使用方法p 实验原理：实验原理：如下页图所示的正弦信号发生器的结构如下页图所示的正弦信号发生器的结构由由4个部分组成：计数器或地址发生器（这里选择个部分组成：计数器或地址发生器（这里选择6位）；正弦信号数据位
12、）；正弦信号数据ROM（6位地址线，位地址线，8位数据线）位数据线），含有，含有64个个8位数据（一个周期）；位数据（一个周期）；VHDL顶层设计；顶层设计；8位位DAC（实验中用（实验中用DAC0832代替）。代替）。 其中，顶层文件在其中，顶层文件在FPGA中实现，包括两个部分：中实现，包括两个部分：ROM的地址信号发生器；正弦数据的地址信号发生器；正弦数据ROM。均由。均由LPM_ROM模块构成。模块构成。实验任务：实验任务：p 任务任务1：根据：根据P33_Quartus宏功能模块宏功能模块的使用方法，设计的使用方法，设计6位计数器和正弦波数据位计数器和正弦波数据存储存储ROM 。 （
13、实验报告上体现）（实验报告上体现）实验任务：实验任务：p任务任务2：完成正弦信号发生器的完整设计，：完成正弦信号发生器的完整设计，并给出其时序波形及其分析。并给出其时序波形及其分析。 （实验报告上体现）（实验报告上体现）实验任务：实验任务：p 任务任务3：硬件验证设计正弦信号发生器的：硬件验证设计正弦信号发生器的功能。功能。v 可选实验电路模式可选实验电路模式5；v DAC0832的的8位数据口位数据口7.0分别和分别和FPGA的的PIO31、30、24相连；时钟信号接系统的相连；时钟信号接系统的clock0。v 实验室演示实验室演示 正弦信号发生器顶层文件端口名 GW48 EDA 系统实验
14、信号名 EP1K30TC144-3 （ACEX1K系列） 引脚号DOUT(0)PIO24PIN_41DOUT (1)PIO25PIN_42DOUT (2)PIO26PIN_65DOUT (3)PIO27PIN_67DOUT (4)PIO28PIN_68DOUT (5)PIO29PIN_69DOUT (6)PIO30PIN_70DOUT (7)PIO31PIN_72CLKCLOCK0PIN_126GW48 EDA 系系统统实实验验信信号号名名 与与芯芯片片引引脚脚对对照照表表实验四：实验四：8 8位十六进制频率计设计位十六进制频率计设计p 实验目的：实验目的：设计设计8 8位十六进制频率计，位十
15、六进制频率计，学习较复杂的数字系统设计方法。学习较复杂的数字系统设计方法。p 实验原理实验原理：根据频率的定义和频率测根据频率的定义和频率测量的基本原理，测定信号的频率必须有量的基本原理，测定信号的频率必须有一个脉宽为一个脉宽为1 1秒的输入信号脉冲计数允秒的输入信号脉冲计数允许的信号。许的信号。1 1秒计数结束后，计数值被秒计数结束后，计数值被锁入锁存器，计数器清零，为下一次测锁入锁存器，计数器清零，为下一次测频计数周期作好准备。频计数周期作好准备。p 测频控制信号可以由一个独立的发生测频控制信号可以由一个独立的发生器来产生，如图中的器来产生，如图中的FTCTRLFTCTRL。p 根据测频原
16、理，测频控制时序如下时根据测频原理，测频控制时序如下时序仿真图所示。序仿真图所示。p设计要求设计要求：FTCTRL的计数使能信号的计数使能信号CNT_EN能能产生一个产生一个1秒脉宽的周期信号，并对频率计中的秒脉宽的周期信号，并对频率计中的32位二进制计数器位二进制计数器COUNTER32B的的ENABL使使能端进行同步控制。当能端进行同步控制。当CNT_EN高电平时允许计高电平时允许计数；低电平时停止计数，并保持所计的脉冲数。数；低电平时停止计数，并保持所计的脉冲数。在停止计数期间，首先需要一个锁存信号在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前的上跳沿将计数器在前1秒钟
17、的计数值锁存进锁秒钟的计数值锁存进锁存器存器REG32B中，并由外部的十六进制七段译码中，并由外部的十六进制七段译码器译出，显示计数值。设置锁存器的好处是数据器译出，显示计数值。设置锁存器的好处是数据显示稳定，不会由于周期性的清显示稳定，不会由于周期性的清0信号而不断闪信号而不断闪烁。锁存信号后，必须有一清烁。锁存信号后，必须有一清0信号信号RST_CNT对对计数器进行清零，为下一秒的计数操作作准备。计数器进行清零，为下一秒的计数操作作准备。实验任务：实验任务：p 任务任务1：根据下图所示的波形，设计频率计：根据下图所示的波形，设计频率计的控制模块，并对设计中的各语句功能、的控制模块，并对设计
18、中的各语句功能、设计原理及逻辑功能进行详细的描述。设计原理及逻辑功能进行详细的描述。 （实验报告上体现）（实验报告上体现）实验任务：实验任务：p任务任务2：完成频率计的完整设计，并给出其：完成频率计的完整设计，并给出其测频时序波形及其分析。测频时序波形及其分析。 （实验报告上体现）（实验报告上体现）3232位计数器位计数器COUNTER32BCOUNTER32B的仿真波形的仿真波形3232位锁存器位锁存器REG32BREG32B的仿真波形的仿真波形实验任务：实验任务：p 任务任务3：硬件验证设计频率计的功能。：硬件验证设计频率计的功能。v 可选实验电路模式可选实验电路模式5；v 8个数码管以十
19、六进制形式显示测频输出；待个数码管以十六进制形式显示测频输出；待测频率输入测频率输入FIN由由clock0输入，频率可选输入，频率可选4Hz、 256Hz、 3MHz50MHz等；等；1Hz测频控测频控制信号制信号CLK1Hz可由可由clock2输入（用跳线选输入（用跳线选1Hz）。）。v 编译下载后进行硬件测试；编译下载后进行硬件测试；v 实验室演示实验室演示实验任务（选做）：实验任务（选做）：p 思考题：参考思考题：参考P228_4位十进制频率计设计，位十进制频率计设计，将频率计改为将频率计改为8位十进制频率计，注意此设位十进制频率计，注意此设计电路的计数器必须是计电路的计数器必须是8个个
20、4位的十进制计位的十进制计数器，而不是数器，而不是1个。个。引脚锁定引脚锁定选作：移位相加硬件乘法器设计选作：移位相加硬件乘法器设计p实验目的：学习应用移位相加原理设计实验目的：学习应用移位相加原理设计8位位乘法器。乘法器。p实验原理：该乘法器是由实验原理：该乘法器是由8位加法器构成的位加法器构成的以时序方式设计的以时序方式设计的8位乘法器。原理是：乘位乘法器。原理是：乘法通过逐项移位相加来实现相乘。从被乘法通过逐项移位相加来实现相乘。从被乘数的最低位开始，若为数的最低位开始，若为1，则乘数左移后与，则乘数左移后与上一次的和相加；若为上一次的和相加；若为0，左移后以全零相，左移后以全零相加，直
21、至被乘数的最高位。加，直至被乘数的最高位。实验任务：实验任务：p 任务任务1：根据下图所示的波形，设计：根据下图所示的波形，设计8位乘位乘法器的控制模块，并对设计中的各语句功能、法器的控制模块，并对设计中的各语句功能、设计原理及逻辑功能进行详细的描述。设计原理及逻辑功能进行详细的描述。 （实验报告上体现）（实验报告上体现）控制器设计控制器设计控制器仿真波形控制器仿真波形实验任务：实验任务：p任务任务2：依次设计：依次设计8位移位寄存器、位移位寄存器、1位乘法位乘法器、器、8位加法器和位加法器和16位移位寄存器。位移位寄存器。 （实验报告上体现）（实验报告上体现）8 8位移位寄存器设计位移位寄存器设计1 1位乘法器设计位乘法器设计8 8位加法器设计位加法器设计1616位移位寄存器设计位移位寄存器设计实验任务：实验任务：p 任务任务3：完成乘法器的完整设计。：完成乘法器的完整设计。 （实验报告上体现）（实验报告上体现）乘法器仿真波形乘法器仿真波形实验任务：实验任务：p 任务任务4：硬件验证设计：硬件验证设计8位乘法器的功能。位乘法器的功能。v 自己寻找合适的电路模式，并进行引脚锁定自己寻找合适的电路模式，并进行引脚锁定v 实验室演示实验室演示方案一（使用乘号）：使用逻辑单元统计方案一（使用乘号）：使用逻辑单元统计方案二（移位相加）：使用逻辑单元统计方案二（移位相加）：使用逻辑单元统计
