《教学课件PPT逻辑门电路》由会员分享，可在线阅读，更多相关《教学课件PPT逻辑门电路（88页珍藏版）》请在金锄头文库上搜索。
1、一、数字集成电路简介一、数字集成电路简介 3.13.1 MOS MOS逻辑门电路逻辑门电路TTLTTL CMOSCMOS 主要比较电路的工作速度、功耗、抗干扰主要比较电路的工作速度、功耗、抗干扰 二、逻辑电路的一般特性二、逻辑电路的一般特性 1 1、输入和输出的高、低电平、输入和输出的高、低电平 V VIL(maxIL(max) ) 、 V VIH(minIH(min) ) 、 V VOL(maxOL(max) ) 、V VOH(minOH(min) ) 高电平高电平V VH H H H = 3.65.0V= 3.65.0V低电平低电平V VL L L L =01.5V=01.5V2 2、噪声
2、容限、噪声容限电路的抗干扰能力电路的抗干扰能力高电平噪声容限高电平噪声容限低电平噪声容限低电平噪声容限高电平所对应的高电平所对应的电压范围电压范围低电平所对应的低电平所对应的电压范围电压范围V VNHNH= =V VOHminOHmin-V-VIHminIHminV VNLNL= =V VILmaxILmax - -V VOLmaxOLmaxVOLVILVIHVOHVCCv 0VNL未定义域未定义域VNHNH对于对于CMOSCMOS门电路门电路(74HC(74HC系列），高低系列），高低电平对应的标准电压和噪声容限为：电平对应的标准电压和噪声容限为：V VOHminOHmin=4.9V; =4
3、.9V; V VIHminIHmin=3.5V; =3.5V; V VOLmaxOLmax=1.5V; =1.5V; V VILmaxILmax=0.1V=0.1VV VNHNH=1.4V; V=1.4V; VNLNL=1.4V=1.4V 定义定义: :保证输出逻辑状态不变保证输出逻辑状态不变, ,输输入逻辑电平允许噪声幅度的最大或最入逻辑电平允许噪声幅度的最大或最小值小值, ,称噪声容限。称噪声容限。3 3、传输延迟时间、传输延迟时间PLHtPHLtPLHtPHLt输入输入同相同相输出输出反相反相输出输出PHLPLHPdttt+ += =平均传输延迟时间：平均传输延迟时间： 输出波形相对输入
4、波形延迟的时间；表征输出波形相对输入波形延迟的时间；表征门电路的开关速度。门电路的开关速度。4 4、功耗、功耗功耗功耗静态功耗（输出没有状态转换）静态功耗（输出没有状态转换）动态功耗（输出发生状态转换）动态功耗（输出发生状态转换）5 5、延时、延时功耗积功耗积DPdPtDP = =（越小越好）（越小越好）BiCMOSBiCMOSECLECLCMOSCMOS NMOS NMOSTTLTTLPDtpd06 6、扇入与扇出数、扇入与扇出数（1 1）扇入数：输入端的个数）扇入数：输入端的个数（2 2）扇出数：带同类门电路的最大数目力。）扇出数：带同类门电路的最大数目力。灌电流灌电流工作情况工作情况：拉
5、电流工作情况：拉电流工作情况：（负载门）（负载门）（驱动门）（驱动门）I IIHIHI IOHOHN NOHOH= = 表门电路输出端的驱动能力，与负载的类型有表门电路输出端的驱动能力，与负载的类型有关。关。（负载门）（负载门）（驱动门）（驱动门）N NOLOL= =I IOLOLI IILIL三、三、MOSMOS开关及其等效电路开关及其等效电路1 1、MOSMOS管的开关作用管的开关作用VDDvIOvg gd dsRd( ( ( (以以以以N N N N沟道增强型为例沟道增强型为例沟道增强型为例沟道增强型为例) ) ) )iD Du uDSDS0饱和区饱和区可变可变电阻电阻区区U UGSGS
6、= U= UT T u uGS2GS2u uGS1GS1u uGS3GS3vI VT时，且很大，时，且很大，时，且很大，时，且很大，vO 为低电平为低电平为低电平为低电平。2 2、MOSMOS管的开关特性管的开关特性VDDOvg gd dsRdvI VTvItOvOtOVIHVDDtPLHtPHL 由于各种电容及电阻的存在，输出电压波形由于各种电容及电阻的存在，输出电压波形就不是理想的脉冲，上升和下降都变慢了，且滞就不是理想的脉冲，上升和下降都变慢了，且滞后。后。Ovg gd dsRdvI 1 1、CMOSCMOS反相器的工作原理反相器的工作原理假设：假设：处于逻辑处于逻辑0 0时，相应的电压
7、近似为时，相应的电压近似为0 0；处于；处于逻辑逻辑1 1时，相应的电压近似为时，相应的电压近似为V VDDDDVDDIvOvTNTP+- -+- -vSGPvGSN(1) VI = VDDiDvoVoL 00VGSN=VDDVSGP=0输入为高电平，输出为低电平输入为高电平，输出为低电平VDDIvOvTNTP+- -+- -vSGPvGSN(2) V(2) VI I=0=0iDvoVoH VDD0VSGP=VDDVGSN=0输入为低电平，输出为高电平输入为低电平，输出为高电平基本基本CMOSCMOS反相器近似于一理想的逻辑单元，其反相器近似于一理想的逻辑单元，其输出电压接近于零或输出电压接近
8、于零或+V+VDDDD，而功耗几乎为零。而功耗几乎为零。2 2、CMOSCMOS反相器的传输特性反相器的传输特性DCBA246vI/VvO/V4206810810T TN N截止截止T TN N在饱和区；在饱和区；T TP P在可变电阻区在可变电阻区T TN N、 T TP P均在饱和区均在饱和区T TP P在饱和区，在饱和区，T TN N在可变电阻区在可变电阻区T TP P截止截止3 3、CMOSCMOS反相器的工作速度反相器的工作速度 CMOSCMOS反相器在电容负载情况下，其开通时反相器在电容负载情况下，其开通时间和关闭时间是相等的，平均传输延迟时间约间和关闭时间是相等的，平均传输延迟时
9、间约为为10ns10ns。VDDIvOvTNTPCLVDDIvOvTPCLiDP（0）CMOSCMOS反相器在电容负载下的工作情况反相器在电容负载下的工作情况五、五、CMOSCMOS逻辑门电路逻辑门电路1 1、与非门电路与非门电路VDDTN2TP2TN1TP1ABL2 2、或非门电路或非门电路VDDTN1TP2TN2TP1ABL=AB=A+BLVDDTP5TP4TP3TN1TP2TN2TP1ABTN4TN3TN5XABX=A+BL=AB+XL=AB+A+BL=A B=1ABL=A B逻辑符号逻辑符号3 3、异或门电路异或门电路异或门的后面加一级反相器构成同或门异或门的后面加一级反相器构成同或门
10、4 4、输入、输出保护电路和缓冲电路、输入、输出保护电路和缓冲电路（1 1）输入保护电路）输入保护电路输入保护缓冲输入保护缓冲输出缓冲输出缓冲VDDvIOv基本逻基本逻辑功能辑功能电路电路（2 2）缓冲电路）缓冲电路六、六、CMOSCMOS漏极开路门和三态门电路漏极开路门和三态门电路VDDvI1LvO2LvO1HvI2H1 1、CMOSCMOS漏极开路门电路漏极开路门电路（1 1）漏极开路门电路的结构和符号）漏极开路门电路的结构和符号线与：将两个门的输出端并联以实现与逻辑的线与：将两个门的输出端并联以实现与逻辑的功能。功能。 由图可见：由图可见：电流很大电流很大, ,器件会损坏器件会损坏; ;
11、且无法确且无法确定输出是高还是低电平。定输出是高还是低电平。截止截止导通导通导通导通截止截止漏极开路漏极开路(OD)(OD)的与非门电路的与非门电路ODOD与非的与非的输出级输出级ABL漏极漏极开路开路输出输出A& LBC& DA& LBVDD逻辑符号逻辑符号线与的逻线与的逻辑电路图辑电路图 为了实现为了实现线与线与功能功能, ,可将多个门电路输出管的可将多个门电路输出管的漏极与电源之间加漏极与电源之间加上拉电阻上拉电阻。L= ABL= AB C CD D(2)(2)上拉电阻对上拉电阻对ODOD门动态性能的影响门动态性能的影响A& B逻辑电路图逻辑电路图&1&VDDRPVOVDDRNoffRP
12、CLVDDRNonRPCLVO1.5K1.5K1.5K1.5K100100100pF100pF1.5K1.5K1M1M100pF100pF高电平高电平低电平低电平低电平低电平高电平高电平ODOD门输出高电平门输出高电平低电平：放电时间常数低电平：放电时间常数10ns 10ns ODOD门输出由低电平门输出由低电平高电平：放电时间常数为高电平：放电时间常数为150ns150ns，上升时间很长，工作速度快时，应避免用以，上升时间很长，工作速度快时，应避免用以驱动大电容负载。驱动大电容负载。(3)(3)上拉电阻计算上拉电阻计算R RP(minP(min) )的确定：的确定：RP&1E& FC& DA
13、& BVDD0 00 00 00 01 11 174LS1074LS1074LS0474LS0474HC03374HC033I IILILI I0L0L只有一个只有一个ODOD门导通情况门导通情况R RP(minP(min) )= =V VDDDD- - V VOL(maxOL(max) )I IOL(max)OL(max)-I-IIL(totalIL(total) )I IOL(maxOL(max) ) 驱动器件驱动器件I IOLOL最大值最大值 V VOL(maxOL(max) ) 驱动器件驱动器件V VOLOL最大值最大值I IIL(totalIL(total) ) 接到上拉电阻下端的全
14、部灌电流负载接到上拉电阻下端的全部灌电流负载的的I IILIL总值。总值。R RP(maxP(max) )的确定：的确定：0 00 00 00 00 00 0RP&1E& FC& DA& BVDD3I3IIHIHI I0Z0ZI I0Z0ZI I0Z0ZI IIHIH所有所有ODOD输出为高电平时输出为高电平时I IOZ(totalOZ(total) ) 全部驱动门输出高电平时的漏电流总和全部驱动门输出高电平时的漏电流总和 V VOH(minOH(min) ) 驱动器件驱动器件V VOHOH最大最大值值I IIH(totalIH(total) ) 全部负载门输入端为高电平时的输入电流全部负载门
15、输入端为高电平时的输入电流总和总和R RP(maxP(max) )= =V VDDDD- - V VOH(minOH(min) )I IOZ(total)OZ(total)+I+IIH(totalIH(total) ) 实际上，若要求速度快，实际上，若要求速度快，R RP P的值就取近的值就取近R RP(minP(min) )的标的标准值若要求功耗小，准值若要求功耗小，R RP P的值就取近的值就取近R RP(maxP(max) )的标准值。的标准值。2 2、三态（、三态（TSLTSL）输出门电路）输出门电路 三态输出门电路除有高、三态输出门电路除有高、低电平输出外，还有高阻输出低电平输出外，
16、还有高阻输出状态，称高阻态，或禁止态。状态，称高阻态，或禁止态。 A A为输入端，为输入端，L L为输出端，为输出端，ENEN为控制端（使能端）。为控制端（使能端）。TN1111VDDTPLBCAEN1AENL（2 2）符号）符号（1 1）电路）电路 EN=1EN=1时，若时，若A=0A=0 EN=0EN=0时，时，则则B=1B=1，C=1C=1T TN N导通，导通，T TP P截止，截止， L=0L=0；若若A=1A=1则则B=0B=0，C=0C=0T TN N截止，截止，T TP P导通，导通， L=1L=1。总有总有B=1B=1，C=0C=0开路，既不是低电平，也不是高电平，称高阻工作
17、状态。开路，既不是低电平，也不是高电平，称高阻工作状态。T TN N、T TP P均截止，输出均截止，输出（3 3）工作原理）工作原理（4 4）三态输出门的真值表）三态输出门的真值表（5 5）三态输出门的应用）三态输出门的应用使能使能使能使能EN EN EN EN 输入输入输入输入A A A A输出输出输出输出L L L L1 01 01 01 01 1 1 1 1 1 1 1 0 0 0 0 0 0 0 01 1 1 1高阻高阻高阻高阻七、七、CMOSCMOS传输门（传输门（TGTG）oIvv /Iovv /CCTPTN+5V 0VTGoIvv/Iovv /CC 传输门由两管栅极的互补信号传
18、输门由两管栅极的互补信号C C和和C C控制，当控制，当C=1C=1时，开关开通；时，开关开通；C=0C=0时，开关断开。开关的导通时，开关断开。开关的导通电阻近似为一个常数，阻值约为数百欧。电阻近似为一个常数，阻值约为数百欧。1 1、电路结构、电路结构2 2、符号、符号3 3、结论、结论4 4、工作原理：、工作原理：oIvv /Iovv /CCTPTN+5V0V C C接低电平接低电平0V0V，T TN N栅压栅压为为0V0V，T TP P栅压为栅压为+5V +5V ，当，当V VI I在（在（0 0 +5+5）V V范围时，范围时，T TN N、T TP P均不导通均不导通开关是断开开关是
19、断开的。的。 C C接高电平接高电平+5V+5V，T TN N栅压为栅压为+5V+5V，当，当V VI I在（在（0 0 +3+3）V V范范围时围时T TN N导通导通；T TP P栅压为栅压为0V0V，当，当V VI I在在(+2(+2 +5)V+5)V范围时范围时T TP P导通导通；当当V VI I在（在（0 0 +5+5）V V范围时范围时T TN N、T TP P至少有一个导通至少有一个导通开关开关是闭合的。是闭合的。0+5+3+2八、八、CMOSCMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOSCMOS门电路的各系列的性能比较门电路的各系列的性能比较13 .01.01374
20、HCT系列系列0.00037 .52.974BCT系列系列(BiCMOS)1575DP/pJ1.51PD/mW1075tpd/ns74HC系列系列4000B系列系列 类型类型参数参数0.00087221 1 1 1、NMOSNMOSNMOSNMOS门电路的特点：门电路的特点：门电路的特点：门电路的特点：九、九、NMOSNMOS逻辑门电路逻辑门电路(1)(1)几何尺寸小，适合于制造大规模集成电路。几何尺寸小，适合于制造大规模集成电路。(2)(2)结构简单，易于使用结构简单，易于使用CADCAD技术进行设计。技术进行设计。 (3)(3)工作管通常用增强型器件，而负载管可用增强型工作管通常用增强型器
21、件，而负载管可用增强型或耗尽型。或耗尽型。2 2、NMOSNMOS反相器：反相器：VDDIvOvT2T1(2)简化电路简化电路VDDIvOvT1T2(1)(1)电路：电路：(3)NMOS(3)NMOS反相器工作原理：反相器工作原理：VDDIvOvT2T1 输入为高电平时，输入为高电平时，T T1 1导导通，输出通，输出VoVo为低电平。通常为低电平。通常T T1 1跨导远大于跨导远大于T T2 2的跨导，以的跨导，以保证输出低电压值在保证输出低电压值在1V1V左右。左右。 输入为低电平时，输入为低电平时，T T1 1截截止，输出止，输出VoVo为高电压。输出为高电压。输出电压约为电压约为V V
22、DDDD-V-VT T。310k 100200k 2 2、NMOSNMOS与非门与非门 当当A A、B B中有一个或两个均为中有一个或两个均为低电平时，低电平时，T T1 1、T T2 2有一个或两个都有一个或两个都截止，输出为高电平。截止，输出为高电平。 只有只有A A、B B全为高电平时，全为高电平时，T T1 1、T T2 2均导通，输出为低电平。均导通，输出为低电平。 T T1 1、T T2 2为工作管，为工作管， T T3 3为负载管为负载管L= ABBLT3+V+VDDDDAT2T13 3、NMOSNMOS或非门：或非门：VDDT1T2ABL=A+B 或非门的工作管都或非门的工作管
23、都是并联的，增加管子数是并联的，增加管子数目，输出低电平基本稳目，输出低电平基本稳定，在整体电路设计中定，在整体电路设计中很方便，所以很方便，所以NMOSNMOS门电门电路是以或非门电路为基路是以或非门电路为基础的，主要用于大规模础的，主要用于大规模集成电路。集成电路。3.2 TTL3.2 TTL逻辑门电路逻辑门电路RcRbTVccVIiBVcc/RcVcc0iB=0截止条件：发射结和集电结均反偏截止条件：发射结和集电结均反偏截止特点：截止特点： iB ic 0，VcE Vcc，CECE间的等间的等 效内阻很大，相当于开关断开。效内阻很大，相当于开关断开。(1)(1)截止工作状态截止工作状态A
24、一、一、BJTBJT的开关特性的开关特性1 1、BJTBJT的开关作用的开关作用RcRbTVccVIiB(2)(2)饱和工作状态饱和工作状态饱和条件：发射结和集电结均正偏饱和条件：发射结和集电结均正偏 ics Vcc/Rc ; VcEs 0.20.3VCECE间近似于短路，相当于开关闭合。间近似于短路，相当于开关闭合。CVcc/RcVccVcEs0IBSIcs饱和特点：饱和特点： iB iBS ， ic = ics ，VcE =VcEs NPNNPN型硅型硅BJTBJT三种工作状态的特点三种工作状态的特点工作状态工作状态截止截止放大放大饱和饱和条件条件iB 00 iB Ics/ 偏置情况偏置情
25、况发射结和集发射结和集电结均反偏电结均反偏发射结正偏发射结正偏集电结反偏集电结反偏发射结和集电发射结和集电结均正偏结均正偏集电极电集电极电流流ic 0ic iBIc =Ics Vcc/Rc管压降管压降VCEO VccVcE=Vcc-IcRcVcEs=0.20.3VC C、E E间等间等效电阻效电阻很大，约数百很大，约数百千欧，相当于千欧，相当于开关断开开关断开可变可变很小，约数百欧，很小，约数百欧，相当于开关闭合。相当于开关闭合。2 2、BJTBJT的开关时间的开关时间tvIic+VB2-VB1tdtICS0.9ICS0.1ICS0trtstf延迟时间：延迟时间： td上升时间：上升时间：tr
26、存储时间：存储时间： ts下降时间：下降时间：tfvoVCC0t输出电压波形输出电压波形二、基本的二、基本的BJTBJT反相器反相器2 2 2 2、电路特点、电路特点、电路特点、电路特点1 1、电路、电路3 3、逻辑符号、逻辑符号RcRbT VccAL1AL=A 输入与输出量间满足输入与输出量间满足非非非非逻辑关系，逻辑关系，非门电路。非门电路。非门电路。非门电路。4 4、BJTBJT反相器的动态性能反相器的动态性能RcRb VccvICL考虑负载电容的考虑负载电容的BJTBJT反相器反相器vO+ +- - C CL L包括门电路之包括门电路之间的接线电容和门电间的接线电容和门电路的输入电容。
27、由于路的输入电容。由于电容的充放电需要一电容的充放电需要一定的时间，降低了电定的时间，降低了电路的开关速度，所以路的开关速度，所以BJTBJT反相器的开关速度反相器的开关速度较低较低。三、三、TTLTTL反相器的基本电路反相器的基本电路Vcc（5V） Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+ +- -u uo ou ui i+ +- -输入级输入级中间倒中间倒相级级相级级输出级输出级电路组成电路组成1 1、TTLTTL反相器的工作原理反相器的工作原理Vcc（5V） Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3
28、+ +- -v vo ov vi i+ +- - 输入为高电平输入为高电平3 3.6V.6VVccVccR Rb1b1T T1 1T T2 2T T3 3 电流流向：电流流向：T T2 2饱和饱和T T4 4截止；截止；T T3 3饱和饱和输出为低电平。输出为低电平。T T1 1工作在工作在倒置状态倒置状态倒置状态倒置状态V VB1B1=V=VBC1BC1+V+VBE2BE2+V+VBE3BE3=0.7+0.7+0.7=2.1V=0.7+0.7+0.7=2.1VV VC2C2=V=VCES2CES2+V+VBE3BE3=0.2+0.7=0.9V=0.2+0.7=0.9V结论：结论：结论：结论：
29、输入为高电平，输入为高电平，输入为高电平，输入为高电平， 输出为低电平输出为低电平输出为低电平输出为低电平。Vcc（5V） Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+ +- -v vo ov vi i+ +- - 输入为低电平输入为低电平0 0.2V.2VVccVccR Rb1b1T T1 1输入端输入端 电流流向：电流流向：T T3 3截止；截止；T T2 2截止截止T T4 4、D D导通导通输出为高电平。输出为高电平。V VB1B1=V=VI I+V+VBE1BE1= =0.2+0.7=0.9V0.2+0.7=0.9VV VO O = V =
30、VCCCC-V-VBE4BE4 -V -VD D = 5-0.7-0.7 =3.6V = 5-0.7-0.7 =3.6V结论：结论：结论：结论：输入为输入为低低电平，电平， 输出为高电平输出为高电平。采用输入级以提高工作速度采用输入级以提高工作速度Vcc（5V） Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+ +- -v vo ov vi i+ +- -VI由由3.6V变为变为0.2V瞬间瞬间VB1= 0.9V；VC1= 1.4VT T1 1工作在放大区，电流工作在放大区，电流从从T T2 2的基极流入的基极流入T T1 1基极，基极，使使T T2 2迅
31、速地脱离饱和进迅速地脱离饱和进入截止状态。入截止状态。T T4 4也迅速导通，使也迅速导通，使T T3 3的的存储电荷通过集电极快存储电荷通过集电极快速消散而截止，加速了速消散而截止，加速了状态转换速度。状态转换速度。采用推拉式输出级以提高开关速度和带负载能力采用推拉式输出级以提高开关速度和带负载能力Vcc(5V） Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+ +- -v vo ov vi i+ +- -a.a.输出为低电平时，输出为低电平时，T T3 3深饱深饱和和T T4 4截止较大的集电极电流截止较大的集电极电流全为负载电流；全为负载电流；b.b
32、.输出为高电平时，输出为高电平时，T T3 3截止截止T T4 4导通的射极输出器输出电导通的射极输出器输出电阻很小，带负载能力强。阻很小，带负载能力强。c.c.输出端接有负载电容，由输出端接有负载电容，由于于和和时的输出电阻很小，时的输出电阻很小，输出上升沿及下降沿都很好。输出上升沿及下降沿都很好。即开关即开关速度快速度快。2 2、TTLTTL反相器的传输特性反相器的传输特性反映输出电压反映输出电压u uo o与输入电压与输入电压u uI I之间关系的曲线之间关系的曲线ABABABAB段：截止区段：截止区段：截止区段：截止区B B B B点点点点, , , ,T T1 1饱饱饱饱和和和和T
33、T2 2刚导通刚导通刚导通刚导通T T3 3不通；不通；不通；不通；123vI/VvO/V420DCBA3.63.62.482.480.40.4 1.11.11. 1.2 2BCBCBCBC段：段：段：段：T T2 2放大区放大区放大区放大区C C C C点点点点, , , ,T T3 3刚导通，刚导通，刚导通，刚导通，T T4 4和和D D D D已已已已导通；导通；导通；导通；CDCDCDCD段：转折区段：转折区段：转折区段：转折区D D D D点：点：点：点： T T3 3饱和导通饱和导通饱和导通饱和导通, , , ,T T1 1准备脱离准备脱离准备脱离准备脱离饱和；饱和；饱和；饱和；D
34、EDEDEDE段：饱和区，段：饱和区，段：饱和区，段：饱和区，T T1 1 脱离饱脱离饱脱离饱脱离饱和，进入倒置放大状态和，进入倒置放大状态和，进入倒置放大状态和，进入倒置放大状态四、四、TTLTTL逻辑门电路逻辑门电路Vcc（5V）Rb14k RC21.6k RC4130 RLDRe2 1k T2T4 T3+ +- -u uo oA AB BC C&ABCL=ABC1 1、TTLTTL与非门电路与非门电路(1)(1)电路组成电路组成多发射极的多发射极的BJTBJT作为作为TTLTTL电路的电路的输入级输入级( (见见P97)P97)(2)(2)逻辑逻辑符号符号 2 2、TTLTTL或非门电路
35、或非门电路ABR1A1AR2 2R1B1BR4 4R3 3DLVccT T1A1AT T1B1BT T2A2AT T2B2BT T4 4T T3 3 1ABL=A+B(1)(1)电路电路(2)(2)逻辑符号逻辑符号1 1、集电极开路门、集电极开路门Vcc（5V）Rb1RC2RC4D Re2T2T4 T3A AB BRLVccLA& LB五、集电极开路门和三态门五、集电极开路门和三态门(1)(1)电路（电路（ODOD门）门）(2)(2)符号符号（3 3）特点）特点与与ODOD门一样门一样, ,实现实现线与连接；线与连接；可以用于直接驱动较大电流的负载。可以用于直接驱动较大电流的负载。2 2、三态
36、与非门（、三态与非门（TSLTSL） 具有三种输出状态：高电平状态、低电平具有三种输出状态：高电平状态、低电平状态和状态和高阻态（禁止态）高阻态（禁止态）。ENENVccR1R2R4DR3 T2T4 T3A AB BL L VccR6R5T5T6T7（1）电路）电路&ABENL（2）逻辑符号）逻辑符号（3 3）三态与非门的工作原理：）三态与非门的工作原理：NENEVccR1R2R4DR3 T2T4 T3A AB BL L VccR6R5T5T6T7 NENE=1=1，T T5 5倒倒置，置，T T6 6饱和，饱和，T T7 7截止，输出取决截止，输出取决于于A A、B B。 NE=0NE=0，
37、T T6 6截止，截止，T T7 7导通导通,T,T4 4截止截止, ,同时由同时由于于T T2 2截止截止T T3 3也截止也截止, ,输输出端相当于开路出端相当于开路, ,呈呈现高电阻状态。现高电阻状态。（4 4）三态与非门的真值表：）三态与非门的真值表：高阻高阻011101110100BA01EN数据输入端数据输入端输出端输出端L六、六、 BiCMOSBiCMOS门电路门电路 综合利用了双极型器件的速度快和综合利用了双极型器件的速度快和 MOSFETMOSFET的低功耗两方面的优势。的低功耗两方面的优势。1 1、基本的、基本的BiCMOSBiCMOS反相器反相器VDDT1MPVILT2M
38、1MNM22 2、BiCMOSBiCMOS或非门电路或非门电路VDDT1MPAAL=A+BT2MPBMNAM2M1AM1BMNBB七、改进型七、改进型TTLTTL电路和抗饱和电路和抗饱和TTLTTL电路电路 采用肖特基势垒二极管采用肖特基势垒二极管SBDSBD钳位达到抗饱钳位达到抗饱和的效果，具有较高的传输速度。和的效果，具有较高的传输速度。1 1、肖特基势垒二极管、肖特基势垒二极管SBDSBD的的工作特点：工作特点：具有单向导电性具有单向导电性导通阀值电压较低，约为导通阀值电压较低，约为0.40.4 0.5V0.5V势垒二极管的导电机构是多数载流子，因而势垒二极管的导电机构是多数载流子，因而
39、存储效应很小。存储效应很小。2 2、带有、带有SBDSBD钳位的钳位的BJTBJT具有抗饱和作用：具有抗饱和作用：bcebce3 3、肖特基、肖特基TTLTTL与非门电路（与非门电路（STTLSTTL）Vcc Rb12.8k RC2760 RC455 DARb6 370 T2T4 T3A AB BRC6 T6DBT5 Rb13.5k T1L L有源下拉电阻有源下拉电阻（泄放电路）（泄放电路）4 4、TTLTTL门电路的各种系列的性能比较门电路的各种系列的性能比较15101.5低功耗低功耗肖特基肖特基74LS414改进的改进的肖特基肖特基74AS121957DP/pJ4219PD/mW39.53
40、tpd/ns改进的低改进的低功耗肖特功耗肖特基基74ALS74ALS肖特肖特基基74S 类型类型扇出数扇出数N20204020快速快速TTL(74FTTL(74F) )10 参数参数一、一、ECLECL门的基本结构门的基本结构+Vcc (6V)-VEE(-12V )ABT1T2T3RC1100 Re1.2k RC3 100 VREF（1V）或非输或非输出出或输出或输出C1C3eIEV VA A=V=VB B=0.5V=0.5V，T T3 3优先导通，优先导通，使使V VE E=0.3V=0.3V，T T1 1、T T2 2截止，截止， I IE E=(0.3+12)/1.2 =(0.3+12)
41、/1.2 10mA V10mA VC1C1= =VccVcc=6V=6V（高高电平）电平）V VC3C3=V=VCCCC-I-IE ER RC3C3 =5V =5V（低电低电平）平）* *3.3 3.3 射极耦合逻辑门电路射极耦合逻辑门电路+Vcc(6V)-VEE (-12V) ABT1T2T3RC1100 Re1.2k RC3 100 VREF（1V）或非输或非输出出或输出或输出C1C3eIEV VA A=1.5V=1.5V，T T1 1优先导通，使优先导通，使V VE E=0.8V=0.8V，T T3 3截止，截止， I IE E=(0.8+12)/1.2=10.6mA =(0.8+12)
42、/1.2=10.6mA V VC1C1=V=VCCCC-I-IE ER RC1C1 =5V =5VV VC3C3=V=VCCCC=6V=6V；C C1 1 = A+B= A+BC C3 3 = A+B= A+B2 2、ECLECL门的实际电路门的实际电路A B C DT5T1T2T4T6907 T3-V-VEEEE(-(-5.2V5.2V）50k 50k 50k 50k 6.1k 779 4.98k 2DT7T8220 245 或或输出输出或或非输出非输出3 3、ECLECL门的工作特点门的工作特点(1)BJT(1)BJT工作在截止区或放大区，集电极电位总是高工作在截止区或放大区，集电极电位总
43、是高于基极电位，避免了于基极电位，避免了BJTBJT因工作在饱和状态而产因工作在饱和状态而产生的存储电荷问题。生的存储电荷问题。(2)(2)逻辑电平的摆幅小，输入电压变化逻辑电平的摆幅小，输入电压变化 VIVI 1V1V，输出电压变化输出电压变化 VoVo 0.85V0.85V，高低电平的电压高低电平的电压差小到只能区分差小到只能区分BJTBJT的导通和截止两种状态。的导通和截止两种状态。(3)ECL(3)ECL门电路的速度快，常用于高速系统门电路的速度快，常用于高速系统(4)(4)制造工艺要求高，功耗大，抗干扰能力弱。制造工艺要求高，功耗大，抗干扰能力弱。(5)(5)因因ECLECL的输出电
44、压为负值，与其他门电路接口的输出电压为负值，与其他门电路接口时，需要采用专门的电平移动电路。时，需要采用专门的电平移动电路。* *3.4 3.4 砷化镓逻辑门电路砷化镓逻辑门电路1 1、正负逻辑的规定、正负逻辑的规定3.53.5 逻辑描述中的几个问题逻辑描述中的几个问题正逻辑体制正逻辑体制负逻辑体制负逻辑体制1 1 高电平高电平0 0 低电平低电平0 0 高电平高电平1 1 低电平低电平 正负逻辑体制不牵涉到逻辑电路本身的结正负逻辑体制不牵涉到逻辑电路本身的结构问题，但采用不同的逻辑体制会使同一电路构问题，但采用不同的逻辑体制会使同一电路具有不同的逻辑功能。具有不同的逻辑功能。一、正负逻辑问题
45、一、正负逻辑问题2 2 2 2、正负逻辑的等效变换、正负逻辑的等效变换、正负逻辑的等效变换、正负逻辑的等效变换与非与非或非或非与与或或非非非非1 1、基本逻辑门电路的等效符号基本逻辑门电路的等效符号二、基本逻辑门电路的等效符号及应用二、基本逻辑门电路的等效符号及应用&AB1AB1AB&ABL=ABL=A+BL=A+BL=AB&AB1ABL=ABL=A+B1ABL=A+B&ABL=AB=A+B=AB2 2、逻辑门等效符号的应用逻辑门等效符号的应用意义意义: :简化电路和用不同的门或芯片简化电路和用不同的门或芯片&AB 1L&CDL&ABCD 1L&ABCD3 3、逻辑门等效符号强调低电平有效逻辑
46、门等效符号强调低电平有效电路完成操作的电平电路完成操作的电平, ,称为有效电平。称为有效电平。一、各种电路之间的接口问题一、各种电路之间的接口问题3.63.6 逻辑门电路使用中的几个问题逻辑门电路使用中的几个问题采用接口电路时需要考虑的几个条件：采用接口电路时需要考虑的几个条件：(1)(1)驱动器件必须对负载器件提供足够大的灌电驱动器件必须对负载器件提供足够大的灌电流和拉电流。流和拉电流。(2)(2)驱动器件的输出的电压必须处在负载器件所要驱动器件的输出的电压必须处在负载器件所要求的输入电压范围内，包括高、低电压值。求的输入电压范围内，包括高、低电压值。I IOL(maxOL(max) )I
47、IIL(totalIL(total) ) I IOH(maxOH(max) ) I IIH(totalIH(total) ) V VOL(maxOL(max) )V VIL(maxIL(max) ) V VOH(minOH(min) ) V VIH(minIH(min) ) (3)(3)噪声容限、输入和输出电容、开关速度等参数。噪声容限、输入和输出电容、开关速度等参数。1 1、CMOSCMOS门驱动门驱动TTLTTL门门 只要两者的电压参数兼容，不需外加接口电只要两者的电压参数兼容，不需外加接口电路，只需按电流大小计算出扇出数。路，只需按电流大小计算出扇出数。VDDT1T2VCCR1R2T3T
48、4R3驱动门驱动门负载门负载门2 2、TTLTTL门门驱动驱动CMOSCMOS门门VDDT1T2VccR1R2DR3T1T2 T3RP 用用TTLTTL驱动驱动CMOS-HCTCMOS-HCT时，由于电压参数兼容，时，由于电压参数兼容，不需外加接口电路，在数字电路设计中，常被用不需外加接口电路，在数字电路设计中，常被用作接口器件。作接口器件。 上拉电阻上拉电阻R RP P接接V VDDDD，将，将TTLTTL电路的输电路的输出高电平提高出高电平提高到能与到能与CMOSCMOS电电路兼容的水平。路兼容的水平。3 3、低电压、低电压CMOSCMOS电路及接口电路及接口二、门电路带负载时的接口电路二
49、、门电路带负载时的接口电路1 1、用门电路直接驱动显示器件、用门电路直接驱动显示器件（1/6）74HC04LEDR1输入输入LEDR1输入输入VccDFOHIVVR- -= =DFCCIVVR- -= =OLV- -ID,VF为为LED的额定电流的额定电流和正向压降和正向压降2 2、机电性负载接口、机电性负载接口（1/6）74HC0411输入输入信号信号50 50 继电器继电器将两个反相器并联作为驱动电路将两个反相器并联作为驱动电路三、抗干扰问题三、抗干扰问题1 1、多余输入端的处理措施、多余输入端的处理措施 为防止干扰，一般不让多余输入端悬空，对多为防止干扰，一般不让多余输入端悬空，对多余输
50、入端的处理以不改变电路工作状态及稳定可余输入端的处理以不改变电路工作状态及稳定可靠为原则。靠为原则。与类门的多余输与类门的多余输入端接电源正端入端接电源正端或或类门的多余类门的多余输入端接地输入端接地CMOSCMOS门门多余输入多余输入端接地端接地TTL“TTL“或或”类门类门利用反相器将其输入利用反相器将其输入端接地，其输出的高端接地，其输出的高电位接多余输入端电位接多余输入端通过上拉通过上拉电阻接电电阻接电源正端源正端TTL“TTL“与与”类门类门处理方法处理方法门的类型门的类型与工作与工作端并接端并接2 2、去耦合滤波器、去耦合滤波器 用用1010 100100 F F的大电容与直流电源
51、并联以滤的大电容与直流电源并联以滤除不必要的频率成分，并且对每一集成芯片加除不必要的频率成分，并且对每一集成芯片加接接0.10.1 F F的的电容器以滤除开关噪声。电容器以滤除开关噪声。、接地和安装工艺、接地和安装工艺 将电源地与信号地分开，先将信号地汇集在一将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形的大电流引到某数字器件的输入端有多种脉冲波形的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失常。而导致系统正常的逻辑功能失常。 当系统兼有模拟和数字两种器件时，需将两当系统兼有模拟和数字两种
52、器件时，需将两者的地分开，然后选用一个合适的共同点接地，者的地分开，然后选用一个合适的共同点接地，以免除两者的相互影响以免除两者的相互影响。4 4、印刷电路的安装和设计、印刷电路的安装和设计 要注意连线尽可能短，以减少接线电容而导要注意连线尽可能短，以减少接线电容而导致寄生反馈有可能引起寄生振荡。致寄生反馈有可能引起寄生振荡。 CMOSCMOS器件在使用和储存过程中要注意静电感器件在使用和储存过程中要注意静电感应导致损伤的问题，可以采用静电屏蔽加以应导致损伤的问题，可以采用静电屏蔽加以 防护。防护。5 5、CMOSCMOS器件的存储问题器件的存储问题第二章第二章 小结小结一、二极管和一、二极管
53、和BJTBJT的开关特性的开关特性 影响它们的开关速度的主要因素是器件内影响它们的开关速度的主要因素是器件内 部的电荷存储和消散的时间。部的电荷存储和消散的时间。二、利用二极管和二、利用二极管和BJTBJT可以构成简单的二极可以构成简单的二极 管与门、或门电路和管与门、或门电路和BJTBJT反相器。反相器。三、三、TTLTTL反相器的输入级由反相器的输入级由BJTBJT构成，具有饱和、构成，具有饱和、 截止、放大和倒置放大等截止、放大和倒置放大等4 4种模式。采用推种模式。采用推 拉式的输出级，输出阻抗低、带负载能力拉式的输出级，输出阻抗低、带负载能力 强。输入和输出级均有利于提高开关速度。强
54、。输入和输出级均有利于提高开关速度。 将将TTLTTL反相器的输入反相器的输入BJTBJT改为多发射极结构便改为多发射极结构便 可以构成与非门电路。可以构成与非门电路。四、利用肖特基二极管可以组成抗饱和四、利用肖特基二极管可以组成抗饱和TTLTTL电电 路，在驱动级加入有源下拉电路后可以提路，在驱动级加入有源下拉电路后可以提 高工作速度。高工作速度。五、在五、在TTLTTL逻辑门电路中，为了实现线与的逻逻辑门电路中，为了实现线与的逻 辑功能，可以采用或非门、集电极开路门辑功能，可以采用或非门、集电极开路门 和三态门来实现。和三态门来实现。六、六、ECLECL逻辑门电路是以差分放大电路为基础逻辑
55、门电路是以差分放大电路为基础 的，因为它不工作到的，因为它不工作到BJTBJT的饱和区，所以它的饱和区，所以它 的开关速度是最高的。的开关速度是最高的。七、七、CMOSCMOS门电路是由互补的增强型门电路是由互补的增强型N N沟道和沟道和P P沟道沟道 MOSFETMOSFET构成，与构成，与TTLTTL电路相比，其功耗低，电路相比，其功耗低， 扇出数大，噪声容限大，开关速度与扇出数大，噪声容限大，开关速度与TTLTTL相相 近，有取代近，有取代TTLTTL的趋势。的趋势。八、八、BIMOSBIMOS是取是取MOSMOS和和TTLTTL两者的优势，其开关两者的优势，其开关 速度较高，功耗较低。
56、速度较高，功耗较低。九、九、NMOSNMOS逻辑门电路结构简单，易于集成化，逻辑门电路结构简单，易于集成化， 在大规模集成电路中应用较多。在大规模集成电路中应用较多。十、在逻辑体制中有正、负逻辑的规定，同样十、在逻辑体制中有正、负逻辑的规定，同样 的一个逻辑电路，利用正、负逻辑等效变换的一个逻辑电路，利用正、负逻辑等效变换 原则，可以达到灵活运用的目的。原则，可以达到灵活运用的目的。十一、在实用中要注意不同类型门电路之间、门十一、在实用中要注意不同类型门电路之间、门 电路与负载之间的接口技术问题及抗干扰电路与负载之间的接口技术问题及抗干扰 工艺问题。工艺问题。逻辑门电路逻辑门电路二二极极管管门
57、门电电路路BJT反相反相器器TTL反反相相器器TTL与与非非门门TTL或或非非门门抗饱和抗饱和TTL与非门与非门集电集电极开极开路门路门三态三态门门CMOS反反相相器器CMOS与与非非门门CMOS或或非非门门CMOS异或门异或门ECL门门电电路路BiMOS门门电电路路NMOS门门电电路路与非门的带负载能力：与非门的带负载能力：VCC（5V）RC4Rb1T4T3D T1负载门负载门驱动门驱动门01例例 题题【例例241241】试计算试计算TTLTTL与非门与非门7410带同类门时的扇出数。带同类门时的扇出数。解：查附录解：查附录C（P463），），得相关参数如下：得相关参数如下：IOL= 16
58、mA; IIL = -1.6 mA; IOH= 0.4 mA; IIH = 0.04 mANOH = =IOHIIH= =0.40.04= = 1074107410带同类门时的扇出数为带同类门时的扇出数为1010NOL = =IOLIIL= =16 1.6= = 10注：若注：若NOL NOH，则应取较小者作为电路的扇出数。则应取较小者作为电路的扇出数。【例例242242】设设TTLTTL与非门与非门74LS01（OC）门驱动门驱动8 8个个 74LS04（反相器），试确定一个合适的大小的上拉电阻反相器），试确定一个合适的大小的上拉电阻 RP，设，设VCC=5V。解：查附录解：查附录C（P46
59、3），），得相关参数如下：得相关参数如下：VOL（max）= 0.5V; IOL（max）= 8mA; IIL（max）= 0.4mA; VIH（min）= 2V; IIH（min）= 0.02mAIIL（total）= 8 0.4 = 3.2mAIIH（total）= 8 0.02 = 0.16mARP（min）= =- -VOL（max）VCC- -IIL（total）IOL(max)= =5-5-0.58-8-3.2= = 940 RP（max）= =- -VIH（min）VCCIIH（total）= =5-5-20.160.16= = 18.75k 可以选择标准值为可以选择标准值为1
60、1k 的电阻器。的电阻器。RcTVccVI0.7V0.3V0.4VNPN硅硅BJT饱和时各极电压的典型数据饱和时各极电压的典型数据习题选解：习题选解：2.3.12.3.1ABCVcc（5V）R3k L二极管与门电路二极管与门电路ABCVcc（5V）R3k L二极管与门电路二极管与门电路如上图，与门带同类与门负载的级数愈多，则如上图，与门带同类与门负载的级数愈多，则每级的输出电压将如何变化？如何解决此缺点？每级的输出电压将如何变化？如何解决此缺点？答：门的级数愈多，则由于每一级与门的输出答：门的级数愈多，则由于每一级与门的输出电压对输入电压约有电压对输入电压约有07伏（硅管）的偏移，结伏（硅管）
61、的偏移，结果经过一串门电路后，高低电平就会严重偏离果经过一串门电路后，高低电平就会严重偏离原来的数值（均升高）。要解决这个问题，可原来的数值（均升高）。要解决这个问题，可采用二极管与三极管门的组合，如图采用二极管与三极管门的组合，如图232的电的电路。如要求为与门输出，则可加两级反相器即路。如要求为与门输出，则可加两级反相器即可。可。习题习题232 ：分析电路为什么能实现与逻辑关系？：分析电路为什么能实现与逻辑关系？二极管二极管D5D5起什么作用，可否省略起什么作用，可否省略D5 ？ VccRcTBJT反相器反相器ABCVcc（5V）R3k L二极管与门电路二极管与门电路D5D4答：当答：当A
62、 B C中有任一输入端为低电平，中有任一输入端为低电平，T截止截止,输出高电平，只有输出高电平，只有A B C全为高电平时，全为高电平时，T导通，导通，使输出为低电平，实现与非逻辑关系。使输出为低电平，实现与非逻辑关系。 D4 D5起电平转移作用，即当一个输入端处起电平转移作用，即当一个输入端处于低电平时，使于低电平时，使T可靠截止（如省可靠截止（如省D5，则可能则可能使使T导通），输出高电平。另外，加了导通），输出高电平。另外，加了D4 D5后，后， A B C全为高电平时，全为高电平时， D4前的电位被钳位在前的电位被钳位在21伏左右，伏左右，D1D2D3截止，则输入端的干扰不能进截止，则
63、输入端的干扰不能进入到基极，从而提高了抗干扰的能力。入到基极，从而提高了抗干扰的能力。【习题习题243243】试计算下列情况下试计算下列情况下的扇出数的扇出数： LSTTLTTL与非门与非门驱动同类门；驱动同类门； LSTTLTTL与非门与非门驱动基本的驱动基本的TTLTTL门。门。解：查附录解：查附录C（P463），），得相关参数如下：得相关参数如下：IOL= 8 mA; IIL = 0.4 mA; IOH= 0.4 mA; IIH = 0.02mANOH = =IOHIIH= =0.40.02= = 20NOL = =IOLIIL= =8 0.4= = 20 LSTTLTTL门：门：下标均
64、为下标均为（max)故故NO=20=20 基本基本TTLTTL门：门：下标均为下标均为（max) IIL = 1.6mA; IIH = 0.04mANOL =8/16=5=8/16=5； NOH =04/004=10=04/004=10故故NO =5=5；习题习题262262】解：解：6141387321541011129（4）：）：11和和14接接+VDD ，132，112引引出出L，95-8，74地，把地，把3、6、10分别分别作作ABC输入端。输入端。习题习题262262】解：解：6141387321541011129（5）：）：135，144分别作输出或输入（或分别作输出或输入（或相反
65、），相反），81，7-2分别作输出或输入（或分别作输出或输入（或相反），相反），610，312，9接地（或接地（或-VDD),11接接+VDD，这时有两个传输门，一通一断。这时有两个传输门，一通一断。习题习题263：解：如图，当解：如图，当B=0时，传输门通，时，传输门通，L1=A B当当B=1时，传输门不通，但时，传输门不通，但T3 T4 通，通，T1和和T2构成构成CMOS反相反相器，故器，故L2=A B所以，所以，L=L1+ L2=AB这是一个异或门逻辑电路。这是一个异或门逻辑电路。习题习题272写图题写图题272所示电路的逻辑表达式。所示电路的逻辑表达式。解：如图，解：如图，这是一个同或门逻辑电路。这是一个同或门逻辑电路。 A B D 0 0 0 1 1 0 1 1 0 1 1 0所以，所以，L=所以，所以，LAB = A B
