《微型计算机原理及应用：第2章 8086系统结构》由会员分享，可在线阅读，更多相关《微型计算机原理及应用：第2章 8086系统结构（39页珍藏版）》请在金锄头文库上搜索。
1、第二章第二章 8086系统结构 2.1 8086/8088 CPU2.1 8086/8088 CPU内部结构；内部结构； 2.2 8086/8088 CPU2.2 8086/8088 CPU引脚及功能；引脚及功能； 2.3 2.3 8086/8088 8086/8088 系统组织系统组织 2.2.4 8086/8088 CPU8086/8088 CPU时序时序 微机原理及接口技术微机原理及接口技术 2.1 8086/8088 CPU8086/8088 CPU内部结构内部结构2.1.1 CPU2.1.1 CPU结构与特点结构与特点(P34)(P34) （1 1）结构）结构：8086/808880
2、86/8088由两个独立的处理部件组成由两个独立的处理部件组成（1 1）执行部件执行部件EU(Execution Unit)EU(Execution Unit)包括包括:8:8个个1616位寄存器位寄存器 通用寄存器通用寄存器AXAX、BXBX、CXCX、DXDX； 指示器指示器 SPSP、BPBP； 变址寄存器变址寄存器 SISI、DIDI 算术逻辑部件算术逻辑部件ALUALU 标志寄存器标志寄存器FRFR 暂存器暂存器 EUEU控制系统控制系统（2 2）总线接口部件总线接口部件BIU(Bus Interface Unit)BIU(Bus Interface Unit)四个段寄存器四个段寄存
3、器 CSCS、SSSS、DSDS、ESES指令寄存器指令寄存器 IPIP内部通信寄存器内部通信寄存器指令队列指令队列总线控制逻辑总线控制逻辑地址加法器地址加法器 8086/8088CPU内部结构AH ALBH BLCH CLDH DLSPBPDISI通通 用用 寄寄 存存 器器AXBXCXDXALU数据总线（数据总线（16位）位）暂存寄存器暂存寄存器ALU标志寄存器标志寄存器EU 控控制系统制系统执行单元执行单元EUCSDSSSESIP内部暂存器内部暂存器1 2 3 4 5 6数据总线数据总线8088:8位位8086:16位位总线总线 控控制逻辑制逻辑地址总线地址总线20位位指令队列指令队列8
4、0888086Q总线总线（8位）位）指令指针指令指针段寄存器段寄存器外部外部总线总线总线接口总线接口单元单元BIU微机原理及接口技术微机原理及接口技术 （2）特点）特点1.主要性能：主要性能：字长字长:16:16位位/ /准准1616位位时钟频率时钟频率:8086/8088:8086/8088标准主频标准主频 5MHz5MHz 8086/8088-2 8086/8088-2主频主频 8MHz8MHz数据、地址总线复用数据、地址总线复用内存容量内存容量: :1MB1MB，即内部有，即内部有根根地址线地址线基本寻址方式基本寻址方式: :8 8种种端口地址端口地址: : 16 16位位I/OI/O端
5、口地址可寻址端口地址可寻址64K64K个端口地址个端口地址指令系统指令系统: : 99 99条基本汇编指令，除能完成数据传送等控制功能外，还能对位、字节等数条基本汇编指令，除能完成数据传送等控制功能外，还能对位、字节等数据类型进行处理据类型进行处理中断功能中断功能: : 可处理内部软件中断和外部硬件中断，中段源多达可处理内部软件中断和外部硬件中断，中段源多达256256个个 支持单片支持单片CPUCPU或多片或多片CPUCPU系统工作。系统工作。2 2、特点、特点（1 1）取指执指重叠并行）取指执指重叠并行P36(P36(指令流水线，加快指令流水线，加快CPUCPU运行速度运行速度) ) 微机
6、原理及接口技术微机原理及接口技术 微机原理及接口技术微机原理及接口技术 （2 2）段寄存器和存储器分段）段寄存器和存储器分段为什么分段？为什么分段？内部根地址线内存内部根地址线内存CPUCPU内部寄存器位内部寄存器位8086/80888086/8088有有4 4个个1616位段寄存器位段寄存器: : 代码段寄存器代码段寄存器 CSCS (Code Segment) (Code Segment) 数据段寄存器数据段寄存器 DS DS (Data Segment)(Data Segment) 堆栈段寄存器堆栈段寄存器 SSSS (Stack Segment) (Stack Segment) 附加数
7、据段寄存器附加数据段寄存器 ESES (Extra Segment) (Extra Segment)8086/80888086/8088利用段寄存器内容，形成有效地址，对存储器进行访问利用段寄存器内容，形成有效地址，对存储器进行访问 物理地址计算公式物理地址计算公式: : 物理地址物理地址PA=PA=段基地址段基地址 16 + 16 + 偏移量偏移量 可以通过预置段寄存器的内容，来访问不同的存储区域可以通过预置段寄存器的内容，来访问不同的存储区域存储器的分段结构存储器的分段结构 可可将将的的地地址址空空间间划划分分为为若若干干逻逻辑辑段段，逻逻辑辑段段必必须须满满足足两两个个条条件：件：段的段
8、的起始地址起始地址是是的的倍数倍数；段的段的最大长度最大长度是是逻逻辑辑段段与与逻逻辑辑段段可可相相连连，也也可可不不连连，还还可可以以重重叠叠（重重叠叠使使得得更更加加有效的使用内存空间）有效的使用内存空间）如图如图2-72-7所示。所示。图图2-7 2-7 当前可寻址的存储当前可寻址的存储器段（堆栈段和附加段重叠）器段（堆栈段和附加段重叠）80868086存储器的逻辑地址与物理地址存储器的逻辑地址与物理地址物物理理地地址址：存存储储区区域域的的某某一一单单元元地地址址，地地址址信信息息是是位位二二进进制制代代码码 CPUCPU是是以以物理地址访问存储器物理地址访问存储器逻逻辑辑地地址址：编
9、编程程时时采采用用，由由段段基基址址和和偏偏移量移量组成表组成表8086 8086 CPUCPU中中的的每每个个存存储储元元在在存存储储体体中中的的位位置都可以使用置都可以使用实际地址实际地址和和逻辑地址逻辑地址来表示。来表示。同一物理地址可对应多个逻辑地址：同一物理地址可对应多个逻辑地址：例：物理地址为：例：物理地址为：图图2-8 2-8 逻辑地址逻辑地址与与物理地址物理地址的关系的关系存储单元的地址和内容存储单元的地址和内容 存存储储单单元元以以为为字字节节为为单单位位，每每个个存存储储单单元元的的编编号号就就是是存存储储单单元元的的地地址址存储单元存放的存储单元存放的信息信息称为称为存储
10、单元的存储单元的内容内容数据在存放时是按照定义的先后顺序连续的存放数据在存放时是按照定义的先后顺序连续的存放存存放放的的原原则则是是“高高高高低低低低”，即即高高地地址址存存放放高高字字节节，低低地地址址存存放放低低字字节节注注意意：存存储储单单元元的的内内容容可可以以一一次次存存入入，多多次次取取出出，原原存存储储器器的的内内容容不不变，变，直到直到再次再次存入新存入新的数据后，将旧的数据覆盖的数据后，将旧的数据覆盖2.1.22.1.2寄存器配置寄存器配置 8086/8088内部寄存器表表2-1 2-1 寄存器的隐含用法寄存器的隐含用法通用寄存器的用法通用寄存器的用法微机原理及接口技术微机原
11、理及接口技术指令指针指令指针 IPIP IPIP指令指针是一个指令指针是一个1616位位寄存器，其功能和程序计数器寄存器，其功能和程序计数器PCPC类似。其类似。其内容由内容由8086/80888086/8088的总线接口部件的总线接口部件BIUBIU来修改来修改 IPIP总是包含下一条要取的指令在当前代码段的偏移量，或总是包含下一条要取的指令在当前代码段的偏移量，或IPIP和和CSCS一起指出下一条指令的物理地址，一起指出下一条指令的物理地址， 即下一条指令的即下一条指令的物理地址物理地址=CS X 16 + IP=CS X 16 + IP标志寄存器标志寄存器FLAGFLAG状态标志位：状态
12、标志位：CF,PF,AF,ZF,SF,OFCF,PF,AF,ZF,SF,OFCFCF进位标志位：进位标志位：当进行加法或减法运算时，若最高位发生当进行加法或减法运算时，若最高位发生进位或借位进位或借位则则CFCF1 1，否则，否则CFCF0 0。PFPF奇偶标志位：奇偶标志位：当逻辑运算结果中低当逻辑运算结果中低8 8位位“1 1”的的个数个数为为偶数偶数时时PFPF1 1，为奇数时，为奇数时PF=0PF=0。AFAF辅助进位位：辅助进位位：在在8 8（l6l6）位加减法操作中，）位加减法操作中，低低4 4位位向向高高4 4位位有有进位进位（D3-D4D3-D4）、）、借位借位发生，用于发生，
13、用于BCDBCD码运算操作校正码运算操作校正ZFZF零标志位：零标志位：当运算当运算结果为零结果为零时时ZFZF1 1，否则，否则ZFZF0 0。SFSF符号标志位：符号标志位：当运算结果的最高位当运算结果的最高位MSBMSB为为1 1时时SF=1SF=1，否则，否则SF= 0SF= 0。OFOF溢出标志位：溢出标志位：当算术运算的结果当算术运算的结果超出超出了带符号数的了带符号数的范围范围，即溢出时，即溢出时，OF= 1OF= 1，否则，否则OFOF0 0。8 8位位/16/16位带符号数范围位带符号数范围 进位标志位（CF）和溢出标志位（OF）对于对于带符号数带符号数，如果，如果8 8位位
14、运算的结果超出了运算的结果超出了范围范围（128128127127），1616位位运算的结果超出了运算的结果超出了范围范围（32768327683276732767），则则OFOF1 1。 对于对于无符号数无符号数，如果，如果8 8位运算的位运算的结果超出结果超出范围范围（小于等于（小于等于255255），1616位运算的结果超出位运算的结果超出范围（小于等于范围（小于等于6553565535），则，则CFCF1 1。当当OF=0,OF=0,表示机器计算的结果符合带符号数的计算结果。表示机器计算的结果符合带符号数的计算结果。 当当OF=1,OF=1,表示机器计算的结果不符合带符号数的计算结果。
15、表示机器计算的结果不符合带符号数的计算结果。 当当CF=0,CF=0,表示机器计算的结果符合无符号数的计算结果。表示机器计算的结果符合无符号数的计算结果。 当当CF=1,CF=1,表示机器计算的结果不符合无符号数的计算结果。表示机器计算的结果不符合无符号数的计算结果。机器进行运算时，并不知道是带符号数还是无符号数，会机器进行运算时，并不知道是带符号数还是无符号数，会同时给同时给出进位位和溢出位的值出进位位和溢出位的值。控制标志位：控制标志位：TF,IF,DFTF,IF,DFTF TF 跟踪标志位：跟踪标志位：TF= 1TF= 1，使，使CPUCPU处于单步执行指令的工作方式。这种处于单步执行指
16、令的工作方式。这种方式便于进行程序的调试。每执行一条指令后，自动产生一次内部中方式便于进行程序的调试。每执行一条指令后，自动产生一次内部中断，从而使用户能逐条指令地检查程序。断，从而使用户能逐条指令地检查程序。IF IF 中断允许标志位：中断允许标志位：IF= lIF= l使使CPUCPU可以响应可屏蔽中断请求。可以响应可屏蔽中断请求。 IF= IF= 0 0使使CPUCPU禁止响应可屏蔽中断请求，禁止响应可屏蔽中断请求，IFIF的状态对不可屏蔽中断及内部中的状态对不可屏蔽中断及内部中断没有影响。断没有影响。DF DF 方向标志位：方向标志位：DF= l DF= l 使串操作按减地址方式进行。
17、也就是说，从使串操作按减地址方式进行。也就是说，从高地址开始，每操作一次地址减小一次。高地址开始，每操作一次地址减小一次。DFDF0 0使串操作按增地址方使串操作按增地址方式进行。式进行。 举例举例:2345+3219 SF ZF AF PF CF OF :2345+3219 SF ZF AF PF CF OF 均为均为0 02.2 80862.2 808680888088引脚及功能引脚及功能2.2 80862.2 808680888088引脚及功能引脚及功能微机原理及接口技术微机原理及接口技术 8086808680888088引脚分类引脚分类 第一类第一类 每个引脚只传送一种信息。每个引脚只
18、传送一种信息。32P-/RD32P-/RD。 第二类第二类 每个引脚电平的高低代表不同的信号，例如每个引脚电平的高低代表不同的信号，例如IOIO/M/M。第三类第三类 引脚在引脚在8086808680888088的两种不同工作方式的两种不同工作方式最小模式和最小模式和最大模式下有不同的名称和定义。例如：第最大模式下有不同的名称和定义。例如：第2929脚为脚为/WR/WR（/LOCK/LOCK）。）。第四类第四类 每个引脚可以传送两种信息每个引脚可以传送两种信息( (分时复用分时复用）。这两种信息在）。这两种信息在时间上是可以分开的，因此可以用一个引脚在不同时刻传送不同的时间上是可以分开的，因此
19、可以用一个引脚在不同时刻传送不同的信息，一般称这类引脚为分时复用线。例如：信息，一般称这类引脚为分时复用线。例如：AD7 AD7 AD0AD0。第五类第五类 引脚的输入和输出分别传送不同的信息，如引脚的输入和输出分别传送不同的信息，如RQRQGT0GT0输输入时传送总线请求，输出时传送总线请求允许。入时传送总线请求，输出时传送总线请求允许。第六类第六类 电源电源/ /地地 Vcc/VssVcc/Vss（GNDGND）微机原理及接口技术微机原理及接口技术 AD7AD7AD0(Adress data bus)AD0(Adress data bus)地址数据分时复用，双向工作。地址数据分时复用，双向
20、工作。在在在在DMADMADMADMA方式时，方式时，方式时，方式时，成浮空状态成浮空状态成浮空状态成浮空状态A15A15A8(Adress)A8(Adress)地址输出。地址输出。在在在在DMADMADMADMA方式时，成浮空状态方式时，成浮空状态方式时，成浮空状态方式时，成浮空状态A19/S6-A16/S3:A19/S6-A16/S3:A19/S6-A16/S3:A19/S6-A16/S3: 地址地址地址地址/ / / /状态线，输出、三态。状态线，输出、三态。状态线，输出、三态。状态线，输出、三态。 这是这是这是这是4 4 4 4根根根根分时复用分时复用分时复用分时复用多功能引脚，在每个
21、总线周期多功能引脚，在每个总线周期多功能引脚，在每个总线周期多功能引脚，在每个总线周期T1T1T1T1状态状态状态状态用作用作用作用作地址总线地址总线地址总线地址总线高高高高4 4 4 4位。但对位。但对位。但对位。但对I/OI/OI/OI/O口访问时，这些线为低电平，因为口访问时，这些线为低电平，因为口访问时，这些线为低电平，因为口访问时，这些线为低电平，因为I/OI/OI/OI/O口只能用口只能用口只能用口只能用16161616位地址。位地址。位地址。位地址。在总线周期在总线周期在总线周期在总线周期T2T4T2T4T2T4T2T4期间，期间，期间，期间，输出状态信息输出状态信息输出状态信息
22、输出状态信息：S6S6S6S6总是低电平，总是低电平，总是低电平，总是低电平，S5S5S5S5是可屏蔽中断允是可屏蔽中断允是可屏蔽中断允是可屏蔽中断允许标志。许标志。许标志。许标志。S4S4S4S4和和和和S3S3S3S3表示当前访问存储器所用表示当前访问存储器所用表示当前访问存储器所用表示当前访问存储器所用段寄存器段寄存器段寄存器段寄存器，用来提供段地址。，用来提供段地址。，用来提供段地址。，用来提供段地址。（P42P42P42P42）ALEALEALEALE: :地址锁存允许信号，输出，高电平有效地址锁存允许信号，输出，高电平有效。NMINMINMINMI: :非屏蔽中断请求，输入，上升沿
23、有效。中断类型码为非屏蔽中断请求，输入，上升沿有效。中断类型码为2 2。INTRINTRINTRINTR: :可屏蔽中断请求，输入、高电平有效。（需要判断可屏蔽中断请求，输入、高电平有效。（需要判断IFIF标志，因此可通标志，因此可通过软件来屏蔽中断）过软件来屏蔽中断）8086808680888088重要引脚信号重要引脚信号 微机原理及接口技术微机原理及接口技术 8086808680888088重要引脚信号重要引脚信号 微机原理及接口技术微机原理及接口技术 /INTA:/INTA:中断响应信号，输出，三态，低电平有效。当中断响应信号，输出，三态，低电平有效。当CPUCPU响应外部中响应外部中断
24、请求后，发给请求中断的设备的回答信号。通知中断源中断向量码。断请求后，发给请求中断的设备的回答信号。通知中断源中断向量码。CLKCLK：时钟时钟 输入端输入端 为为CPUCPU和总线控制器提供定时基准。和总线控制器提供定时基准。 接至接至82848284时钟发生器的输出端，由时钟发生器的输出端，由82848284提供提供80888088所需的所需的4 477M77M，3333占空比（即占空比（即1 13 3周期为高电平，周期为高电平，2 23 3周期为低电平）的系统时钟信号周期为低电平）的系统时钟信号T=2.096T=2.096微秒微秒RESETRESET系统复位信号系统复位信号 ，输入，输入
25、，RESETRESET信号高电平有效，信号高电平有效，8086808680888088要要求该信号的有效时间至少为求该信号的有效时间至少为4 4个个T T状态（一个总线周期）。状态（一个总线周期）。CPUCPU接收到接收到RESETRESET信号后，立即停止当前操作，完成内部的复位过程，恢复到机信号后，立即停止当前操作，完成内部的复位过程，恢复到机器的起始状态并使系统重新启动。复位时各寄存器的状态器的起始状态并使系统重新启动。复位时各寄存器的状态: FLAGS=0H: FLAGS=0H，IP=0IP=0，CS=FFFFHCS=FFFFH，（预取队列空），（预取队列空），DS=ES=SS=0DS
26、=ES=SS=0，各，各GR=0GR=0。=起始起始地址地址 0FFFF:00FFFF:0REDAYREDAY：准备好信号，输入，高电平有效。主要是用来进行时钟匹配。：准备好信号，输入，高电平有效。主要是用来进行时钟匹配。 8086808680888088重要引脚信号重要引脚信号 微机原理及接口技术微机原理及接口技术 /TEST/TEST：测试信号，输入，低电平有效。与测试信号，输入，低电平有效。与WAITWAIT指令同时使用，每隔指令同时使用，每隔5 5个个时钟查一次。当为低电平时停止等待。时钟查一次。当为低电平时停止等待。( (主要用在多处理器的情况下主要用在多处理器的情况下) )/DEN
27、/DEN：数据允许数据允许( (选通选通) )，输出，三态，低电平有效。，输出，三态，低电平有效。DT/RDT/R：数据发送：数据发送/ /接收控制，输出，三态，高：发送数据，低：接收数接收控制，输出，三态，高：发送数据，低：接收数据。据。IO/MIO/M：外设外设/ /内存访问控制，输出，三态，高时，总线周期为内存访问控制，输出，三态，高时，总线周期为I/O I/O 访问访问周期，低时，存储访问周期。周期，低时，存储访问周期。/WR/WR写信号输出端。写信号是一个低电平有效的输出信号，当写信号输出端。写信号是一个低电平有效的输出信号，当WRWR为低电为低电平时，表示平时，表示CPUCPU在对
28、内存或外设进行写操作。在对内存或外设进行写操作。/RD/RD读信号输出端。读信号是一个低电平有效的输出信号，当读信号输出端。读信号是一个低电平有效的输出信号，当RDRD为低电为低电平是，表示平是，表示CPUCPU在对内存或外设进行读操作。在对内存或外设进行读操作。HOLDHOLD：保持请求信号，输入。当保持请求信号，输入。当DMADMA操作或外部处理器要求通过总线传操作或外部处理器要求通过总线传送数据时，高电平表示外界请求现有主送数据时，高电平表示外界请求现有主CPUCPU让出对总线的控制权。让出对总线的控制权。 8086808680888088重要引脚信号重要引脚信号 微机原理及接口技术微机
29、原理及接口技术 HLDAHLDA: :保持响应信号，输出，高电平有效。当保持响应信号，输出，高电平有效。当CPUCPU同意让出总线控制权时，同意让出总线控制权时，输出输出HLDAHLDA高电平信号，通知外界可以使用总线。高电平信号，通知外界可以使用总线。80868086与与80888088引脚的不同点：引脚的不同点：（1 1）80868086有有1616位数据线，位数据线，1616条引脚是数据与地址分时复用。条引脚是数据与地址分时复用。80888088只有只有8 8条。条。（2 2）3434脚为高脚为高8 8位数据总线的允许和状态信息复用引脚，与位数据总线的允许和状态信息复用引脚，与A0A0组
30、成不同组成不同的编码方式，见的编码方式，见P35 P35 表表2.62.6。（3 3）2828脚脚M/IO M/IO 与与80888088的意义正好相反。的意义正好相反。2.3 8086/80882.3 8086/8088的系统组织的系统组织2.3.1 8086/80882.3.1 8086/8088支持芯片支持芯片2.3.2 2.3.2 最小系统模式最小系统模式2.3.1 8086/80882.3.1 8086/8088支持芯片支持芯片微机原理及接口技术微机原理及接口技术 一、一、82848284时钟发生器：时钟发生器：专为专为8086/80888086/8088系统设计配套的系统设计配套的
31、单片时钟发生器单片时钟发生器。为为CPUCPU提供时钟，提供时钟，REDAYREDAY、RESETRESET、向外提供晶体振荡信号，外围芯片所、向外提供晶体振荡信号，外围芯片所需时钟需时钟PLCKPLCK等信号。等信号。具体引脚及其功能见具体引脚及其功能见P45 P45 图图2 218 18 及其说明。及其说明。二、二、8282/8283 88282/8283 8位三态锁存。位三态锁存。 地址信息分离保存。地址信息分离保存。 具体引脚及其功能见具体引脚及其功能见P44 P44 图图2 21616及其说明。及其说明。 2.3.1 8086/80882.3.1 8086/8088支持芯片支持芯片微
32、机原理及接口技术微机原理及接口技术 三、三、8286/82878286/8287并行双向总线驱动器：并行双向总线驱动器：将数据总线的数据将数据总线的数据接收接收到到CPUCPU或将或将CPUCPU的数据的数据发送发送到数据总线上，同时到数据总线上，同时增增加加数据总线的数据总线的带负载能力带负载能力。具体引脚及其功能见具体引脚及其功能见P44 P44 图图2 217 17 及其说明。及其说明。四、四、8288 8288 总线控制器总线控制器 为构成为构成最大模式最大模式而设计，可提供有关的总线命令和较强的驱动能力。而设计，可提供有关的总线命令和较强的驱动能力。 具体引脚及其功能见具体引脚及其功
33、能见P48 P48 图图2.222.22及其说明。及其说明。 2.3.2 2.3.2 最小系统模式最小系统模式微机原理及接口技术微机原理及接口技术 一、以一、以80868086为为CPUCPU的单的单CPUCPU系统系统P43 P43 图图2.152.15。连接时注意：连接时注意：（1 1）MN/MXMN/MX引脚直接接引脚直接接高电平高电平。（2 2）80888088的的IO/MIO/M、/RD/RD、/WR /INTA/WR /INTA直接接到存储器及直接接到存储器及I/OI/O端口相应的端口相应的控制线上。控制线上。（3 3）地址线、地址）地址线、地址/ /数据线接到地址锁存器数据线接到
34、地址锁存器8282/82838282/8283上。上。（4 4）数据线经过两片数据总线驱动器）数据线经过两片数据总线驱动器8286/82878286/8287接到数据总线上。接到数据总线上。（5 5）CLKCLK、REDAYREDAY、RESETRESET等信号通过时钟发生器等信号通过时钟发生器82848284来提供。来提供。8086/80888086/8088的工作方式的工作方式MINMIN8086/80888086/8088的工作方式的工作方式MAXMAX图图2-3 8086CPU2-3 8086CPU最小模式下的典型配置最小模式下的典型配置2 2最大工作模式最大工作模式 由图由图2-42
35、-4可知，可知，最大模式配置最大模式配置和最小模式配和最小模式配置有一个主要置有一个主要的差别：的差别： 最最大模式大模式下多了下多了82888288总线控制总线控制器器。 图图2-4 8086CPU2-4 8086CPU最大工作模式下的典型配置最大工作模式下的典型配置2.4 80862.4 8086的的CPUCPU时序时序概念：概念：（1 1）指令周期：）指令周期：执行一条指令所需要的时间。最少字节的指令是一个执行一条指令所需要的时间。最少字节的指令是一个字节，最多的字节，最多的6 6个字节，最省时指令需要个字节，最省时指令需要2 2个总线周期，最耗时的大概需个总线周期，最耗时的大概需要要2
36、00200个。个。（2 2）总线周期：）总线周期： CPUCPU对对M M或或I/OI/O设备存取一个字节所需的时间。设备存取一个字节所需的时间。8086/80888086/8088的基本总线周期由的基本总线周期由4 4个时钟周期个时钟周期T T组成，称组成，称T1, T2, T3, TWT1, T2, T3, TW，T4T4（3 3）时钟周期（）时钟周期（T T）：）：CPUCPU的最小时间单位（由时钟频率来决定）的最小时间单位（由时钟频率来决定）典型的典型的BIUBIU总线周期总线周期 图2-22典型的BIU总线周期 8086/8088时序 存储器写 (存储器读时序见P53)T1 输出地址
37、 T2总线转向 T3存储器访问 T4结束1 1读周期的时序读周期的时序8086读总线周期2 2写周期的时序写周期的时序8086写总线周期8086/8088CPU时序8086中断响应周期的时序图对可屏蔽中断且IF1（第一个INTA用来产生中断应答，第二个用来通知外设向数据先上送一个字节的中断类型码） 8086/8088CPU时序等待状态时序存储慢速设备的数据时，需要插入等待状态来延长总线周期通过READY信号来实现总线空闲周期（CPU与存储器或I/O不传送数据时）无总线操作（但CPU的EU仍在工作）引脚保持前一总线周期状态或处于高阻态本章本章小结小结 1 1内部的组成：通用寄存器和分段，内部的组成：通用寄存器和分段，物理地址物理地址的计算、的计算、标志寄存器。标志寄存器。2.CPU 2.CPU 各主要引脚的功能和外围的支持各主要引脚的功能和外围的支持芯片的连接；芯片的连接；3. 3. 存储器的读写时序。存储器的读写时序。微机原理及接口技术微机原理及接口技术 微机原理及接口技术微机原理及接口技术
