《计算机组成原理习题解答课件》由会员分享，可在线阅读，更多相关《计算机组成原理习题解答课件（94页珍藏版）》请在金锄头文库上搜索。
1、1河南大学计算机与信息工程学院河南大学计算机与信息工程学院计算机组成原理习题解答计算机组成原理习题解答2第一章第一章 计算机系统概论计算机系统概论3冯诺依曼计算机的主要设计思想是：冯诺依曼计算机的主要设计思想是：存储程序并按地址顺序执行存储程序并按地址顺序执行。冯诺依曼计算机主要包括：冯诺依曼计算机主要包括：存储器、运算器、控制器、输入和输出五部分组成。存储器、运算器、控制器、输入和输出五部分组成。1.4 冯诺依曼型计算机的主要设计思想是什么？冯诺依曼型计算机的主要设计思想是什么？ 它包括哪些主要组成部分？它包括哪些主要组成部分？41.5 什么是存储容量？什么是单元地址？什么是存储容量？什么是
2、单元地址？ 什么是数据字？什么是指令字？什么是数据字？什么是指令字？存储容量存储容量存储器所能保存二进制数据的总数，常用单位为存储器所能保存二进制数据的总数，常用单位为KB、MB等。等。单元地址单元地址用于识别存储器中每个存储单元的编号，即单元地址。用于识别存储器中每个存储单元的编号，即单元地址。数据字数据字表示计算机所要处理数据的计算机字，称为数据字。表示计算机所要处理数据的计算机字，称为数据字。指令字指令字表示一条指令的计算机字，称为指令字。表示一条指令的计算机字，称为指令字。5指令：指令：由操作码和操作数两部分构成，能够表示计由操作码和操作数两部分构成，能够表示计算机中的算机中的一个一个
3、基本操作基本操作的代码或二进制串。的代码或二进制串。程序：程序：用于求解某一问题的一串指令序列，称为该问题的计用于求解某一问题的一串指令序列，称为该问题的计算程序，简称为算程序，简称为程序程序。1.6 什么是指令？什么是程序？什么是指令？什么是程序？61.7 指令和数据均存放在内存中，计算机如何区指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？分它们是指令还是数据？计算机对指令和数据的区分是依靠指令的执行阶段计算机对指令和数据的区分是依靠指令的执行阶段来决定的；来决定的；在取指阶段，从存储器中读取的均是在取指阶段，从存储器中读取的均是CPU要执行的要执行的指令；指令；在执行阶段，从
4、存储器中读取的一定是指令执行所在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；需要的操作数；71.8 什么是内存？什么是外存？什么是什么是内存？什么是外存？什么是CPU？ 什么是适配器？简述其功能。什么是适配器？简述其功能。内存：内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，称用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称为内存储器，简称内存内存；外存：外存：用于存放程序和数据，但不能被用于存放程序和数据，但不能被CPU直接访问的大容量存储器，直接访问的大容量存储器，称为外存储器，简称为称为外存储器，简称为外存外存；外存一般包括磁盘存储器和光盘
5、存储器。外存一般包括磁盘存储器和光盘存储器。CPU：运算器和控制器合称为中央处理器，简称运算器和控制器合称为中央处理器，简称CPU。适配器：适配器：主机和不同速度的外设之间的一种部件，用于主机和外设之间的主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换。信息转换。8第二章第二章 运算方法和运算器运算方法和运算器92.1 用用8位编码表示下列各整数的原码、反码、补码。位编码表示下列各整数的原码、反码、补码。真值真值原码原码反码反码补码补码-35- 010 00111010 00111101 11001101 1101127+111 11110111 11110111 111101
6、11 1111-127-111 11111111 11111000 00001000 0001-1-000 00011000 00011111 11101111 111110 若若a7 0，则，则X为正数，显然为正数，显然a6 a0取任何值，取任何值， X均大于均大于-0.5。 若若a7 1，则，则X为负数，为负数，X移移0. a6 a5 a0 0.5D = 0.100000B，则，则0.5D 移移0.100000 若要若要X0.5，即等价于，即等价于X移移 0.5D 移移 即即0. a6 a5 a00.100000，因此必须是，因此必须是a5 a2不不全为全为0 结论：结论： 如果如果a7
7、0， a6 a0取任何值均可；取任何值均可； 如果如果a7 1 ，必须满足，必须满足a6 =1 且且a5 a0不全为不全为0。 2.2 设设X补补a7.a6 a5 a0 ，其中，其中ai 取取0或或1， 若要若要X-0.5，求，求a0 a1 a2 a6 的取值。的取值。11（1）最大值（最大正数）最大值（最大正数）机器数形式：机器数形式：0 1111 1111 111 1111 1111 1111 1111 1111真值：真值： (1-2-23) * 2127二进制表示：二进制表示： x = (1-0.0000 0000 0000 0000 0000 001) * 2111 1111 （2）最
8、小值（最小负数）最小值（最小负数）机器数形式：机器数形式：1 1111 1111 000 0000 0000 0000 0000 0000真值：真值： 1 * 2127二进制表示：二进制表示： x = -1* 2111 1111 2.3 有一个字长为有一个字长为32位的浮点数，符号位位的浮点数，符号位1位；阶码位；阶码8位，用移码位，用移码表示；尾数表示；尾数23位，用补码表示；基数为位，用补码表示；基数为2。请写出：请写出： (1)最大数的二进制表示最大数的二进制表示(2)最小数的二进制表示最小数的二进制表示(3)规格化数所能表示的数的范围。规格化数所能表示的数的范围。1位数符位数符S8位阶
9、码位阶码E23位尾数位尾数M机器数格式机器数格式12（3）规格化数表示范围）规格化数表示范围最大正数：最大正数： 0 1111 1111 111 1111 1111 1111 1111 1111 即即 x = (1-2-23) * 2127最小正数：最小正数： 0 0000 0000 100 0000 0000 0000 0000 0000 即即 x = 2-1 * 2-128最大负数：最大负数： 1 0000 0000 011 1111 1111 1111 1111 1111 即即 x = -(2-1+2-23) * 2-128最小负数：最小负数： 1 1111 1111 000 0000
10、0000 0000 0000 0000 即即 x = 1 * 2127所以规格化数的正数范围为：所以规格化数的正数范围为：2-129 (1-2-23) * 2127， 负数范围为：负数范围为：2127 -(2-1+2-23) * 2-128尾数为补码：尾数为补码：必须使最高数值位和符号位相反必须使最高数值位和符号位相反13 (1) 27/64 =27(1/64) = (0001 1011)2*2-6 = 0.011011B = 1.1011 2-2 e=2，则，则Ee127125 规格化数为规格化数为 (2) 27/64 = 0.011011B = 1.1011 2-2 规格化数为规格化数为符
11、号位符号位阶码阶码(8)尾数尾数(23)00111 11011011 0000 0000 0000 0000 000符号位符号位阶码阶码(8)尾数尾数(23)10111 11011011 0000 0000 0000 0000 0002.4 将下列十进制数表示成将下列十进制数表示成IEEE754标准的标准的32位浮点规格化数。位浮点规格化数。 (1)27/64 (2)27/6414(1) x补补00 11011 ，y补补00 00011 x+y补补00 11110，未溢出，未溢出(2) x补补00 11011 ，y补补11 01011 x+y补补00 00110，未溢出，未溢出(3)x补补11
12、 01010 ，y补补11 11111 x+y补补 11 01001 ，未溢出，未溢出2.5 已知已知x和和y，用变形补码计算，用变形补码计算xy，同时指出结果是否溢出。，同时指出结果是否溢出。 (1) x=11011 y=00011 (2) x=11011 y=10101 (3) x=10110 y=00001 00 11011) 00 0001100 1111000 11011) 11 0101100 0011011 01010) 11 1111111 0100115(1) x补补00 11011 ，y补补00 11111 xy补补 01 11010 ，溢出（上溢），溢出（上溢）(2) x
13、补补00 10111 ，y补补00 11011 ， y补补11 00101 xy补补 11 11100 ，未溢出，未溢出(3) x补补00 11011 ，y补补11 01101 ， y补补00 10011 xy补补 01 01110 ，溢出（上溢），溢出（上溢）2.6 已知已知x和和y，用变形补码计算，用变形补码计算xy，同时指出结果是否溢出。，同时指出结果是否溢出。(1)x=11011 y=11111 (2) x=10111 y=11011 (3)x=11011 y=1001100 11011) 00 1111101 1101000 10111) 11 0010111 1110000 110
14、11) 00 1001101 0111016 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1 1 1 1 1 1(1) 输入数据的原码：输入数据的原码： x原原0 11011 y原原1 11111符号位单独运算：符号位单独运算： 0 11算前求补器输出：算前求补器输出： |x|=11011 |y|=10011乘法阵列乘法阵列：|x| |y| 1 1 0 1 0 0 0 1 0 1加上乘积符号位加上乘积符号位1，得，得xy原原 1 1101000101 即即x y=11010001012.7 用原码阵列乘法器
15、、补码阵列乘法器分别计算用原码阵列乘法器、补码阵列乘法器分别计算xy。(1) x11011 y11111(2) x11111 y11011 1 1 0 1 117输入数据的原码：输入数据的原码： x原原 1 11111 y原原 1 11011符号位单独运算符号位单独运算 1 10算前求补器输出：算前求补器输出：|x|= 11111 |y|= 11011乘法阵列乘法阵列：|x| |y| 1 1 0 1 0 0 0 1 0 1加上乘积符号位加上乘积符号位0，得，得xy原原 0 1101000101 即即xy=1101000101(2) x11111 y11011 1 1 1 1 1 1 1 1 1
16、 1 0 0 0 0 0 1 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1 1 1 0 1 11 1 1 1 118(1)x=2-0110.100101 y=2-010(-0.011110)(2)x=2-101(-0.010110) y=2-1000.0101102.9 设阶码设阶码3位，尾数位，尾数6位，按浮点数运算方法，位，按浮点数运算方法，完成下列取值的完成下列取值的x+y、x-y运算：运算：19(1-1) x=2-0110.100101 ，y=2-010(-0.011110)，求，求x+y设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表
17、示，阶码采用双符号位，尾数采用单符号位，则则x、y的浮点数表示为的浮点数表示为x浮浮 11 101，0.100101 y浮浮 11 110，1.100010求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补11 101 00 01011 111 修改后的修改后的x表示为：表示为： x浮浮 11 110，0.010010（1）尾数求和尾数求和Mx+My 1 . 1 1 0 1 0 0 (1)1 . 1 1 0 1 0 0 (1)+ 1 . 1 0 0 0 1 00 . 0 1 0 0 1 0 (1)E 1，应修改，应修改x20规格化处理：规格化处理：Mx+My 1 . 1 1 0 1 0 0
18、(1) E 11 110 规格化之后的结果为：规格化之后的结果为： Mx+My 1 . 0 1 0 0 1 0（0），），E 11 100舍入处理：舍入处理： 采用采用0舍舍1入法，舍去入法，舍去0判断溢出：判断溢出： E 11 100 -4，不溢出，不溢出故得最终结果为故得最终结果为 xy2100（0.101110）符号位与数值位相同，应左规符号位与数值位相同，应左规2位位21设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则则x、y的浮点数表示为的浮点数表示为x浮浮 11 101，0.100101 y浮浮 11 110，1.1
19、00010求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补11 101 00 01011 111 修改后的修改后的x表示为：表示为： x浮浮 11 110，0.010010（1）尾数求差尾数求差MxMy Mx补补 My补补 0. 1 1 0 0 0 0 (1)0 . 1 1 0 0 0 0 (1)+ 0 . 0 1 1 1 1 00 . 0 1 0 0 1 0 (1)E 1，应修改，应修改xMy补补 0.011110 (1-2) x=2-0110.100101 ，y=2-010(-0.011110)，求，求x-y22规格化处理：规格化处理：Mx My 0. 1 1 0 0 0 0 (1)
20、E 11 110舍入处理：舍入处理： 采用采用0舍舍1入法入法则则Mx My 0. 1 1 0 0 0 1判断溢出：判断溢出： E 11 100 -2，不溢出，不溢出故得最终结果为故得最终结果为 xy 2010（0.110001）满足规格化要求满足规格化要求0 . 1 1 0 0 0 1+ 10 . 1 1 0 0 0 023设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则则x、y的浮点数表示为的浮点数表示为x浮浮 11 011，1.101010 y浮浮 11 100，0.010110求阶差并对阶求阶差并对阶 EExEyEx补补
21、Ey补补 11 011 00 10011 111修改后的修改后的x表示为：表示为： x浮浮 11 100，1.110101（0）尾数求和尾数求和Mx+My 0. 0 0 1 0 1 1 （0）(2-1) x=2-101(-0.010110) y=2-1000.010110 ，求，求x+y0. 0 0 1 0 1 1 （0）+ 0. 0 1 0 1 1 01. 1 1 0 1 0 1 （0）E 1，应修改，应修改x24规格化处理：规格化处理：Mx+My 0. 0 0 1 0 1 1 （0） E 11 100 规格化之后的结果为：规格化之后的结果为： Mx+My 0 . 1 0 1 0 0 0（0
22、），）， E 11 010舍入处理：舍入处理： 采用采用0舍舍1入法，舍去入法，舍去0判断溢出：判断溢出： E 11 010 -6，不溢出，不溢出故得最终结果为故得最终结果为 xy 2110（0.101100）符号位与数值位相同，应左规符号位与数值位相同，应左规2位位25设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则则x、y的浮点数表示为的浮点数表示为x浮浮 11 011，1.101010 y浮浮 11 100，0.010110求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补 11 011 00 10011 111修改后的
23、修改后的x表示为：表示为： x浮浮 11 100，1.110101（0）尾数求差尾数求差MxMy Mx补补 My补补 1. 0 1 1 1 1 1 （0）(2-2) x=2-101(-0.010110) y=2-1000.010110 ，求，求x-y1. 0 1 1 1 1 1 （0）+ 1 . 1 0 1 0 1 01 . 1 1 0 1 0 1（0）E 1，应修改，应修改xMy补补1.101010 26规格化处理：规格化处理：Mx+My 1. 0 1 1 1 1 1 （0） E 11 100舍入处理：舍入处理： 采用采用0舍舍1入法，舍去入法，舍去0判断溢出：判断溢出： E 11 100
24、-4，不溢出，不溢出故得最终结果为故得最终结果为 xy 2100（0.110001）满足规格化要求满足规格化要求27（1）（）（2313/16） 24（- 9/16）（2）（）（2-213/32）（2315/16）2.10 设数的阶码设数的阶码3位，尾数位，尾数6位，用浮点运算方法，位，用浮点运算方法，计算下列各式：计算下列各式：28（1）（）（2313/16） 24（- 9/16）x= 2313/16 = 0.1101002011y= 24(- 9/16) = - 0.1001002100设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单符设两数均以补码表示，阶码采用移码双符号位，尾数
25、采用补码单符号位，则号位，则x、y的浮点数表示为的浮点数表示为x浮浮 01 011，0.110100 y浮浮 01 100，1.011100(1) 阶码求和阶码求和EE移移E移移E补补 01 01100 10001 1110 1 0 1 10 1 1 1 1 0 0 1 0 0+729(2) 尾数乘法运算：尾数乘法运算： M补补M补补 0.110100补补1.011100补补 1.011101，010000补补(3) 规格化处理规格化处理 M补补M补补 1.011101，010000补补(4) 舍入处理：舍入处理： 运算结果尾数保留高运算结果尾数保留高7位位(含符号位含符号位) 则尾数为则尾数
26、为1.011101(010000) 。最终相乘结果为最终相乘结果为浮浮 01 111 ，1.011101 其真值为其真值为27(0.100011)满足规格化要求满足规格化要求舍去舍去30（2）（）（2-213/32）（2315/16）x= 2-213/32 = 0.0110102-010y= 2315/16 = 0.1111002011设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单符号位，则符号位，则x、y的浮点数表示为的浮点数表示为x浮浮 00 110，0.011010 y浮浮 01 011，0.111100(1) 阶码求差阶
27、码求差EE移移E移移 E补补 00 110 11 10100 0110 0 1 1 00 0 0 1 1 1 1 1 0 1531(2) 尾数乘法运算：尾数乘法运算： M补补 M补补 0.011010补补0.111100补补 0.000011 011101补补(3) 规格化处理规格化处理 M补补M补补 0.000011 011101补补则则M补补M补补 0.110111 01补补 E 01 001+ - 4补补 00 011+ 11 100 11 111(4) 舍入处理：舍入处理： 运算结果尾数保留高运算结果尾数保留高7位位(含符号位含符号位) 则尾数为则尾数为0.110111 (01) 。(
28、5) 判断溢出：判断溢出： E 11 111x y产生溢出，结果无意义。产生溢出，结果无意义。符号位与最高数值位相符号位与最高数值位相同，需要左规同，需要左规4位位下溢下溢32第三章第三章 存储系统存储系统33(1) 该存储器能存储多少个字节的信息？该存储器能存储多少个字节的信息？存储容量存储容量=存储单元个数存储单元个数每单元字节数每单元字节数=(2) 如果存储器由如果存储器由512K8位位SRAM芯片组成，需要多少片？芯片组成，需要多少片？由由512K8位的芯片构成位的芯片构成1M32位的存储器，需要做字位扩展；位的存储器，需要做字位扩展；其中，位扩展其中，位扩展需要需要4片片基本芯片基本
29、芯片构成构成512K32位的存储组；位的存储组； 字扩展字扩展需要需要2组存储组构成组存储组构成1M32位的存储器；位的存储器； 因此共需要因此共需要24=8片片(3) 需要多少为地址作芯片选择？需要多少为地址作芯片选择？ 字扩展时使用了字扩展时使用了2组存储组，因此只需组存储组，因此只需1位地址做芯片选择位地址做芯片选择 ，每次，每次同时选择同时选择4片位扩展的基本芯片。片位扩展的基本芯片。3.1 设有一个具有设有一个具有20位地址和位地址和32位字长的存储器，问位字长的存储器，问：343.2 已知某已知某64位机主存采用半导体存储器，其地址码为位机主存采用半导体存储器，其地址码为26位，若
30、使位，若使用用256K16位的位的DRAM芯片组成该机所允许的最大主存空间，芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：并选用模块板结构形式，问：(1) 若每个模块板为若每个模块板为1024K64位，共需几个模块板？位，共需几个模块板？ (2) 每个模块板内共有多少每个模块板内共有多少DRAM芯片？芯片？ (3) 主存共需多少主存共需多少DRAM芯片？芯片？CPU如何选择各模块板？如何选择各模块板？ 主存共需主存共需6416 = 1024块块 由高位地址选模块，由高位地址选模块，A0A19用于地址线，用于地址线，A20A25用于译码控制。用于译码控制。个芯片35(1) 画出该存
31、储器的组成逻辑框图。画出该存储器的组成逻辑框图。由由16K8位的芯片构成位的芯片构成64K32位的存储器，共需位的存储器，共需16片基本芯片，其片基本芯片，其中每中每4片构成一个存储组，存储器共由片构成一个存储组，存储器共由4个存储组构成；个存储组构成；因此，因此，4个存储组的片选信号应由最高两位地址个存储组的片选信号应由最高两位地址A14和和A15产生；产生； 该存储器的组成逻辑框图如下：该存储器的组成逻辑框图如下：3.3 用用16K8位的位的DRAM芯片构成芯片构成64K32位存储器，问：位存储器，问：2:4译码器A14A15CS3CS2CS0CS1A13A0D0D7/WE36(2) 设存
32、储器读设存储器读/写周期为写周期为0.5us，CPU在在1us内至少要访问一次。内至少要访问一次。试问：采用哪种刷新方式比较合理？试问：采用哪种刷新方式比较合理？ 两次刷新的最大时间间隔是多少？两次刷新的最大时间间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？由于由于16K8位的位的DRAM芯片内部用芯片内部用128(1288)的矩阵构成的矩阵构成 若采用集中刷新，则有若采用集中刷新，则有128行行 0.5us=64us的死时间，不合适；的死时间，不合适； 若采用分散刷新，则每访存一次需要若采用分散刷新，则每访存一次需要1us，也不
33、合适；，也不合适； 所以所以采用异步式刷新方式采用异步式刷新方式。刷新时，由于每次刷新存储矩阵的刷新时，由于每次刷新存储矩阵的1行行因此，刷新间隔为：因此，刷新间隔为：2ms/128 = 0.015625ms=15.625us，如果如果取取15.6us作为实际的刷新间隔作为实际的刷新间隔，则刷新一遍实际所用时间为：，则刷新一遍实际所用时间为： 15.6us1281996.8us=1.9968ms刷新是存储芯片内部的刷新是存储芯片内部的操作，因此各芯片的刷操作，因此各芯片的刷新是同步进行的，不需新是同步进行的，不需要考虑要考虑64K3264K32位存储器位存储器37(1) 总共需要多少总共需要多
34、少DRAM芯片？芯片？ (2) 设计此存储体组成框图。设计此存储体组成框图。3.4 有一个有一个1024K32位的存储器，由位的存储器，由128K8位的位的DRAM芯片构成芯片构成38刷新信号周期：存储芯片刷新一行的时间间隔；刷新信号周期：存储芯片刷新一行的时间间隔；128K8的的DRAM芯片，行地址为芯片，行地址为9位，因此，共位，因此，共29=512行；行；异步刷新方式：在一个刷新周期分散地刷新所有行；异步刷新方式：在一个刷新周期分散地刷新所有行；则刷新信号周期则刷新信号周期=8ms/512= 15.5us3.4 (3) 采用异步刷新方式，如单元刷新间隔不超过采用异步刷新方式，如单元刷新间
35、隔不超过8ms，则，则刷新信号周期是多少？刷新信号周期是多少？8ms512行行393.5 要求用要求用256K16位位SRAM芯片设计芯片设计1024K32位的存储器。位的存储器。SRAM芯芯片有两个控制端：当片有两个控制端：当/CS有效时，该片选中。当有效时，该片选中。当W/R=1时执行读操时执行读操作，当作，当W/R=0时执行写操作。时执行写操作。存储器容量扩展所需总的芯片数为存储器容量扩展所需总的芯片数为：(1024K/256K)(32/16)=8片片403.6 用用32K8位的位的EPROM芯片组成芯片组成128K16位的只读存位的只读存储器，试问：储器，试问：（1）数据寄存器多少位？
36、）数据寄存器多少位？因为系统数据总线为因为系统数据总线为16位，所以数据寄存器位，所以数据寄存器16位位（2）地址寄存器多少位？）地址寄存器多少位？因为存储器容量为因为存储器容量为128K，需系统地址总线，需系统地址总线17位，位，所以地址寄存器所以地址寄存器17位位（3）共需多少个）共需多少个EPROM芯片？芯片？所需芯片总数：所需芯片总数： (128K/32K)(16/8)=8片片41CPU地址寄存器数据寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器CS0CS3A16A15（4）系统逻辑图如下：）系统逻辑图如下：4
37、2(1)画出地址译码方案。画出地址译码方案。存储空间的分配如右图：存储空间的分配如右图：需要需要2片片8K8的的RAM芯片进行芯片进行位扩展位扩展，形成存储组；形成存储组；再需要再需要5组存储组进行字扩展组存储组进行字扩展构成构成40K16的的RAM区区组内地址线为组内地址线为A12A0 用于产生片选信号的地址线为用于产生片选信号的地址线为A15A13可用可用74LS138译码器译码器ROM0000HRAM1RAM2RAM3RAM4RAM56000H8000HA000HC000HE000H4000H3.7 某机器中，已知配有一个地址空间为某机器中，已知配有一个地址空间为0000H3FFFH的的
38、ROM区域。区域。现在再用一个现在再用一个RAM芯片（芯片（8K8）形成）形成40K16位的位的RAM区域，起区域，起始地址为始地址为6000H。假设假设RAM芯片有芯片有/CS和和/WE信号控制端。信号控制端。CPU的地址总线为的地址总线为A15A0，数据总线为，数据总线为D15D0，控制信号为，控制信号为R/W、/MREQ，要求：，要求：43（2）将）将ROM与与RAM同同CPU连接。连接。A A1313443.8 设存储器容量为设存储器容量为64M，字长为，字长为64位，模块数位，模块数m=8，分别用顺序和，分别用顺序和交叉方式进行组织。存储周期交叉方式进行组织。存储周期T=100ns，
39、数据总线宽度为，数据总线宽度为64位，位，总线传送周期总线传送周期=50ns。求：。求：顺顺序存序存储储器和交叉存器和交叉存储储器的器的带宽带宽各是各是多少？多少？顺序存储器和交叉存储器顺序存储器和交叉存储器连续读出连续读出m=8个字个字的数据信息量为：的数据信息量为：q=864=512位位顺序存储器所需要的时间为：顺序存储器所需要的时间为：t1=mT=8100ns=800ns=810-7s故故顺序存储器的带宽顺序存储器的带宽为：为：W1=q/t1=512/(810-7)=64107bit/s交叉存储器所需要的时间为：交叉存储器所需要的时间为：t2= T+ (m-1)=100ns + (8-1
40、) 50ns= 450ns =4.510-7s故故交叉存储器的带宽交叉存储器的带宽为：为：W1=q/t1=512/(4.510-7)=113.8107bit/s45命中率：命中率： h=Nc/(Nc+Nm)=2420/(2420+80)=0.968主存与主存与Cache的速度倍率：的速度倍率： r=tm/tc=240ns/40ns=6访问效率：访问效率： e=1/(r+(1-r)h)=1/(6+(1-6)0.968)=86.2%平均访问时间：平均访问时间： ta=tc/e=40ns/0.862=46.4ns3.9 CPU执行一段程序时，执行一段程序时，cache完成存取的次数为完成存取的次数为
41、2420次，次，主存完成存取的次数为主存完成存取的次数为80次，次，已知已知cache存储周期为存储周期为40ns，主存存储周期为，主存存储周期为240ns，求求cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。46由由 ta = htc+(1-h)tm，可得，可得3.10 已知已知cache存储周期存储周期40ns，主存存储周期，主存存储周期200ns，cache/主存系统平均访问时间为主存系统平均访问时间为50ns，求，求cache的命的命中率是多少？中率是多少？473.13 一个组相联一个组相联Cache由由64个行组成，每组个行组成，每组4行。行。主存储器包含主存
42、储器包含4K个块，每块个块，每块128字。请表示字。请表示内存地址的格式。内存地址的格式。主存标记主存标记组号组号块内地址块内地址8位位4位位7位位483.14 有一个处理机，主存容量有一个处理机，主存容量1MB，字长，字长1B，块大小块大小16B，Cache容量容量64KB，若，若Cache采采用直接映射方式，请给出用直接映射方式，请给出2个不同标记的内个不同标记的内存地址，它们映射到同一个存地址，它们映射到同一个Cache行。行。0000 1001 1110 00000001 1001 1110 0000主存标记主存标记Cache号号块内地址块内地址4位位8位位4位位493.15 假设主存
43、容量假设主存容量16M32位，位，Cache容量容量64K32位，位，主存与主存与Cache之间以每块之间以每块432位大小传送数据，位大小传送数据，请确定直接映射方式的有关参数，并画出主存请确定直接映射方式的有关参数，并画出主存地址格式。地址格式。主存标记主存标记Cache号号块内地址块内地址8位位14位位2位位50第四章第四章 指令系统指令系统51答：答： 不不合理。合理。一般，一般，存储字长存储字长和和指令字长指令字长最好均是字节的整数倍，以便于从内最好均是字节的整数倍，以便于从内存单元中存取和有效地利用存储空间。存单元中存取和有效地利用存储空间。因此，将指令字长设计为因此，将指令字长设
44、计为16位比较合适。位比较合适。4-1 ASCII码是码是7位，如果设计主存单元字长为位，如果设计主存单元字长为32位，指令字长为位，指令字长为12位，是否合理？为什么？位，是否合理？为什么？52(1) 若操作码字段固定为若操作码字段固定为8位，则最多可设计出多少条单操作数指令？位，则最多可设计出多少条单操作数指令？答：答： 单操作数指令条数：单操作数指令条数：28-m-n条条 (2) 若若操作码字段长度可变，则最多可设计出多少条单操作数指令？操作码字段长度可变，则最多可设计出多少条单操作数指令？答：设答：设单操作数指令条数为单操作数指令条数为k条，条，则则 (28-m) 26 k 26 n，
45、即即k (28-m) 26 n/ 26 4-2. 假设某计算机指令长度为假设某计算机指令长度为20位，具有双操作数，单操位，具有双操作数，单操作，无操作数三类指令形式，每个操作数地址规定用作，无操作数三类指令形式，每个操作数地址规定用六位表示。若现已设计出六位表示。若现已设计出m条双操作数指令，条双操作数指令，n条无操条无操作数指令，问：作数指令，问： 8位位OPDOPR1OPR2534-3 指令格式结构如下所示，试分析指令格指令格式结构如下所示，试分析指令格式与寻址方式特点。式与寻址方式特点。单字长双操作数指令。单字长双操作数指令。属于属于RR型指令。型指令。操作码操作码6位，可以指定位，可
46、以指定64种操作。种操作。 OP目标寄存器目标寄存器源寄存器源寄存器15 109 87 43 0544-4 指令格式结构如下所示，试分析指令格式与指令格式结构如下所示，试分析指令格式与寻址方式特点。寻址方式特点。双字长指令。双字长指令。操作码操作码OP占占6位，可以指定位，可以指定64种操作。种操作。属于属于RS型指令。型指令。 OP源寄存器源寄存器变址寄存器变址寄存器15 109 87 43 0偏移量（偏移量（16位）位）554-6 一种单地址指令格式如下所示，一种单地址指令格式如下所示，R变址寄存器，变址寄存器，R1基基址寄存器，址寄存器，PC程序计数器，填写下列寻址方式程序计数器，填写下
47、列寻址方式寻址方式寻址方式IX有效地址有效地址E直接寻址直接寻址000E=D相对寻址相对寻址001E=(PC)+D变址寻址变址寻址010E=(R)+D基址寻址基址寻址011E=(R1)+D间接寻址间接寻址100E=(D)基址间接寻址基址间接寻址111E=(R1)+D)操作码操作码OP间接特征间接特征I寻址模式寻址模式X形式地址形式地址D5640条指令条指令指令操作码指令操作码需需6位，位，26=64，剩余，剩余24种编码未用；种编码未用；4种寻址方式种寻址方式 寻址特征寻址特征需需2位；位；单字长单地址指令单字长单地址指令剩余剩余8位作为形式地址；位作为形式地址； 四种寻址方式中，只有相对寻址
48、可以访问四种寻址方式中，只有相对寻址可以访问640K范围的主存单元。范围的主存单元。4-7 某计算机字长为某计算机字长为16位，主存容量为位，主存容量为640k，采用单字长单地址指，采用单字长单地址指令，共有令，共有40条指令，试采用直接、立即、变址、相对四种寻址方条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。式设计指令格式。寻址方式寻址方式寻址特征寻址特征X有效地址有效地址E寻址范围寻址范围直接寻址方式直接寻址方式00E=D28640k立即寻址方式立即寻址方式01D=Imm变址寻址方式变址寻址方式10E=(R)+D216640k 6位位OPD2位位寻址特征寻址特征8位位形式地
49、址形式地址574-9 某机字长为某机字长为32位，位，CPU中有中有16个个32位通用寄存器，设计一种能位通用寄存器，设计一种能容纳容纳64种操作的指令系统，如果采用通用寄存器作为基址寄存种操作的指令系统，如果采用通用寄存器作为基址寄存器，则器，则RS型指令的最大存储空间是多少？型指令的最大存储空间是多少？64种操作种操作操作码操作码占占6位；位；16个通用寄存器个通用寄存器一个操作数和基址寄存器各一个操作数和基址寄存器各占占4位；位；单字长指令单字长指令形式地址占形式地址占18位；位；存储单元的地址存储单元的地址E （R1）D，由于由于R1为为32位，因此可寻址的最大存储空间为位，因此可寻址
50、的最大存储空间为232 = 4GB。注意不是注意不是232+218操作码操作码OP操作数操作数R基址寄存器基址寄存器R1形式地址形式地址D6位位4位位4位位18位位584-12 根据操作数所在的位置，指出其寻址方式。根据操作数所在的位置，指出其寻址方式。1.操作数在寄存器中，为操作数在寄存器中，为 寻址方式；寻址方式；2.操作地址在寄存器，为操作地址在寄存器，为 寻址方式；寻址方式；3.操作数在指令中，为操作数在指令中，为 寻址方式；寻址方式；4.操作数地址（主存）在指令中，为操作数地址（主存）在指令中，为 方式；方式；5.操作数的地址为某一寄存器内容与位移量之和，可以操作数的地址为某一寄存器
51、内容与位移量之和，可以是是 寻址方式；寻址方式；寄存器寄存器寄存器间接寄存器间接立即数立即数直接寻址直接寻址相对，基址，变址相对，基址，变址59第五章第五章 中央处理器中央处理器60（1）保存当前正在执行的指令的寄存器是）保存当前正在执行的指令的寄存器是（IR）指令寄存）指令寄存器器；（2）保存当前正在被执行的指令地址的寄存器是）保存当前正在被执行的指令地址的寄存器是（AR）地址寄存器地址寄存器；（3）算术逻辑运算结果通常放在）算术逻辑运算结果通常放在（DR）数据寄存器）数据寄存器和和（AC）累加寄存器）累加寄存器。5-1 填空填空615-2 参见图参见图5.1的数据通路，画出存数指令的数据通
52、路，画出存数指令STO R1，（R2）的指令周期流程图，其含义是将寄存器）的指令周期流程图，其含义是将寄存器R1的内容传送至（的内容传送至（R2）为地址的数存单元中。）为地址的数存单元中。指令指令地址地址指令指令数据单元数据单元数据数据地址地址数据数据625-3 参见图参见图5.1的数据通路，画出存数指令的数据通路，画出存数指令LAD (R3)，R0的指令周期流程图，其含义是将的指令周期流程图，其含义是将(R3)为地址数为地址数存单元的内容取至寄存器存单元的内容取至寄存器R0中。中。指令指令地址地址指令指令数据数据数据数据地址地址63解：解：微指令的数目为微指令的数目为803+1=241条；条
53、；微指令字长为微指令字长为32/8=4字节；字节；故，控制存储器的容量为故，控制存储器的容量为 2414=964字节字节5-6 假设某机器有假设某机器有80条指令，平均每条指令有条指令，平均每条指令有4条微指令条微指令组成，其中有一条取值微指令是所有指令公用的，已组成，其中有一条取值微指令是所有指令公用的，已知微指令长度为知微指令长度为32位，请估算控制存储器容量。位，请估算控制存储器容量。645-8 某机有某机有8条指令条指令I1I8，每条，每条微指令所包含的微命令控制微指令所包含的微命令控制信号如下表所示。信号如下表所示。aj分别分别对应对应10种不同性质的微命令种不同性质的微命令信号。假
54、设一条微指令的控信号。假设一条微指令的控制字段仅为制字段仅为8位，请安排微指位，请安排微指令的控制字段格式。令的控制字段格式。微命令数目微命令数目操作控制字段，则采用操作控制字段，则采用混混合表示法设计合表示法设计微指令；微指令；从左表中选择互斥的微操作；从左表中选择互斥的微操作；a命令：与命令：与i互斥互斥b命令：与命令：与f、g、i、j互斥互斥c命令：与命令：与f、j互斥互斥d命令：与命令：与i、j互斥互斥e命令：与命令：与f、h、j互斥互斥f命令：与命令：与b、c、e、h、i、j互斥互斥g命令：与命令：与b、h、j互斥互斥h命令：命令：与与c、d、e、f、g、i互斥互斥i命令：命令：与与
55、a、b、d、f、h、j互斥互斥j命令：命令：与与b、c、d、e、f、g、i互斥互斥微指微指令令abcdefghijI1I2I3I4I5I6I7I865解法解法1：将将 （d, i, j）和（）和（e, f, h）分别组成两）分别组成两个小组，进行译码，可得六个微命令信号，个小组，进行译码，可得六个微命令信号，剩下的剩下的a, b, c, g四个微命令信号可进行直接四个微命令信号可进行直接控制，其整个控制字段组成如右图所示：控制，其整个控制字段组成如右图所示：解法解法2：将将 （b, i, j）和（）和（e, f, h）分别组成两）分别组成两个小组，进行译码，可得六个微命令信号，个小组，进行译码
56、，可得六个微命令信号，剩下的剩下的a, b, c, g四个微命令信号可进行直接四个微命令信号可进行直接控制，其整个控制字段组成如下：控制，其整个控制字段组成如下：注意：注意：00表示两位均不产生控制信号表示两位均不产生控制信号此题还有其他解法。此题还有其他解法。66（1）微指令的三个字段分别对应为多少位？）微指令的三个字段分别对应为多少位？判别测试字段：判别测试字段：假设每一位作为一个判别标志（直接控制），那么由于有假设每一位作为一个判别标志（直接控制），那么由于有4个转个转移条件，故该字段为移条件，故该字段为4位。位。下址字段：下址字段：控存容量为控存容量为512单元，所以下地址字段用单元，
57、所以下地址字段用9位来寻址。位来寻址。微命令字段：微命令字段：（48-4-9）=35位。位。5-11 已知某机采用微程序控制方式，控制容量为已知某机采用微程序控制方式，控制容量为51248位。微程序可在整个控存中实现转移，控制微程序位。微程序可在整个控存中实现转移，控制微程序转移的条件共四个，微指令采用水平型格式，后继转移的条件共四个，微指令采用水平型格式，后继微指令采用断定方式。问：微指令采用断定方式。问：67其其中中，微微地地址址寄寄存存器器对对应应下下址址字字段段，微微指指令令寄寄存存器器对对应应于于P字字段段(判判别别测试字段测试字段)和控制字段和控制字段(微命令字段微命令字段)。地地
58、址址转转移移逻逻辑辑的的输输入入是是指指令令寄寄存存器器的的OP码码、各各种种状状态态条条件件以以及及判判别别测测试试字字段段所所给给的的判判别别标标志志（某某一一位位为为1），其其输输出出修修改改微微地地址址寄寄存存器器的的适适当当位位数数，从从而而实实现现微微程程序序的的分分支支转转移移。就就是是说说，此此处处微微指指令的后继地址采用断定方式。令的后继地址采用断定方式。 （2）画出对应这种微指令格式的微程序控制器逻辑框图。）画出对应这种微指令格式的微程序控制器逻辑框图。OPOP微地址寄存器微地址寄存器地址转移地址转移逻辑逻辑控制存储器控制存储器地址译码地址译码P P字段字段控制字段控制字段
59、指令寄存器指令寄存器IRIR状态条件状态条件微命令信号微命令信号685-12 今有今有4级流水线，分别完成取指、指令译码并取数、级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。假设完成各步操作的时运算、送结果四步操作。假设完成各步操作的时间依次为间依次为100ns、100ns、80ns、50ns。请问：。请问：(1)流水线的操作周期应设计为多少？流水线的操作周期应设计为多少？流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性周期性 ，故取，故取100ns。(2)若相邻两条指令发生数据相关，硬件上不采取措施，那
60、么第若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指条指令要推迟多少时间进行？令要推迟多少时间进行？遇到数据相关时，就停顿第遇到数据相关时，就停顿第2条指令的执行；条指令的执行；直到前面指令的结果已经产生，因此至少需要延迟直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。个时钟周期。(3)如果再硬件设计上加以改进，至少需推迟多少时间？如果再硬件设计上加以改进，至少需推迟多少时间？如采用专用通路技术，就可使流水线不发生停顿。如采用专用通路技术，就可使流水线不发生停顿。695-13 指令流水线有取指（指令流水线有取指（IF）、译码（）、译码（ID）、执行）、执行（EX）、访存（）
61、、访存（MEM）、写回寄存器堆（）、写回寄存器堆（WB）五个过程段，共有五个过程段，共有20条指令连续输入此流水线。条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期为）画出流水处理的时空图，假设时钟周期为100ns。705-13 指令流水线有取指（指令流水线有取指（IF）、译码（）、译码（ID）、执行）、执行（EX）、访存（）、访存（MEM）、写回寄存器堆（）、写回寄存器堆（WB）五个过程段，共有五个过程段，共有20条指令连续输入此流水线。条指令连续输入此流水线。（2）求流水线的实际吞吐量（单位时间内执行完毕的指令条数）。）求流水线的实际吞吐量（单位时间内执行完毕的指令条数）。
62、（3）求流水线的加速比。）求流水线的加速比。715-16 判断以下三组指令中各存在哪种类型的数据相关？判断以下三组指令中各存在哪种类型的数据相关？（1）I1 LDA R1 , A ;M(A)R1 I2 ADD R2 , R1 ;(R2)+(R1)R2（2）I1 ADD R3 , R4 ;(R3)+(R4)R3 I2 MUL R4 , R5 ;(R4) (R5) R4（3）I1 LDA R6 , B ;M(B)R6 I2 MUL R6 , R7 ;(R6) (R7) R6写后读相关写后读相关读后写相关读后写相关写后写相关写后写相关72第六章第六章 总线系统总线系统73单总线结构单总线结构连接：连
63、接：采用采用一组总线一组总线（系统总线）连接整个计算机系统的各大功能（系统总线）连接整个计算机系统的各大功能部件，所有的信息传送都通过这组总线。部件，所有的信息传送都通过这组总线。优点：优点：允许允许各功能部件之间直接交换信息各功能部件之间直接交换信息；系统扩充容易。；系统扩充容易。缺点：缺点：系统总线的负载很重。系统总线的负载很重。6-1 比较单总线、双总线、三总线结构的性能特点。比较单总线、双总线、三总线结构的性能特点。CPU主存主存设备设备适配器适配器设备设备适配器适配器系统总线74双总线结构双总线结构连接：连接：系统总线系统总线连接连接CPU、主存、和、主存、和I/O设备；设备；存储总
64、线存储总线连接连接CPU和主存。和主存。特点：特点：保持单总线结构优点的基础上，保持单总线结构优点的基础上，减轻了减轻了CPU的负担的负担；但增加了硬件的成本和复杂度。但增加了硬件的成本和复杂度。6-1 比较单总线、双总线、三总线结构的性能特点。比较单总线、双总线、三总线结构的性能特点。CPU主存主存设备设备适配器适配器设备设备适配器适配器存储总线系统总线75 三总线结构三总线结构连接：连接：系统总线系统总线负责连接负责连接CPU、主存、主存、I/O通道；通道；存储总线存储总线负责连接负责连接CPU与主存；与主存；I/O总线总线负责连接各负责连接各I/O适配器。适配器。特点：特点：设置了设置了
65、通道通道，对外设进行统一的管理，分担了，对外设进行统一的管理，分担了CPU的工作。的工作。提高了提高了CPU工作效率，同时也最大限度的提高外设的工作速度。工作效率，同时也最大限度的提高外设的工作速度。但硬件成本进一步增加。但硬件成本进一步增加。6-1 比较单总线、双总线、三总线结构的性能特点。比较单总线、双总线、三总线结构的性能特点。CPU主存主存设备适配器设备适配器设备适配器设备适配器IOPI/O总线系统总线存储总线766-8 同步通信之所以比异步通信具有较高的传输频率，是因为同步同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（通信（ ）。）。 A、不需要应答信号、不需要应答信号
66、B、总线长度较短、总线长度较短C、用一个公共时钟信号进行同步、用一个公共时钟信号进行同步D、各部件存取时间比较接近、各部件存取时间比较接近6-9 在集中式总线仲裁中，（在集中式总线仲裁中，（ ）方式响应时间最快，（）方式响应时间最快，（ ）方式）方式对（对（ ）最敏感。）最敏感。A、菊花链方式、菊花链方式B、独立请求方式、独立请求方式C、电路故障、电路故障D、计数器定时查询方式、计数器定时查询方式CBAC776-10 采用串行接口采用串行接口7位位ASCII码传送，带有码传送，带有1位奇校验位、位奇校验位、1位起始位位起始位和和1位停止位，当波特率为位停止位，当波特率为9600波特时，字符传送
67、速率为（波特时，字符传送速率为（ ）。）。A、960B、873C、1371D、480 （说明：传送一个字符需要（说明：传送一个字符需要7+1+1+1=10位，位，9600/10=960）6-11 系统总线中地址线的功能是（系统总线中地址线的功能是（ ）。）。A、选择主存单元地址、选择主存单元地址 B、选择进行信息传输的设备、选择进行信息传输的设备C、选择外存地址、选择外存地址 D、指定主存和、指定主存和I/O设备接口电路的地址设备接口电路的地址6-12 系统总线中控制线的功能是（系统总线中控制线的功能是（ ）。）。A、提供主存、提供主存、 I/O接口设备的控制信号和响应信号接口设备的控制信号和
68、响应信号B、提供数据信息、提供数据信息C、提供时序信号、提供时序信号D、提供主存、提供主存、 I/O接口设备的响应信号接口设备的响应信号ADA78总线带宽总线带宽Dr 一个总线周期传送的字节数一个总线周期传送的字节数D总线周期总线周期T一个总线周期传送的字节数一个总线周期传送的字节数D总线时钟频率总线时钟频率f 870M560MB/s6-20、某总线在一个总线周期中并行传送、某总线在一个总线周期中并行传送8个字节的信个字节的信息，假设一个总线周期等于一个总线时钟周期，息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为总线时钟频率为70MHz，总线带宽是多少？，总线带宽是多少？79第七章第
69、七章 外围设备外围设备807-1、计算机的外围设备是指（、计算机的外围设备是指（ ）A、输入、输入/输出设备输出设备B、外存设备、外存设备C、输入、输入/输出设备及外存储器输出设备及外存储器D、除了、除了CPU和内存以外的其他设备和内存以外的其他设备7-2、打印机根据印字方式可分为（、打印机根据印字方式可分为（ ）和（）和（ ）两大类，在（）两大类，在（ ）类打印机中，只有（类打印机中，只有（ ）型打印机能打印汉字。）型打印机能打印汉字。A、针型打印机、针型打印机 B、活字型打印机、活字型打印机 C、击打式、击打式 D、非击打式、非击打式DCDCA81（1）磁盘存储器的存储容量是多少？）磁盘存
70、储器的存储容量是多少？每道记录信息容量每道记录信息容量 = 12288字节字节每个记录面信息容量每个记录面信息容量 = 27512288字节字节共有共有4个记录面个记录面所以磁盘组总容量为所以磁盘组总容量为 ：4 27512288字节字节 = 13516800字节字节（2）最高位密度与最低位密度是多少？）最高位密度与最低位密度是多少？最高位密度最高位密度D1，即最内层磁道的位密度（，即最内层磁道的位密度（R1 =115mm）D1 = 12288字节字节 /（ 2R1） = 17字节字节 / mm最低位密度最低位密度D2 ，即最外层磁道的位密度（，即最外层磁道的位密度（R2）R2 = R1 +
71、（275 5） = 115 + 55 = 170mmD2 = 12288字节字节 / （2R2） = 11.5 字节字节 / mm7-7、 某磁盘存储器转速为某磁盘存储器转速为3000转转/分，共有分，共有4个记录面，个记录面，每毫米每毫米5道，每道记录信息为道，每道记录信息为12288B，最小磁道直，最小磁道直径为径为230mm，共有，共有275道。问：道。问：82（3）磁盘数据传输率是多少？）磁盘数据传输率是多少？磁盘传输率磁盘传输率 C =盘片转速盘片转速 r 道容量道容量 N 盘片转速盘片转速 r = 3000 / 60 = 50 周周 / 秒秒道容量道容量 N = 12288字节（每
72、道信息容量）字节（每道信息容量） C = r N = 50 12288 = 614400字节字节 / 秒秒（4）平均等待时间是多少？）平均等待时间是多少？平均等待时间平均等待时间 = （1/2）* 1/r = （1 /2）* (1/50) = 10毫秒毫秒83答：答：存取时间平均找道时间平均等待时间存取时间平均找道时间平均等待时间数据传播率数据传播率DrrN，r为磁盘转速，为磁盘转速，N为每道容量为每道容量7-8、已知某磁盘存储器的转速为、已知某磁盘存储器的转速为2400转转/分，每个记录分，每个记录面道数为面道数为200道，平均找道时间为道，平均找道时间为60ms，每道存储，每道存储容量为容
73、量为96Kbit，求磁盘的存取时间与数据传播率。，求磁盘的存取时间与数据传播率。ms5 .721000*240060*2160= =+ += =sKbitDr/3840602400*96= = =84答：答：360转转/分分 = 60转转/秒秒 = 60道道/秒秒 数据传输率数据传输率Dr =60道道/秒秒15扇区扇区/道道512B/扇区扇区 = 460800B/秒秒 写入写入4096B需时：需时：所以，平均需时所以，平均需时=平均找道时间平均找道时间+平均等待时间平均等待时间+数据读取时间数据读取时间 =(10+40)/2ms+(1/2)*(1000/60) ms+8.9ms = 25ms+
74、8.3ms+8.9ms=42.2ms 最长需时：最长需时：40ms+1000/60+8.9ms =40+16.7+ 8.9=65.6ms 7-10、软盘驱动器使用双面双密度软盘，每面、软盘驱动器使用双面双密度软盘，每面80道，每道道，每道15扇区，每个扇区，每个扇区存储扇区存储512B。已知磁盘转速为。已知磁盘转速为360转转/分，假设找道时间为分，假设找道时间为10 40ms，今写入，今写入4096B，平均需要多少时间？最长时间是多少？，平均需要多少时间？最长时间是多少？msBB9 . 8/4608004096= =秒秒85第八章第八章 输入输出系统输入输出系统868-1、如果认为、如果认为
75、CPU等待设备的状态信号是处于非工作状态（即踏步等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中，（等待），那么在下面几种主机与设备之间的数据传送中，（ ）主机与设备是串行工作的；（主机与设备是串行工作的；（ ）主机与设备是并行工作的；（）主机与设备是并行工作的；（ ）主机程序与设备是并行运行的。）主机程序与设备是并行运行的。A、程序查询方式、程序查询方式 B、程序中断方式、程序中断方式 C、DMA方式方式8-2、中断向量的地址是（、中断向量的地址是（ ）。）。A、子程序入口地址、子程序入口地址 B、中断服务程序入口地址、中断服务程序入口地址C、中断服
76、务程序入口地址指示器、中断服务程序入口地址指示器D、例行程序入口地址、例行程序入口地址8-4、采用、采用DMA方式传送数据时，每传送一个数据就要占用一个（方式传送数据时，每传送一个数据就要占用一个（ ）的时间。）的时间。A、指令周期、指令周期 B、机器周期、机器周期 C、存储周期、存储周期 D、总线周期、总线周期ACBBC878-6、 在图在图8.7中，当中，当CPU对设备对设备B的中断请求进行服务时，如设备的中断请求进行服务时，如设备A提出请求，提出请求，CPU能够响应吗？为什么？如果设备能够响应吗？为什么？如果设备B一提出一提出请求总能立即得到服务，问怎样调整才能满足此要求？请求总能立即得
77、到服务，问怎样调整才能满足此要求？当当CPU对设备对设备B进行中断服务时，设备进行中断服务时，设备A提出请求，则提出请求，则CPU不能不能响应；响应；因为设备因为设备A、B属于属于同一级别的中断源同一级别的中断源，不能够进行嵌套服务；，不能够进行嵌套服务；若要设备若要设备B一提出请求总能立即得到服务，则使一提出请求总能立即得到服务，则使设备设备C的优先权的优先权最高最高即可，可将设备即可，可将设备C单独设置为第单独设置为第3级中断，并令级中断，并令IM3=0即可。即可。88（1）将表中各级中断处理程序的各中断屏蔽值如何设置（每级对）将表中各级中断处理程序的各中断屏蔽值如何设置（每级对应一位，该
78、位为应一位，该位为0表示允许中断，为表示允许中断，为1表示中断屏蔽）表示中断屏蔽）8-8、 设某机器有设某机器有5级中断：级中断：L0，L1，L2，L3，L4，其中断响应，其中断响应优先次序为：优先次序为：L0最高，最高，L1次之，次之，L4最低，现在要求将中断最低，现在要求将中断处理次序改为处理次序改为L1L3L0L4L2，试问：，试问：89(2) 若这若这5级中断同时发出中断级中断同时发出中断请求，按更改后的次序画出请求，按更改后的次序画出进入各级中断处理程序的过进入各级中断处理程序的过程示意图。程示意图。( L1L3L0L4L2)按优先次序按优先次序先调用先调用L0，L0屏蔽了屏蔽了本级
79、和低级中断请求，而本级和低级中断请求，而L1的中的中断请求未屏蔽断请求未屏蔽，则，则L1发生中断嵌发生中断嵌套响应；套响应；L1中断时，不允许任何中断中断时，不允许任何中断，服，服务完毕后，退回到务完毕后，退回到L0的中断服务的中断服务程序，这时，允许程序，这时，允许L3的中断嵌套的中断嵌套响应；响应；L3服务完毕后，返回服务完毕后，返回L0中断服务中断服务程序；程序；L0服务完毕后，按照顺序应处理服务完毕后，按照顺序应处理L2，L2开放了更高级中断开放了更高级中断L4，因，因此响应了此响应了L4，L4响应完成后再继响应完成后再继续执行续执行L2级中断服务程序。级中断服务程序。908-11、
80、参见图参见图8.7所示的二维中断系统。所示的二维中断系统。（1）若）若CPU现执行设备现执行设备E的中断服务程序，则的中断服务程序，则IM2、IM1、IM0的状的状态是什么？态是什么？ 答：若执行设备答：若执行设备E的中断服务，则的中断服务，则2级中断源（设备级中断源（设备A、B、C）均）均可发生中断嵌套，因此可发生中断嵌套，因此IM2IM1IM0=011；（2）CPU现执行设备现执行设备H的中断服务程序，则的中断服务程序，则IM2、IM1、IM0的状态的状态是什么？是什么？ 答：若执行设备答：若执行设备H的中断服务，则的中断服务，则1级中断源（设备级中断源（设备D、E、F） 、2级中断源（设
81、备级中断源（设备A、B、C）均可发生中断嵌套，因此）均可发生中断嵌套，因此IM2IM1IM0=001；（3）若要使设备）若要使设备B一提出中断请求，一提出中断请求，CPU立即响应，则应如何调整立即响应，则应如何调整才能满足要求？才能满足要求？ 答：使设备答：使设备B的优先权最高，即可满足题目要求；的优先权最高，即可满足题目要求； 可将设备可将设备B单独设置为第单独设置为第3级中断，并令级中断，并令IM3=0即可。即可。918-12、下列陈述中正确的是（、下列陈述中正确的是（ ）A、在、在DMA周期内，周期内，CPU不能执行程序不能执行程序B、中断发生时，、中断发生时，CPU首先执行入栈指令将程
82、序计数器内容保护起来首先执行入栈指令将程序计数器内容保护起来C、DMA传送方式中，传送方式中，DMA控制器每传送一个数据就窃取一个指令周控制器每传送一个数据就窃取一个指令周期期D、输入输出操作的最终目的是要实现、输入输出操作的最终目的是要实现CPU与外设之间的数据传输与外设之间的数据传输8-14、IEEE1394是（是（ ）I/O标准接口，与标准接口，与SCSI（ ） I/O标准接口相标准接口相比，它具有更高的（比，它具有更高的（ ），更强的（），更强的（ ），体积（），体积（ ），连接方便。），连接方便。A、并行、并行 B、串行、串行 C、数据传输速率、数据传输速率 D、数据传输实时性、数据
83、传输实时性E、小、小DDBCAE928-13 Pentium系统有两类中断源：系统有两类中断源：由由CPU外部的硬件信外部的硬件信号引发的称为号引发的称为外部中断外部中断，它分为，它分为可屏蔽中断可屏蔽中断 和和非屏蔽非屏蔽中断中断；由指令引发的称为由指令引发的称为异常中断异常中断，其中一种是，其中一种是执执行异常行异常，另一种是，另一种是指令中断指令中断。8-15 SCSI是系统级（是系统级（ ），是处于主适配器和智能设备），是处于主适配器和智能设备控制器之间的（控制器之间的（ ）IO接口。接口。SCSI-3标准允许标准允许SCSI总总线上连接的设备由（线上连接的设备由（ ）个提高到（）个提
84、高到（ ）个，可支持）个，可支持（ ）位数据传输。）位数据传输。 A. 并行并行 B. 接口接口 C. 16 D. 8 E. 16BADCE93通道方式通道方式利用通道来管理外设的工作，可以实现对外设的统一管理和外设利用通道来管理外设的工作，可以实现对外设的统一管理和外设与内存之间的数据传送，减轻了与内存之间的数据传送，减轻了CPU的负担，大大提高了的负担，大大提高了CPU的的工作效率。工作效率。DMA方式方式需要硬件需要硬件DMAC的控制管理主存与高速外设之间大批数据交换；的控制管理主存与高速外设之间大批数据交换；数据传送速度很高，传送速率仅受到内存访问时间的限制。数据传送速度很高，传送速率仅受到内存访问时间的限制。中断方式中断方式一般适用于随机出现的慢速外设的数据传送服务；一般适用于随机出现的慢速外设的数据传送服务；一旦提出请求应立即进行，节省了一旦提出请求应立即进行，节省了CPU的时间开销，但硬件结构的时间开销，但硬件结构稍复杂一些。稍复杂一些。8-16、比较通道、比较通道、DMA、中断三种基本、中断三种基本I/O方式的异同点。方式的异同点。94organization
