数字电路分析期末复习题

《数字电路分析期末复习题》由会员分享，可在线阅读，更多相关《数字电路分析期末复习题（79页珍藏版）》请在金锄头文库上搜索。

1、 总复习：总复习： 第一章重点：第一章重点：1.2几种几种简单的的编码;1.3算术运算算术运算;1.5逻辑代数逻辑代数的基本定律和规则的基本定律和规则;1.7逻辑函数式与真值表逻辑函数式与真值表1.6逻辑函数的标准形式逻辑函数的标准形式;1.8逻辑函数的化简逻辑函数的化简熟悉熟悉MOS管的导通原理管的导通原理;CMOS反相器、与非门等逻辑门电反相器、与非门等逻辑门电路的工作原理路的工作原理;输入噪声容限的定义输入噪声容限的定义;CMOS传输门和三态门传输门和三态门;CMOS集成电路在集成电路在使用中应注意的几个问题使用中应注意的几个问题;解决解决CMOS驱动驱动TTL门电路驱动电流不足的方法门

2、电路驱动电流不足的方法. 第第二二章重点章重点: 第第三三章重点章重点:3.2组合逻辑电路的分析组合逻辑电路的分析3.3组合逻辑电路的设计组合逻辑电路的设计3.4组合逻辑电路中的冒险组合逻辑电路中的冒险 第第四四章重点章重点:编码器、译码器编码器、译码器/数据分配器、数据选择器、加法器和比较数据分配器、数据选择器、加法器和比较器器. 第第五五章重点章重点: 5.2锁存器锁存器;5.3触发器触发器; 5.6时序逻辑电路的分析和设计时序逻辑电路的分析和设计; 第第六六章章重点重点:6.1计数器计数器; 第第八八章重点章重点:整章整章6.2寄存器和移位寄存器寄存器和移位寄存器 第第九九章重点章重点:

3、掌握如何确定掌握如何确定A/D或或D/A转换的分辨率等主要技术指标转换的分辨率等主要技术指标. 第一章第一章 1.数制与数制转换数制与数制转换式中：式中：ai 为第为第 i 位的系数，同样位的系数，同样 n 为数值的整数位的个数，为数值的整数位的个数，m 为小数位的个数。为小数位的个数。D i 称为称为D进制数第进制数第i 位的位的“权权”。1)不同进制的数均可按权展开成十进制数不同进制的数均可按权展开成十进制数:2)几种常用数制的相互转换方法几种常用数制的相互转换方法直接直接转换方法转换方法3位二进制数刚好是八进制数的权位二进制数刚好是八进制数的权,4位二进制数也刚好位二进制数也刚好凑成十六

4、进制数的权凑成十六进制数的权,因此二进制数转换成八或十六进制因此二进制数转换成八或十六进制基数连除、连乘法基数连除、连乘法数数,可可直接从低位到高位按直接从低位到高位按3位或位或4位分组位分组,最高位不够位最高位不够位数的以数的以0补足补足,然后直接以组读数转换然后直接以组读数转换.例如例如:将二进制数将二进制数11011010011.10111转换成八进制数转换成八进制数.解解:将二进制数将二进制数11011010011.10111以以3位分组为位分组为:011011010011.101110补零补零补零补零所以有所以有:(11011010011.10111)2=(3323.56)8 例例:

5、 :将将(173.8125)10化成二进制数化成二进制数.kn-1k1k0k-1k-2将将(173.8125)10分成整数部分和小数部分分成整数部分和小数部分,并分别以连除和连乘法并分别以连除和连乘法求相应的系数求相应的系数.整数部分整数部分 小数部分小数部分 整数部分为整数部分为(173)10=(10101101)2;小数部分小数部分: :(0.8125)10=(0.1101)2 最后：最后：(173.8125)10=(10101101.1101)2逻辑函数逻辑函数常用常用以下四种方法表示以下四种方法表示: 逻辑函数表达式、真值表、逻辑图和波形图逻辑函数表达式、真值表、逻辑图和波形图. .

6、逻辑电路的分析和设计逻辑电路的分析和设计,涉及涉及逻辑函数逻辑函数表达方式之间的表达方式之间的转换转换,和逻辑函数表达式的化简和逻辑函数表达式的化简.2.逻辑函数表达式的化简逻辑函数表达式的化简,以及逻辑函数表示法间的转换以及逻辑函数表示法间的转换例例1:化简函数化简函数F=AD+AD+AB+AC+BD+ACEF+BE+DEF解解:F=A(D+D)+AB+AC+BD+ACEF+BE+DEF=A+AB+AC+BD+ACEF+BE+DEF=A+AC+BD+BE+DEF=A+C+BD+BE+DEF=A+C+BD+BE例例2:一个四输入变量的逻辑函数一个四输入变量的逻辑函数,其真值表如下图所示其真值表

7、如下图所示,试用卡诺图法化简为与或表达式及与非试用卡诺图法化简为与或表达式及与非-与非表达式与非表达式.11111011100011100110010111101010011100100110101100101011010001001010001000110000FDCBAFDCBA真值表真值表10010101001110010001111000011110ABCD 解解:化简的逻辑函数与或化简的逻辑函数与或表达式为表达式为: F=CD+BD+ABC+ABCD 化简的逻辑函数的与化简的逻辑函数的与非非-与非表达式为与非表达式为: F=CD+BD+ABC+ABCD=CDBDABCABCD 例例3

8、: 化简以下逻辑函数化简以下逻辑函数: F(A,B,C,D)=m(0,2,4,6,9,13)+d(1,3,5,7,11,15) 解解:01001011110001111000011110ABCD F(A,B,C,D)=A+Dd(1,3,5,7,11,15)=0例例4: 化简以下逻辑函数化简以下逻辑函数: F(A,B,C,D)=m(3,4,5,6,9,10,12,13,14,15)10101111101101000001111000011110ABCD 解解: 由卡诺图可得由卡诺图可得:F=AB+BD+ACD+ABCD+BC+ACD 第三章第三章 一、一、组合逻辑电路的分析步骤组合逻辑电路的分析

9、步骤:1)根据给定的逻辑图根据给定的逻辑图,写出电路输出端的逻辑函数表达式写出电路输出端的逻辑函数表达式;2)列出列出真值表真值表;3)根据真值表或化简变换后的逻辑表达式根据真值表或化简变换后的逻辑表达式,确定电路功能确定电路功能.例例1:已知逻辑电路如下图所示已知逻辑电路如下图所示,试分析该电路的逻辑功能试分析该电路的逻辑功能.ABCFZ1Z2Z3 解解: 由逻辑电路写成输出端由逻辑电路写成输出端的的逻辑函数表达式逻辑函数表达式.按信号按信号的流向的流向,分别写出变量分别写出变量Z1、Z2、Z3和和F的逻辑表达式的逻辑表达式:Z1=AABC;Z2=BABC;Z3=CABC.F=Z1Z2Z3=

10、AABCBABCCABC 变换逻辑函数变换逻辑函数,列出真值表列出真值表.先把先把F的的逻辑函数式变换为最小项逻辑函数式变换为最小项表达式表达式,即即:F=AABC+BABC+CABC=A(A+B+C)+B(A+B+C)+C(A+B+C)=AB+AC+AB+BC+AC+BC=ABC+ABC+ABC+ABC+ABC+ABC由真值表由真值表( (自己列出自己列出) )可以看出可以看出,当当ABC取值相同时取值相同时,F=0;而当而当ABC取值不完全相同时取值不完全相同时,F=1,因此因此,此电路具有此电路具有判断输入逻辑状态不一致的功能判断输入逻辑状态不一致的功能.二、二、组合逻辑电路的设计步骤组

11、合逻辑电路的设计步骤:对实际问题进行逻辑抽象对实际问题进行逻辑抽象,即确定输入、输出变量即确定输入、输出变量,并并定义变量状态的含义定义变量状态的含义;根据输入、输出的因果关系根据输入、输出的因果关系,列出真值表列出真值表;根据实际的要求和器件的资源情况根据实际的要求和器件的资源情况,选用器件类型选用器件类型;由真值表写出逻辑函数表达式由真值表写出逻辑函数表达式;简化或变换逻辑函数表达式简化或变换逻辑函数表达式,并根据逻辑函数表达式并根据逻辑函数表达式画画出逻辑图出逻辑图.不分章节复习不分章节复习 一、填空题一、填空题: : 1. 十六进制到二进制的转换规则为：一位十六进制数用十六进制到二进制

12、的转换规则为：一位十六进制数用 位二位二进制数表示；八进制到二进制的转换规则为：一位八进制数用进制数表示；八进制到二进制的转换规则为：一位八进制数用 位二进制数表示；位二进制数表示； 2. 二进制数二进制数(10.101)2化成十进制数和十六进制数时化成十进制数和十六进制数时,其数值分别为其数值分别为:(10.101)2=()10;(10.101)2=()16;432.6252.A3. 十五个十五个“1”异或的结果是异或的结果是: ； 14. 组合组合逻辑函数有四种不同的表示法逻辑函数有四种不同的表示法: : 、 、 和波形图；和波形图； 真值表真值表逻辑函数表达式逻辑函数表达式逻辑图逻辑图5

13、. 组合逻辑电路和时序逻辑电路的区别在于组合逻辑电路和时序逻辑电路的区别在于,组合逻辑电路没有组合逻辑电路没有 功能功能,而时序逻辑电路则有而时序逻辑电路则有 功能功能;记忆记忆记忆记忆6. n个变量的全体最小项之和恒为个变量的全体最小项之和恒为 ;任意两个最小项相与恒为任意两个最小项相与恒为 ;107. 组合逻辑电路的输出只与当时的组合逻辑电路的输出只与当时的 状态有关状态有关,而与电路而与电路 输入状态无关输入状态无关,它的基本单元电路为它的基本单元电路为 ； 输入输入原来的原来的逻辑门逻辑门8. 半导体数码管按其内部发光二极管接法可分为半导体数码管按其内部发光二极管接法可分为: 和和 两

14、种；两种； 共阴极共阴极共阳极共阳极9. 组合逻辑电路中的冒险根据其产生的不同组合逻辑电路中的冒险根据其产生的不同,可分为静态冒险和动可分为静态冒险和动态冒险态冒险两种两种, 其中静态冒险又可分为其中静态冒险又可分为 冒险和冒险和 冒险；冒险； 功能功能逻辑逻辑10. 三态门可能输出的三种状态三态门可能输出的三种状态: 、 和和 ;高电平高电平 低电平低电平高阻态高阻态11. 是时序逻辑电路最基本的部件是时序逻辑电路最基本的部件; 是最基本的算术是最基本的算术运算部件运算部件;RS锁存器锁存器加法器加法器12.n个个JK触发器构成的环形计数器触发器构成的环形计数器,其有效计数状态数共有其有效计

15、数状态数共有 个个;n13. 时序逻辑电路在结构上包含时序逻辑电路在结构上包含 和和 两部分两部分; 组合电路组合电路存储电路存储电路14. 全面描述一个时序电路的逻辑功能有三组方程全面描述一个时序电路的逻辑功能有三组方程,分别是分别是 、 和和 ; 状态方程状态方程驱动方程驱动方程输出方程输出方程15. 时序电路的逻辑功能描述时序电路的逻辑功能描述,常常采用采用 、 、 和和 等方法；等方法； 逻辑方程逻辑方程 状态表状态表状态图状态图时序图时序图16.同步同步时序逻辑电路中时序逻辑电路中,所有触发器状态的变化都是在所有触发器状态的变化都是在 操操作下同时进行的作下同时进行的;异步时序电路中

16、异步时序电路中,各触发器的时钟信号各触发器的时钟信号 ,因而触发器状态的变化并不都是同时发生的因而触发器状态的变化并不都是同时发生的,且有先有后且有先有后; 同一时钟同一时钟不同一个不同一个17. 消除时序逻辑电路冒险的方法主要有两种消除时序逻辑电路冒险的方法主要有两种: 用同步时序逻辑用同步时序逻辑电路代替异步时序逻辑电路电路代替异步时序逻辑电路 , 。 延长信号的传输时间延长信号的传输时间18. 若最简状态图中状态数为若最简状态图中状态数为10, 则所需的状态变量数至少应为则所需的状态变量数至少应为 。 419. 移位寄存器既能移位寄存器既能 数据数据,又能完成又能完成 功能。功能。 存放

17、存放移位移位20. 一个存储矩阵有一个存储矩阵有64行、行、32列列,则存储矩阵的存储容量为则存储矩阵的存储容量为: 个存储单元。个存储单元。 6432=2048=2k21.RAM和和ROM的的主要区是主要区是:, 。 断电后断电后, , RAM中存储的数据会丢失中存储的数据会丢失而而ROM则不会则不会22. 施密特触发器具有施密特触发器具有 电压传输电压传输特性特性,表征这一特性的回差电表征这一特性的回差电压定义为压定义为:VT=,其中其中,VT+为上触发电平或正阈值电压为上触发电平或正阈值电压,VT-为下触发电平或负阈值电压。为下触发电平或负阈值电压。 滞回滞回VT+-VT-23.多谐振荡

18、器的特点是多谐振荡器的特点是: 。 没有稳态没有稳态, 只有两个暂稳态只有两个暂稳态24.七位七位D/A转换器的分辨率器的分辨率为%。0.787425.(102)8=(1000010)2=(42)16。26.施密特触发器的两个主要特点为施密特触发器的两个主要特点为: 和和 。 两个稳态两个稳态具有滞回电压传输特性具有滞回电压传输特性27.单稳态触发电路的主要特点为单稳态触发电路的主要特点为: ;在在外界触发脉冲作用下外界触发脉冲作用下, ;经一段时间经一段时间, 。 一个稳态和一个暂稳态一个稳态和一个暂稳态能从稳态翻转到暂稳态能从稳态翻转到暂稳态能从暂稳态返回稳态能从暂稳态返回稳态28. 一个

19、完整的一个完整的A/D转换过程转换过程,通常要经过通常要经过 和和 、 和和 两个步骤。两个步骤。 取样取样保持保持量化量化编码编码29.消除消除组合合逻辑电路中路中竞争冒争冒险的方法有的方法有:加加选通脉冲、通脉冲、和和.输出端并联电容输出端并联电容增加乘积项增加乘积项 30.555定定时器器组成的成的单稳态电路中路中,若触若触发脉冲脉冲宽度大于度大于单稳态输出脉冲出脉冲宽度持度持续时间,则应在触在触发端增加端增加电路路.微分微分 31.电路的噪声容限越路的噪声容限越,其抗干其抗干扰能力越能力越强强。大大 二、选择题二、选择题: : 1. 二进制数二进制数(1010111)2转化成等值的十六

20、进制数时转化成等值的十六进制数时,其表示式为其表示式为: DA.(17)16;B.(37)16;C.(47)16;D.(57)16。2. 以下各项中，以下各项中， 不是消除组合逻辑电路中冒险的方法。不是消除组合逻辑电路中冒险的方法。 BA. 采用选通脉冲采用选通脉冲;B. 加缓冲器加缓冲器;C.输出与地间接电容输出与地间接电容;D.增增 加多余项。加多余项。 3.为提高多提高多谐振振荡器器频率的率的稳定性定性,最有效的方法是最有效的方法是。A.提高提高电容和容和电阻的精度阻的精度;B.提高提高电源的源的稳定度定度;C.采用石英晶体振采用石英晶体振荡器器;D.保持保持环境温度不境温度不变.C4.

21、如状态如状态SA和状态和状态SB等价等价,它们必须它们必须。A.有相同的次态有相同的次态;B.有相同的输出有相同的输出;C.有相同的次态有相同的次态,并有相同的输出并有相同的输出;D.有相同的次态但输出不同有相同的次态但输出不同.C5. 对于对于32个特定的信息个特定的信息,需要需要位二进制数进行编码。位二进制数进行编码。 A.3;B.4;C.5;D.8。CA.输出和电源输出和电源; B.输出和地输出和地; C.输出和输入输出和输入;D.输入和电输入和电源。源。 6. 集电极开路门集电极开路门(OC门门)在使用时在使用时,必须在必须在 之间接一个电阻。之间接一个电阻。A7. 半导体存储器按功能

22、分为两大类半导体存储器按功能分为两大类,即即 。 A.ROM和和EPROM;B.ROM和和PROM;C.RAM和和ROM;D.RAM和和E2PROMC8. 下图中下图中,当当A=1,B=1时时,传输门的状态和输出分别为传输门的状态和输出分别为 。 CA.导通导通,输出输出0;B.导通导通,输出输出1;C.关闭关闭,高阻态高阻态;D.关闭关闭,输输出出0。 9. 半导体存储器半导体存储器 在断电的时候在断电的时候,其所保存的数据随之消失。其所保存的数据随之消失。 DA.EPROM;B.ROM;C.PROM;D.RAM。10.下列方法中的下列方法中的,不是描述时序电路逻辑功能的方法。不是描述时序电

23、路逻辑功能的方法。AA.矢量图矢量图;B.状态表状态表;C.状态图状态图;D.时序图。时序图。11.四个四个D触发器构成的环形计数器触发器构成的环形计数器,其计数的长度为其计数的长度为。AA.4位位;B.8位位;C.3位位;D.16位。位。12.下列逻辑功能器件中下列逻辑功能器件中,是时序逻辑功能器件。是时序逻辑功能器件。DA.编码器编码器;B.数据选择器数据选择器;C.加法器加法器;D.寄存器。寄存器。13.一个具有一个具有N路地址码的数据选择器的功能是路地址码的数据选择器的功能是。CA.N选选1;B.2N选选1;C.2N选选1,D.(2N-1)选选1.14.对一串幅度不等的脉冲对一串幅度不

24、等的脉冲,要剔除幅度不够大的脉冲要剔除幅度不够大的脉冲,并将其余脉并将其余脉冲的幅度调整到规定的幅度冲的幅度调整到规定的幅度,可以采用可以采用。CA.不可重复触发单稳态触发器不可重复触发单稳态触发器B.可重复触发单稳态触发器可重复触发单稳态触发器C.施密特触发器施密特触发器D.多谐振荡器多谐振荡器15.下面下面是消除时序逻辑电路冒险的方法。是消除时序逻辑电路冒险的方法。AA.延长信号传输时间延长信号传输时间;B.增加多余项增加多余项;C.采用异步时序电路采用异步时序电路;D.加电容加电容。16.下列触发器中下列触发器中,对输入信号有约束条件的是对输入信号有约束条件的是。BA.主从主从JK触发器

25、触发器;B.主从主从RS触发器触发器;C.边缘边缘D触发器触发器;D.T触发器触发器17.利用利用电路可电路可将边沿变化缓慢的信号变换成矩形脉冲将边沿变化缓慢的信号变换成矩形脉冲。BA.多谐振荡器多谐振荡器;B.施密特触发器施密特触发器;C.可可重复触发单稳态触发器重复触发单稳态触发器;D.不可不可重复触发单稳态触发器重复触发单稳态触发器。18.用计数器产生用计数器产生000101序列序列,至少需要至少需要个触发器个触发器。BA.2;B.3;C.4;D.6。19.为使采样输出信号不失真地代表输入模拟信号为使采样输出信号不失真地代表输入模拟信号,采样频率采样频率fs和输和输入模拟信号的最高频率入

26、模拟信号的最高频率fImax的关系是的关系是。DA.fsfImax;B.fsfImax;C.fs2fImax;D.fs2fImax。20.CMOS门电路的特点门电路的特点:静态功耗静态功耗;动态功耗随着工作频率的动态功耗随着工作频率的提高而提高而;输入电阻输入电阻,噪声容限噪声容限TTL门电路。门电路。CA.很大很大,增大增大,很大很大,低于低于;B.极低极低,减小减小,很大很大,高于高于;C.极低极低,增加增加,很大很大,高于高于;D.极低极低,增加增加,很大很大,等于。等于。21.555定时器构成的单稳态触发器输出脉宽定时器构成的单稳态触发器输出脉宽tw为：为：。BA.0.7RC;B.1.

27、1RC;C.RC;D.1.3RC.22.如图如图1所示所示,555定时器构成多谐振荡器时定时器构成多谐振荡器时,其振荡周期由电容的其振荡周期由电容的充电时间充电时间tw1和放电时间和放电时间tw2构成构成,T=tw1+tw2,其中其中,tw1和和tw2分别为分别为:AA.0.7(R1+R2)C,0.7R2C;B.0.7R1C,0.7(R1+R2)C;C.0.7R1C,0.7R2C;D.1.1(R1+R2)C,1.1R2C。23.1位位8421BCD计数器至少需要计数器至少需要个触发器个触发器.A.3；B.4；C.5；D.10B24.下列电路中下列电路中,不是时序逻辑电路不是时序逻辑电路。DA.

28、触发器触发器;B.计数器计数器;C.移位寄存器移位寄存器;D.译码器译码器。25.多路数据分配器可以直接由多路数据分配器可以直接由来实现来实现。BA.编码器编码器;B.译码器译码器;C.多路数据选择器多路数据选择器;D.多位加法器多位加法器。26.用用位二进制数可以表示任意位二进制数可以表示任意2位十进制数位十进制数。AA.7;B.8;C.9;D.10。27.用两片比较器用两片比较器74HC85串联接成串联接成8位数值比较器时位数值比较器时,低位片中的低位片中的IAB、IAB和和IA=B所接对应的电平应为所接对应的电平应为。DA.110;B.100;C.111;D.001.28.TTL与非门在

29、电路的使用中与非门在电路的使用中,多余输入端的处理一般是多余输入端的处理一般是。CA.悬空悬空;B.通过一合适电阻接地通过一合适电阻接地;C.通过一合适电阻接电源通过一合适电阻接电源。三、简答题三、简答题: : 1.根据根据CMOS电路的结构特点电路的结构特点,说明在说明在CMOS门电路使用门电路使用中的注意问题。中的注意问题。答答:1.注意输入电路的过流保护注意输入电路的过流保护;2.多余的输入端不应悬空多余的输入端不应悬空;3.注意电源电压极性不能接反注意电源电压极性不能接反,防止输出短路防止输出短路;4.注意输入端的静电防护注意输入端的静电防护.2.计数器的同步清零和异步清零有什么不同计

30、数器的同步清零和异步清零有什么不同,同步置数和同步置数和异步置数有何区别异步置数有何区别.答答:略略。3.试简要分析锁存器和触发器的区别。试简要分析锁存器和触发器的区别。答答:锁存器和触发器均为时序电路的存储单元电路锁存器和触发器均为时序电路的存储单元电路,都有都有0和和1两种稳定状态两种稳定状态,在外部信号作用时才可能发生改变在外部信号作用时才可能发生改变.不同的是锁存器是一种对脉冲电平敏感的存储单元电不同的是锁存器是一种对脉冲电平敏感的存储单元电路路,而触发器则是一种对脉冲边沿敏感的存储电路而触发器则是一种对脉冲边沿敏感的存储电路.4.单稳态电路可重复触发和不可重复触发各是什么含义单稳态电

31、路可重复触发和不可重复触发各是什么含义？答答:不可重复触发不可重复触发,是指在暂稳态期间是指在暂稳态期间,若有新的触发脉若有新的触发脉冲输入冲输入,电路的输出脉宽不受其影响电路的输出脉宽不受其影响,仍由电路中的仍由电路中的R、C确定确定.可重复触发可重复触发,是指在暂稳态期间是指在暂稳态期间,若有新的触发脉若有新的触发脉冲输入冲输入,暂稳态将以最后一个脉冲触发沿为起点暂稳态将以最后一个脉冲触发沿为起点,再延长再延长tw时间后时间后,才返回稳态才返回稳态.6.采用反馈复位法设计任意进制计数器的主要缺点是什么？采用反馈复位法设计任意进制计数器的主要缺点是什么？反馈置数法获得任意进制计数器的原理是什

32、么？反馈置数法获得任意进制计数器的原理是什么？答答:用反馈复位法获得的任意进制计数器存在两个问题用反馈复位法获得的任意进制计数器存在两个问题:一一是有一个极短暂的过渡状态是有一个极短暂的过渡状态SM;二是清零的可靠性较差二是清零的可靠性较差.反馈置数法获得任意进制计数器的原理反馈置数法获得任意进制计数器的原理:利用给计数器重利用给计数器重复置入某个数值来跳跃复置入某个数值来跳跃M-N个状态个状态,从而获得从而获得M进制计数器进制计数器.5.分别简述消除组合逻辑电路中的功能冒险和逻辑冒险的方分别简述消除组合逻辑电路中的功能冒险和逻辑冒险的方法法.答答:消除功能冒险可用加选通脉冲消除功能冒险可用加

33、选通脉冲,或在输出要求波形边沿或在输出要求波形边沿要求不高的情况下要求不高的情况下,在输出端和地之间接一个几十到几百在输出端和地之间接一个几十到几百pF的的滤波电容的方法滤波电容的方法;消除逻辑冒险可用修改逻辑设计来实现消除逻辑冒险可用修改逻辑设计来实现,即即在最简输出逻辑表达式中增加多余项在最简输出逻辑表达式中增加多余项.答答:组合逻辑电路组合逻辑电路和时序逻辑电路都是数字逻辑电路和时序逻辑电路都是数字逻辑电路,它们的不同之处是它们的不同之处是:时序电路在任何时刻的输出稳态值时序电路在任何时刻的输出稳态值,不仅与该时刻的输入信号有关不仅与该时刻的输入信号有关,而且与该时刻以前的输入而且与该时

34、刻以前的输入信号也有关信号也有关,即有记忆功能即有记忆功能;而组合逻辑电路在任意时刻而组合逻辑电路在任意时刻的输出稳定值的输出稳定值,仅仅取决于该时刻电路的输入信号仅仅取决于该时刻电路的输入信号,即没即没有记忆功能有记忆功能.7.简述组合逻辑电路简述组合逻辑电路和时序逻辑电路之间的异同。和时序逻辑电路之间的异同。8.用用555定定时器构成的器构成的单稳态触触发电路中路中,对输入触入触发脉冲脉冲的的宽度有无限制度有无限制？当输入触发脉冲的宽度大于输出脉冲宽？当输入触发脉冲的宽度大于输出脉冲宽度时度时,在输入端应采取什么措施在输入端应采取什么措施.答答:对输入触发脉冲的宽度有限制，当输入触发脉冲的

35、宽对输入触发脉冲的宽度有限制，当输入触发脉冲的宽度大于输出脉冲宽度时，在输入端应加上一个微分电路。度大于输出脉冲宽度时，在输入端应加上一个微分电路。四、分析、设计和计算题四、分析、设计和计算题: ( (举例举例) ) 例例1：CMOS或非门的电路结构见右图或非门的电路结构见右图,试分析其工作原理试分析其工作原理.VAVBVTN1VTP1VTN2VTP2F00011011断断通通 断断通通 通通通通通通断断断断通通断断断断断断 断断通通通通1000F=A+BVI(A)+VDDVTP1VTN1VTN2VTP2ABFVI(B)CMOS或非门或非门解：解：例例2:CMOS与非门的电路结构见右图与非门的

36、电路结构见右图,试分析其工作原理试分析其工作原理.解：解：00011011VAVBVTN1VTP1VTN2VTP2F00100111断断通通 断断断断 断断断断断断断断断断通通通通通通通通 通通通通通通1110F=ABVI(A)ABVI(B)+VDD+10VVSSVTP1VTN1VTP2VTN2FVO与非门与非门2)试用真值表证明下面的等式成立试用真值表证明下面的等式成立:A+B=ABAB1111110111100000ABABA+BBA真值表真值表解：解：因为因为A、B在所有可能的取值范围内在所有可能的取值范围内,都有都有A+B=ABAB.因此因此,A+B=ABAB 成立成立.例例3:某工厂

37、有某工厂有A、B、C3台设备台设备,其中其中,A和和B的功率相等的功率相等,C的功率是的功率是A的两倍的两倍.这些设备由这些设备由X和和Y2台发电机供电台发电机供电,发发电机电机X的最大输出功率等于的最大输出功率等于A的功率的功率,发电机发电机Y的最大输出的最大输出功率是功率是X的的3倍倍.要求设计一个逻辑电路要求设计一个逻辑电路,能够根据各台设能够根据各台设备的运转和停止状态备的运转和停止状态,以最节省能源的方式启、停发电机以最节省能源的方式启、停发电机.解解:逻辑抽象逻辑抽象.根据给定问题根据给定问题,设设A、B、C3台设备的状态台设备的状态作为输入信号作为输入信号,电路的输出分别为电路的

38、输出分别为X和和Y.定义定义A、B、C为为1时时,表示相应的设备运转表示相应的设备运转;为为0时时,则表示设备处于停止状则表示设备处于停止状态态。X和和Y为为1时时,表示相应的发电机启动表示相应的发电机启动,为为0时时,则表示发则表示发电机停止发电电机停止发电.列真值表列真值表.根据设备功率和发电机输出功率可知根据设备功率和发电机输出功率可知,职业职业A或或B运转时运转时,只需要只需要X发电发电;A、B、C同时运转时同时运转时,需要需要X和和Y同时发电同时发电;其它情况只需其它情况只需Y发电发电.由此列真值表如下由此列真值表如下.11111100111010101001101100101010

39、10000000YXCBA输输入入输输出出真值表真值表画出画出X和和Y的卡诺图的卡诺图.010110000100011110ABCX111001100100011110ABCY 由卡诺图化简可得由卡诺图化简可得:X=ABC+ABC+ABCY=AB+C根据以上根据以上X和和Y的逻辑表达式的逻辑表达式,画出由门电路组成的逻画出由门电路组成的逻 辑图如下辑图如下:111 11 11 11 1CBAXY同步时序逻辑电路的分析同步时序逻辑电路的分析 在同步电路的分析中在同步电路的分析中, ,只要知道了在只要知道了在当前状态当前状态下各触发下各触发器器的输入的输入( (即驱动信号即驱动信号) ),就能就能

40、根据根据触发器的触发器的特性方程特性方程,求求得得电路的电路的下一个状态下一个状态,最终最终找到找到电路的电路的状态转换规律状态转换规律. .XZQW组合电路组合电路存储电路存储电路输入信号输入信号输出信号输出信号存储电路的驱动信号存储电路的驱动信号状态信号状态信号因此因此,同步时序逻辑电路的分析步骤为同步时序逻辑电路的分析步骤为: (1)列出时序电路的输出方程和驱动方程列出时序电路的输出方程和驱动方程( (即该时序电路中即该时序电路中组合电路部分的逻辑函数表达式组合电路部分的逻辑函数表达式) );(2)将上一步所得的驱动方程代入触发器的特性方程将上一步所得的驱动方程代入触发器的特性方程,导导

41、 出电路的状态方程出电路的状态方程;(3)根据状态方程和输出方程根据状态方程和输出方程,列出状态表列出状态表;(4)根据状态表画出状态图或时序图根据状态表画出状态图或时序图;(5)由状态表或状态图由状态表或状态图( (或时序图或时序图) )说明电路的逻辑功能说明电路的逻辑功能. . 例例4:分析下列时序电路的逻辑功能分析下列时序电路的逻辑功能.1)输出方程输出方程:Z=XQ0Q1n2)驱动方程驱动方程:J0=XQ1,K0=X;3)JK触发器的特性方程触发器的特性方程:Qn+1=JQn+KQn 解：解： 1J1KC1QQF01J1KC1QQF1CLK&1&ZXQ0Q1J1=X,K1=XQ0=X+

42、Q0nn4)状态方程状态方程:n+1Q0=XQ1Q0+XQ0nnnQ0=X(Q1+Q0)nnn+1Q1=XQ1+XQ0Q1n+1nnnQ1=X(Q0+Q1)n+1nn(3)根据状态方程和输出方程根据状态方程和输出方程, ,列出状态表列出状态表.输出方程输出方程:Z=XQ0Q1状态方程状态方程:Q0=X(Q1+Q0);nnn+1Q1=X(Q0+Q1)n+1nn状态表状态表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1(4)根据状态表画出根据状态表画出状态图状态图.001001110/00/00/00/01/01

43、/01/01/1状态图状态图:Q1Q0X/Z(5)逻辑功能说明逻辑功能说明.功能功能:1111序列检测器序列检测器. . 例例5:试设计一个能产生序列信号为试设计一个能产生序列信号为00011101的移位型序列的移位型序列信号发生器信号发生器. 因为序列长度为因为序列长度为8,考虑用考虑用3位移位位移位寄存器寄存器,选用选用74194.仅使用仅使用74194的的Q0、Q1和和Q2。 解解:状态划分状态划分0001110100011101S1S2S3S4S5S6S7S8S1读数从右到左读数从右到左S1=000S2=100S3=110S4=111S5=011S6=101S7=010S8=001S1

44、=000右移串右移串行输入行输入输出输出Si=Q0Q1Q2画出状态表画出状态表00001000100010001010111011100110111111101110110011001000DSRQ2Q1Q0Q2Q1Q0nnnn+1n+1n+1状态表状态表 求右移串行输入信号求右移串行输入信号DSR外围组合电路用四选一外围组合电路用四选一MUX实现实现,取取Q1Q2为地址为地址,则则：Q0Q1Q2nnn000111100100001111D0=1D3=Q0D1=0D2=Q0DSR无论无论Q0为为0或或1,当当Q1Q2=00时时,DSR=1,即即D0=1.nn当当Q1Q2=11时时,DSR的数值

45、与的数值与Q0相反相反,即即D3=Q0.同理同理画电路图画电路图 3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSRC41/210M03SASBCLKSRG4741941101010123G03MUX10输出输出Y状态划分状态划分;例例6:试设计一个能产生序列信号为试设计一个能产生序列信号为10110的移位型序列信的移位型序列信号发生器号发生器.解解:1011010s1s2s3s4s5101011110010101Q1Q2Q3在在S1时时,要要求求DSL=1在在S4时时,要求要求DSL=0因为序列信号的长度为因为序列信号的长度为5,所以考虑用三位移位寄存器所以考虑用三位移

46、位寄存器.以三位移位寄存器实现模以三位移位寄存器实现模5的计数循环的计数循环.状态图状态图为什么这样划分？为什么这样划分？结论结论:3位移位寄存器不能产生该序列信号位移位寄存器不能产生该序列信号.对序列数按对序列数按4位划分位划分,则有则有:1011010110s1s2s3s4s510110110110101011010Q1Q2Q3状态图状态图求求左左移串行输入信号移串行输入信号DSL（即求反馈函数即求反馈函数F)组合电路组合电路移位寄存器移位寄存器输出输出F100110001111000011110Q0Q1Q2Q3FDSL=F=Q0+Q3=Q0Q3nnnn3,4DQ1Q2Q3Q0R1,4D3

47、,4D3,4D3,4D2,4DDSLC41/210M03SASBCLKSRG474194011输出输出&画出逻辑电路图画出逻辑电路图施密特触发器施密特触发器:ViVo同相输出施密特触发电路同相输出施密特触发电路特点特点:有两个稳定状态有两个稳定状态;具有滞回电压传输特性具有滞回电压传输特性.VoVOHVOLVT-VT+Vi0ViVO反相输出施密特触发电路反相输出施密特触发电路VOVOHVOLVT-VT+Vi0VCC+-UC1C1+-UC2C2&QQOUT5k5k5kG1G2G3117265843DTRTHCOVCOVi1Vi2VoRDVoVTD555定时器的逻辑功能定时器的逻辑功能当当RD=0

48、时时：不管其它输入端如何不管其它输入端如何,输出输出VO为低电平为低电平.1)Vi12/3VCC,Vi21/3VCC,则则VO=0,VTD导通导通.当当RD=1时时：2)Vi12/3VCC,Vi21/3VCC,则则VO=1,VTD截止截止.3)Vi11/3VCC,则则VO=不变不变,VTD不变不变.0110 1用用555定时器构成施密特触发电路定时器构成施密特触发电路VCC+-UC1C1+-UC2C2&QQOUT5k5k5kG1G2G3117265843DTRTHCOVCOVi1Vi2VoRDVoVTD26715384VIVO555电路构成施密特触发器电路构成施密特触发器VCCVit2/3VC

49、C1/3VCC0VOt0VOHVOL555电路构成施密特触发器的工作波形电路构成施密特触发器的工作波形VitVOtVT+VT-0026715384VIVO555电路构成施密特触发器电路构成施密特触发器VCC单稳态触发器和多谐振荡器单稳态触发器和多谐振荡器ViVoCRVR单稳态触发电路特点单稳态触发电路特点:1)电路有一个稳态电路有一个稳态,一个暂稳态一个暂稳态.2)没有外界触发信号时没有外界触发信号时,电路处电路处于稳态于稳态;在外界信号作用下在外界信号作用下,电电路由稳态转换为暂路由稳态转换为暂稳态稳态.3)暂稳态维持一段时间后暂稳态维持一段时间后,自动自动返回到稳态返回到稳态.多谐振荡器特

50、点多谐振荡器特点:多谐振荡器没有稳态多谐振荡器没有稳态,有两有两个暂稳态个暂稳态.VCVoCRViVitVRt00VOt0VT+twVT-ViVoCRVRVCVoCRViVCt0VOt0VT+VT-T1T2单稳态电路及波形单稳态电路及波形多谐振荡电路及波形多谐振荡电路及波形555定时器构成单稳态触发器定时器构成单稳态触发器26715384VIVO555电路构成施密特触发器电路构成施密特触发器VCCVitVCt00VOt02/3VCCtwtw单稳态触发器的输出波形单稳态触发器的输出波形输出脉冲宽度输出脉冲宽度tw=1.1RC26715384VIVO555电路构成单稳态触发器电路构成单稳态触发器V

51、CCRC0.01F555定时器构成多谐振荡器定时器构成多谐振荡器26715384VIVO555电路构成施密特触发器电路构成施密特触发器VCC26715384VIVO555电路构成单稳态触发器电路构成单稳态触发器VCCVCt0VOt02/3VCC1/3VCCT1T2T多谐振荡器的输出波形多谐振荡器的输出波形输出脉冲宽度输出脉冲宽度T=tw1+tw226715384VO555电路构成多谐振荡器电路构成多谐振荡器VCCR1R20.01FC其中其中,充电时间充电时间tw1=0.7(R1+R2)C放电时间放电时间tw2=0.7R2C例例7:分析如图所示电路分析如图所示电路,确定它是多少进制的计数器确定它

52、是多少进制的计数器.解解:电路采用整体反馈置数法电路采用整体反馈置数法,用两片用两片74161组成组成174进制进制计数器计数器.7416174161例例8:试分析下面的两个电路分别是多少进制的计数器试分析下面的两个电路分别是多少进制的计数器？解解:a、b分别为反馈清零法和反馈置数法构成的二十四进制计数分别为反馈清零法和反馈置数法构成的二十四进制计数器器.例例9:时序信号序信号产生生电路路如右下如右下图所示所示,CP为1kHz正方波正方波.1)说明明74161和非和非门组成成电路的路的逻辑功能功能;2)对应CP输入波形入波形,画出画出电路中路中VO1、VO2的的电压波形波形;3)计算算VO2的

53、的输出脉冲出脉冲宽度度tw;4)试问VO2的的频率与率与CP的的频率比是多少？率比是多少？5)如改如改变74161数据数据输入入,使使D3D2D1D0=1000,则VO2与与CP的的频率比率比又又为多少？多少？(74161的功能表的功能表见表表2，逻辑图见图4)表表274161的功能表的功能表图图474161的逻辑图的逻辑图 解：解：74161和非和非门组成成电路的路的逻辑功能是构成一个功能是构成一个4进制制计数器数器.VO1和和VO2的波形下的波形下图所示所示.VO2的的输出脉冲出脉冲宽度度tw为：VO2的频率与的频率与CP的频率比为：的频率比为：如改如改变74161数据数据输入入,使使D3

54、D2D1D0=1000,则VO2与与CP的的频率比率比为:例例10:下下图为由由555定定时器构成的器构成的电子子门铃电路路.按下开关按下开关k后后,门铃响响,断开开关后断开开关后门铃还会持会持续鸣响一段响一段时间.1)计算算门铃的的鸣响响频率率;2)电源源电压VCC不不变,要延要延长门铃的的鸣响响时间,可怎可怎样改改变电路中路中那个元件的参数？那个元件的参数？3)电路中的路中的电容容C2和和C3各起什么作用？各起什么作用？解解:1)555定定时器构成的是多器构成的是多谐振振荡器器,因此因此,其其鸣响响频率的表达式率的表达式为:2)门铃的的鸣响响时间由由R3和和C4的放的放电回路决定回路决定,

55、增大增大R3可以延可以延长放放电时间,因此因此,要延要延长门铃的的鸣响响时间,可以增大可以增大R3.3)电路中的路中的电容容C2起起滤波作用波作用,C3起隔直流、通交流的作用起隔直流、通交流的作用.七、数模和模数转换七、数模和模数转换模拟量转换成数字量的过程称模拟量转换成数字量的过程称为模数转换为模数转换,实现模数转实现模数转换的电路称为换的电路称为ADC(AnalogtoDigitalConverter);数字量转换成模拟量的过程称为数模转换数字量转换成模拟量的过程称为数模转换,实现实现数模数模转转换的电路称为换的电路称为DAC.ADC和和DAC在实际应用中最重要的技术指标有两个在实际应用中

56、最重要的技术指标有两个,分分别是别是:精度和转换速度精度和转换速度.在进行模数转换时在进行模数转换时,假如要速度快假如要速度快,则选择逐次逼近型则选择逐次逼近型ADC;若要强调精度若要强调精度,则选择双积分型则选择双积分型ADC.无论无论ADC还是还是DAC都存在所谓分辨率和最小分辨电压都存在所谓分辨率和最小分辨电压的问题的问题.例例11:写出写出7位位D/A转换器的分辨率转换器的分辨率,若模拟电压满量程若模拟电压满量程是是15V,则其能够分辨的最小电压为多少？则其能够分辨的最小电压为多少？解解:7位位D/A转换器的分辨率转换器的分辨率=0.787%27- -11若模拟电压满量程为若模拟电压满

57、量程为15V,则能分辨的最小电压为则能分辨的最小电压为:0.787%150.118(V)DAC的分辨率为的分辨率为:ADC的分辨率为的分辨率为:因此因此,可分辨的最小输出或输入电压为可分辨的最小输出或输入电压为:满量程输出满量程输出(或输入或输入)电压电压分辨率分辨率D/A转换器的分辨率器的分辨率为：例例12:DAC通常用分辨率和通常用分辨率和转换误差来表述差来表述转换精度精度.写出写出8位位D/A转换器的分辨率器的分辨率,若模若模拟电压满量程是量程是10V,则其能其能够分辨的最小分辨的最小电压为多少？多少？ 其最小分辨电压为其最小分辨电压为: : 10 100.39%=0.039(V) 解解

58、:作业分析：作业分析： 4.1用门电路设计一个用门电路设计一个4线线-2线二进制优先编码器线二进制优先编码器.编码器编码器输入为输入为A3A2A1A0,A3优先级最高优先级最高,A0优先级最低优先级最低,输入信输入信号低电平有效号低电平有效.输出为输出为Y1Y2,反码输出反码输出.电路要求加一个电路要求加一个G输出端输出端,以指示最低优先级信号以指示最低优先级信号A0输入有效输入有效. 解：解： 最高优先位最高优先位输入信号输入信号 00A310A201A111A0Y1,Y2 4线线-2线优先编码器的真值表线优先编码器的真值表 1101111111 1110100110110011000101

59、011010101001010010101000000 01110000110000010100001000000011000001000000010000000Y1Y0GA3A2A1A000001111000000000001111000011110ABCDY1Y1=A3A211111100000000000001111000011110ABCDY0Y0=A3A2+A3A14线线-2线优先编码器的真值表线优先编码器的真值表 01111111110111001011010010000GY0Y1A0A1A2A300001111000000000001111000011110ABCDY1Y1=A3

60、A211111100000000000001111000011110ABCDY0Y0=A3A2+A3A14.7试用一片试用一片4线线-16线译码器线译码器74154和与非门设计将和与非门设计将8421BCD码转换成格雷码的代码转换器码转换成格雷码的代码转换器.译码器译码器74154的逻辑的逻辑符号见图符号见图4.17. 解：解：100111101401010110610111301110101510101100110112011001004111010110010001131111101010001100102110110019000100011110010008000000000R3R2R1

61、R0B3B2B1B0十进制数十进制数格雷码格雷码二进制码二进制码格雷码与二进制码的关系对照表格雷码与二进制码的关系对照表 十进制数十进制数R3R2R1R0B3B2B1B0格雷码格雷码二进制码二进制码100011111501000111711100111101401010110610111301110101510101100110112011001004111010110010001131111101010001100102110110019000100011110010008000000000R3R2R1R0B3B2B1B0十进制数十进制数格雷码格雷码二进制码二进制码格雷码与二进制码的关系对照

62、表格雷码与二进制码的关系对照表 十进制数十进制数R3R2R1R0B3B2B1B0格雷码格雷码二进制码二进制码100011111501000111711R3=B3R2=m4+m5+m11R1=m2+m3+m4+m5+m10+m11+m12+m13R0=m1+m2+m5+m6+m9+m10+m13+m14R3=B3输出端的逻辑表达式：输出端的逻辑表达式：R2=m4+m5+m11=m4m5m11R1=m2+m3+m4+m5+m10+m11+m12+m13 =m2m3m4m5m10m11m12m13 R0=m1+m2+m5+m6+m9+m10+m13+m14 =m1m2m5m6m9m10m13m14

63、作业分析：作业分析： 4.11题题 图图P4.11为为4线线-2线优先编码器逻辑符号线优先编码器逻辑符号,其功能其功能见图见图4.3(a)的真值表的真值表. .试用两个试用两个4线线-2线优先编码器、两个线优先编码器、两个2选选1数据选择器、一个非门、数据选择器、一个非门、一个与门，设计一个带无一个与门，设计一个带无信号编码输入标志的信号编码输入标志的8线线-3线优先编码器线优先编码器. .123412X0X1X2X3A1A2EOHPRI/BCD111101111011001111010101100111000111100110101001001011001001000010000000A0A

64、1X4X3X2X10000000000000001EO解：解： 题意主要是以一些规定的元器件题意主要是以一些规定的元器件,实现实现4-2线优先编码器线优先编码器到到8-3线优先编码器的扩展功能线优先编码器的扩展功能. 编码器的原理及功能是什么？编码器的原理及功能是什么？ 特定的信息特定的信息 特定的代码特定的代码(互斥互斥信息或信息或归类信息等归类信息等)( (二进制数编码或地址二进制数编码或地址) )对于按二进制数顺序编码的编码器对于按二进制数顺序编码的编码器,输入信息扩展输入信息扩展1倍倍, , 其编码的规律其编码的规律,是在原来编码中增加一个最高位是在原来编码中增加一个最高位,只要在只要

65、在原原编码的基础上新增最高位取编码的基础上新增最高位取1,则扩展的信息被全部编码则扩展的信息被全部编码.也就是说也就是说,只要给出编码器先后选择的信号只要给出编码器先后选择的信号,即可实现扩即可实现扩展展.结合本题结合本题,作为高位编码的编码器一旦有编码信号时作为高位编码的编码器一旦有编码信号时,其其选择信号必须使新增最高位为选择信号必须使新增最高位为1,而且编码的其它位由该而且编码的其它位由该编码器给出编码器给出.123412X0X1X2X3EOHPRI/BCDMUX01A123412X4X5X6X7EOHPRI/BCDMUX01A1Y2Y1Y0EO4.17试完善图试完善图4.47所示的电路

66、设计所示的电路设计, ,使电路输出为带符号使电路输出为带符号的二进制原码的二进制原码. .2.分两种情况讨论分两种情况讨论：设设A=0101,B=0001求补码相加演算过程如下：求补码相加演算过程如下：运算结果为运算结果为4和实际相同和实际相同。设设A=0001,B=0101求补码相加演算过程如下：求补码相加演算过程如下：运算结果为运算结果为- -4的补码的补码,最最 高位的高位的1为符号位。为符号位。(1)A- -B0 A原原- -B原原=A原原+B补补-2n=A原原+B反反+1- -2n0101(A原原)1110(B反反)1(加加1）0100+1借借位位00100 ( (进位反相进位反相)

67、 )(2)A- -B00001(A原原)1010(B反反)1(加加1）1100+0借借位位1100(进位反相进位反相)13.由借位由借位(符号位符号位)决定求补的逻辑图决定求补的逻辑图B3B2B1B0A3A2A1A0S3S2S1S0CI4位加法器位加法器=1=1=1=1D3D2D1D0D3 D2D1D00V借位信号借位信号 解：解： 加加/ /减法器最后需要显示的数据分别是：减法器最后需要显示的数据分别是： 符号位；符号位；进位位；进位位；全加后的原码全加后的原码.1)符号位的确定符号位的确定. 设加设加/ /减法器的符号位为减法器的符号位为F. .当加当加/ /减法器进行加法运算减法器进行加

68、法运算,以及被减数大于减数的减法运算时以及被减数大于减数的减法运算时,有有:F=0,即即F=SV0111000100101000Z5FVS设第一个全加器进位的反相为借位信号设第一个全加器进位的反相为借位信号V. . 2)进位位的确定进位位的确定. 设加设加/ /减法器的进位位为减法器的进位位为Z5. .当加当加/ /减法器进行加法运算减法器进行加法运算时时,才会产生进位才会产生进位,因此因此,有有:Z5=SV123412341234ABCICO1Z51FZ1Z2Z3Z4010101ENG1MUX101111SQ1Q2Q3Q4123412341234ABCICOP1P2P3P4=1=1=1=1F=SVZ5=SV=SCO1