《总线技术与总线标准课件》由会员分享，可在线阅读，更多相关《总线技术与总线标准课件（96页珍藏版）》请在金锄头文库上搜索。
1、微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院第第4章章 总线技技术与与总线标准准4学学时1 1林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计第第4章章 总线技技术与与总线标准（准（4课时）4.1总线技技术（掌握）（掌握）总线技技术概述概述总线仲裁仲裁总线操作与操作与时序序4.2总线标准准（理解）（理解）片内片内AMBA总线PCI系系统总线异步串行通信异步串行通信总线2 2林水生2013电子科技大学电子科技大学通信与信息工程学
2、院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1 总线技术n总线是是计算机系算机系统中的中的信息信息传输通道通道，由系，由系统中中各个部件所共享各个部件所共享。总线的特点在于的特点在于公用性，公用性，总线由多条通信由多条通信线路（路（线缆）组成成n计算机系算机系统通常包含通常包含不同种不同种类的的总线，在不同，在不同层次上次上为计算机算机组件之件之间提供通信通路提供通信通路n采用采用总线的原因的原因:u非非总线结构的构的N个个设备的互的互联线组数数为N*(N-1)/2u非非总线结构的构的M发N收收设备间的互的互联线组数数为M*Nn采采用用总线的的优势u
3、减少部件减少部件间连线的数量的数量u扩展性好，便于构建系展性好，便于构建系统u便于便于产品更新品更新换代代3 3林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线要素要素n线路介路介质u种种类：有有线（电缆、光、光缆）、无）、无线（电磁波）磁波）u特性特性 原始数据原始数据传输率率 带宽 对噪声的敏感性：噪声的敏感性：内部或外部干内部或外部干扰 对失真的敏感性：失真的敏感性：信号和信号和传输介介质之之间的互相作用引起的互相作用引起 对衰减的敏感性：衰减的敏感性：信号通信号通过传输介介质时的功率的功率损耗
4、耗n总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如差错控制等如差错控制等4 4林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线协议组件件5 5林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处
5、理器系统结构与嵌入式系统设计总线总线分分类类按按所处位置所处位置( (数据传送范围数据传送范围) )片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系( (握手方式握手方式) )同步同步异步异步半同步半同步同步同步异步异步6 6林水生2013电子科技大学电子
6、科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计外部总线、外部总线、( (系统系统) )外总线外总线如并口、串口如并口、串口系统总线、系统总线、( (系统系统) )内总线内总线如如ISAISA、PCIPCI片片( (间间) )总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式计算机系统的四层总线结构运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统7 7林水生2013电
7、子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线的的组织形式形式n组织形式：形式：单总线、双、双总线，多，多级总线n单总线u特征：存特征：存储器和器和I/O分分时使用使用同一同一总线u优点：点：结构构简单，成本低廉，易于，成本低廉，易于扩充充u缺点：缺点：带宽有限，有限，传输率不高（可能造成物理率不高（可能造成物理长度度过长）8 8林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计双双总线n特征：存特征：存储总线+I/O总线n优点
8、：提高了点：提高了总线带宽和数据和数据传输速率速率，克服，克服单总线共享的限制，以及存共享的限制，以及存储/IO访问速度不速度不一致而一致而对总线的要求也不同的矛盾的要求也不同的矛盾n缺点：缺点：CPU繁忙繁忙9 9林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计多多级总线n特征：高速外特征：高速外设和低速外和低速外设分开使用不同的分开使用不同的总线n优点：高效，点：高效，进一步提高系一步提高系统的的传输带宽和数据和数据传输速率速率n缺点：复缺点：复杂1010林水生2013电子科技大学电子科技大学通信与信
9、息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机的典型多微机的典型多级总线结构构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1111林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计1212林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统中的内总线（插板级总线）1313林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系
10、统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系统中的外总线（通信总线）1414林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线总线分分类类按按所处位置所处位置( (数据传送范围数据传送范围) )片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总
11、线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系( (握手方式握手方式) )同步同步异步异步半同步半同步同步同步异步异步1515林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系
12、结构1616林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计典型的控制信号典型的控制信号n总线的控制信号的控制信号u存存储器写信号器写信号u存存储器器读信号信号uI/O写信号写信号uI/O读信号信号u总线请求信号求信号u总线授予信号授予信号u中断中断请求信号求信号u中断中断应答信号答信号u时钟信号信号u复位信号复位信号1717林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线总线隔离与隔离与驱动驱动n不操作不操作时
13、把功能部件与把功能部件与总线隔离隔离u同一同一时刻只能有一个部件刻只能有一个部件发送数据到送数据到总线上上n提供提供驱动能力能力u数据数据发送方必送方必须提供足提供足够的的电流以流以驱动多个部多个部件件n提供提供锁存能力存能力u具有信息具有信息缓存和信息分离能力存和信息分离能力1818林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线电总线电路中常用器件路中常用器件n三三态总线驱动器器u驱动、隔离、隔离u单向、双向向、双向A A0 0B B0 082868286OEOET TA A1 1A A2 2A
14、A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 71919林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计锁锁存器存器n信息信息缓缓存（有存（有时时也具有也具有驱动驱动能力）能力）n信息分离（地址与数据分离）信息分离（地址与数据分离）STBSTBDI0DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1DODO0 0DODO1 1DODO2 2DODO3 3DODO4 4DODO
15、5 5DODO6 6DODO7 7STBSTBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 0OEOE2020林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系微机系统统的三的三总线结总线结构构2121林水生2013电子科技大学电子科技大学通信与信息
16、工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计最最小小模模式式总线连接接2222林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/ /S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPU读存存储器器/IO的的时序序图RDDT/ /RDEN2323林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入
17、式系统设计 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/ /S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPU读存存储器器/IO的的时序序图RDDT/ /RDEN2424林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计微机系微机系统三三总线地地5V读写读写控制控制读写读写控制控制读写读写控制控制CSH奇地址存奇地址存储体储体8284时钟时钟发生器发生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0
18、A1 A19BHE STB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收发器收发器AD15AD02525林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计单单CPU系系统统8086读读操作操作总线总线周期周期时时序序2626林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计单单CPU
19、系系统统8086写操作写操作总线总线周期周期时时序序2727林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计比比较较读读/写写区区别别?2828林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线总线的性能指的性能指标标n总线时钟频率率：总线上的上的时钟信号信号频率率n总线宽度度：数据：数据线、地址、地址线宽度度n总线速率速率：总线每秒所能每秒所能传输数据的最大次数。数据的最大次数。u总线速率速率=总线时钟频率率/总
20、线周期数周期数u总线周期数周期数：总线传送一次数据所需的送一次数据所需的时钟周期数周期数有些几个周期才能有些几个周期才能传输1个数据个数据n总线带宽：总线每秒每秒传输的字的字节数数n同步方式同步方式n总线负载能力能力2929林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线宽总线宽度度n总线宽度：度：笼统地地说，就是，就是总线所所设置的置的通信通信线路（路（线缆）的数目）的数目。具体地。具体地说，就，就是是总线内内设置用于置用于传送送数据信号的数目数据信号的数目为数据数据总线宽度，用于度，用于传输地址信
21、号的数目地址信号的数目为地址地址总线宽度，如度，如8位、位、16位、位、32位、位、64位等位等n数据数据总线宽度度在很大程度上决定了在很大程度上决定了计算机算机总线的性能的性能n地址地址总线宽度度则决定了系决定了系统的的寻址能力址能力3030林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线带宽n总线带宽(bus band width) 表示表示单位位时间内内总线能能传送的最大数据量（送的最大数据量（bps/Bps）n用用“总线速率速率总线位位宽/8=时钟频率率总线位位宽/(8总线周期数周期数)”表示
22、表示u总线位位宽：数据信号数据信号线的数目，同一的数目，同一时刻刻传输的数据位数的数据位数总线复用；成本、串复用；成本、串扰；u时钟频率率总线偏离（偏离（skew）、兼容性）、兼容性3131林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计例例nCPU的前端的前端总线(FSB)频率率为400MHz或或800MHz，总线周期数周期数为1/4(即即1个个时钟周周期期传送送4次数据次数据)，位，位宽为64bitu则FSB的的带宽为40064/(81/4)=1.28GB/su或或80064/(81/4)=2.56G
23、B/snPCI总线的的频率率为33.3MHz，位，位宽为32位或位或64位，位，总线周期数周期数为1u则PCI总线的的带宽为：33.332/8=133MB/su或或33.364/8=266MB/s3232林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1.2总线仲裁仲裁n总线仲裁仲裁(arbitration)也称也称为总线判决，根据判决，根据连接到接到总线上的各功能模上的各功能模块所承担任所承担任务的的轻重重缓急，急，预先或先或动态地地赋予它予它们不同的使用不同的使用总线的的优先先级，当有，当有多个模
24、多个模块同同时请求求使用使用总线时，总线仲裁仲裁电路路选出当前出当前优先先级最高的那个，最高的那个，并并赋予予总线控制控制权n其目的是合理地控制和管理系其目的是合理地控制和管理系统中中多个主多个主设备的的总线请求求，以避免以避免总线冲突冲突n分布式分布式(对等式等式)仲裁仲裁u控制控制逻辑分散在分散在连接于接于总线上的各个部件或上的各个部件或设备中中u协议复复杂且昂且昂贵，效率高，效率高n集中式集中式(主从式主从式)仲裁仲裁u采用采用专门的控制器或仲裁器的控制器或仲裁器u总线控制器或仲裁器可以是独立的模控制器或仲裁器可以是独立的模块或集成在或集成在CPU中中u协议简单而有效，但而有效，但总体系
25、体系统性能性能较低低3333林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计特点：各主控模特点：各主控模块共用共用请求信号求信号线和忙信号和忙信号线，其，其优先先级别由其由其在在链式允式允许信号信号线上的位置决定；上的位置决定；优点：具有点：具有较好的灵活性和可好的灵活性和可扩充性；充性；缺点：主控模缺点：主控模块数目数目较多多时，总线请求响求响应的的速度速度较慢慢；菊花菊花链（串行）（串行）总线仲裁仲裁主控主控模块模块1主控主控 模块模块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总总线线仲仲裁
26、裁器器3434林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计三三线菊花菊花链仲裁原理仲裁原理n任一主控器任一主控器Ci发出出总线请求求时，使使BR1n任一主控器任一主控器Ci占用占用总线，使，使BB1，禁止，禁止BG输出出n主控器主控器Ci没没发请求求(BRi=0)，却收到，却收到BG(BGINil)，则将将BG向后向后传递(BGOUTil)n当当BR1，BB0时，仲裁器，仲裁器发出出BG信号。此信号。此时，BG1，如果仲裁器本身也是一个主控器，如微，如果仲裁器本身也是一个主控器，如微处理器，理器，则在
27、在发出出BG之前之前BB0时，它可以占用，它可以占用一个或几个一个或几个总线周期周期n若若Ci同同时满足足：本地：本地请求求( (BRi=1)；BB=0；检测到到BGINi端出端出现了上升沿。了上升沿。接管接管总线。nCi接管接管总线后后，BG信号不再后信号不再后传，即即BGOUTi0主控模主控模块块1主控主控 模模块块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总总线线仲仲裁裁器器3535林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计各主控器有各主控器有各主控器有各主控器有独立的独立的独立的独
28、立的总线请求总线请求BRBR、总线允许总线允许BGBG，互不影响，互不影响，互不影响，互不影响总线仲裁器总线仲裁器总线仲裁器总线仲裁器直接识别直接识别直接识别直接识别所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备CiCi发发发发BGiBGi特点：各主控模块有独立的请求信号线和允许信号线，其优先特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；并行仲裁并行仲裁总线仲裁器
29、总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）3636林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串并行二串并行二维仲裁仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总总线线仲仲裁裁器器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点3737林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌
30、入式系统设计分布式分布式总线总线仲裁方式仲裁方式n总线上各个上各个设备都有都有总线仲裁模仲裁模块n当任何一个当任何一个设备申申请总线，置，置“总线忙忙”状状态，以阻止其他以阻止其他设备同同时请求求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线3838林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.1.3总线操作与操作与时序序n总线操作操作：计算机系算机系统中，通中，通过总线进行信息交行信息交换的的过程称程称为总线操作操
31、作n总线周期周期：总线设备完成一次完整信息交完成一次完整信息交换的的时间u读/写存写存储器周期器周期u读/写写IO口周期口周期uDMA周期周期u中断周期中断周期n多主控制器多主控制器系系统，总线操作周期一般分操作周期一般分为四个四个阶段段u总线请求及仲裁求及仲裁阶段、段、寻址址阶段、段、传数数阶段和段和结束束阶段段n单个主控制器个主控制器系系统，则只需要只需要寻址和址和传数两个数两个阶段段3939林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线总线主控制器的作用主控制器的作用n总线总线系系统统的的资资
32、源分配与管理源分配与管理n提供提供总线总线定定时时信号脉冲信号脉冲n负责总线负责总线使用使用权权的仲裁的仲裁n不同不同总线协议总线协议的的转换转换和不同和不同总线间总线间数据数据传传输输的的缓缓冲冲4040林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线时序序n总线时序序是指是指总线事件的事件的协调方式，以方式，以实现可靠的可靠的寻址和数据址和数据传送送n总线时序序类型型u同步同步：所有：所有设备都采用一个都采用一个统一的一的时钟信号来信号来协调收收发双方的定双方的定时关系关系u异步异步：依靠：依靠传
33、送双方互相制送双方互相制约的握手的握手(handshake)信号来信号来实现定定时控制控制u半同步半同步：具有同步：具有同步总线的高速度和异步的高速度和异步总线的的适适应性性4141林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计同步并行同步并行总线时序序n特点特点u系系统使用使用同一同一时钟信号信号控制各模控制各模块完成数据完成数据传输u一般一般一次一次读写操作可在一个写操作可在一个时钟周期内完成，周期内完成，时钟前、前、后沿分后沿分别指明指明总线操作周期的开始和操作周期的开始和结束束u地址、数据及地址
34、、数据及读/写等控制信号可在写等控制信号可在时钟沿沿处改改变n优点：点：电路路设计简单，总线带宽大，数据大，数据传输速速率快率快n缺点：缺点：时钟以最慢速以最慢速设备为准，高速准，高速设备性能将性能将受到影响受到影响同步时钟地址信号数据信号控制信号延时延时4242林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计异步并行异步并行总线时序序n特点：系特点：系统中可以中可以没有没有统一的一的时钟源源，模，模块之之间依靠各种依靠各种联络（握手）信号（握手）信号进行通信，以确定下行通信，以确定下一步的一步的动作作n
35、优点：点：全互全互锁方式可靠性高，适方式可靠性高，适应性性强n缺点：缺点：控制复控制复杂，交互的，交互的联络过程会影响系程会影响系统工工作速度作速度地址信号地址信号数据信号数据信号主主设备联络信号信号从从设备联络信号信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）4343林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计半同步并行半同步并行
36、总线时序序n特点：同特点：同时使用主模使用主模块的的时钟信号和从模和从模块的的联络信号n优点：点：兼有同步总线的速度和异步总线的可靠性与适应性兼有同步总线的速度和异步总线的可靠性与适应性Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号4444林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.2总线标总线标准准n总线标准包括：准包括：u逻辑规范：范：逻辑信号信号电平平u时序序规范范u电气气规范范u机械机械规范范u通
37、信通信协议4545林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.2.1SoC的片内的片内总线n片上片上总线特点特点u简单高效高效结构构简单：占用：占用较少的少的逻辑单元元时序序简单：提供：提供较高的速度高的速度接口接口简单：降低：降低IP核核连接的复接的复杂性性u灵活，具有可复用性灵活，具有可复用性地址地址/数据数据宽度度可可变、互互联结构构可可变、仲裁机制仲裁机制可可变u功耗低功耗低信号尽量不信号尽量不变、单向信号向信号线功耗低、功耗低、时序序简单n片内片内总线标准准uARM的的AMBA、IBM的
38、的CoreConnectuSilicore的的Wishbone、Altera的的Avalon4646林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计ARM的的AMBA:AdvancedMicrocontrollerBusArchitecturen先先进高性能高性能总线AHB（AdvancedHigh-performanceBus）u适用于高性能和高吞吐适用于高性能和高吞吐设备之之间的的连接，如接，如CPU、片上片上存存储器、器、DMA设备、DSP等等n先先进系系统总线ASB（AdvancedSystemB
39、us）u适用于高性能系适用于高性能系统模模块。与。与AHB的主要不同是的主要不同是读写数据写数据采用了一条双向数据采用了一条双向数据总线n先先进外外设总线APB（AdvancedPeripheralBus）u适用于低功耗外部适用于低功耗外部设备，经优化减少了功耗和接口复化减少了功耗和接口复杂度度u适合适合较复复杂的的应用，需要遵守用，需要遵守较简单的操作的操作协议；拥有有众多的第三方支持众多的第三方支持4747林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AMBA总线总线4848林水生2013电子科技大
40、学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AMBA2.0总线结构构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPB4949林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计IBMCoreConnectn处理器理器局部局部总线PLB（ProcessorLocalBus）u高高带宽、低延、低延迟、高性能、高性能u连
41、接高速接高速CPU核、高速核、高速MEM控制器、高速控制器、高速DMAC等高等高性能性能设备n片内的片内的外外设总线OPB（On-chipPeripheralBus）u连接低性能接低性能设备，减少其，减少其对PLB的性能影响的性能影响u通通过OPB桥实现PLB主主设备和和OPB从从设备的数据的数据传输n设备控制寄存器控制寄存器总线DCR（DeviceControlRegister）u用于配置用于配置PLB设备和和OPB设备的状的状态寄存器和控制寄寄存器和控制寄存器存器u减减轻PLB总线在低性能状在低性能状态下的下的负荷荷n方案完整，但一般用于高性能系方案完整，但一般用于高性能系统设计中（如工中
42、（如工作站），不太适合作站），不太适合简单的嵌入式系的嵌入式系统应用用5050林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计CoreConnect总线结构框构框图Embedded System高性能高性能CPU核核高速高速存储器存储器仲裁仲裁DMAC核核外部总线结构外部总线结构接口接口OPB 桥桥KeyboardUARTTimerPIOPLBOPBDCR5151林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计Sil
43、icore的的Wishbonen定定义了一条高速了一条高速总线的的信号和信号和总线周期周期。在复在复杂系系统中可采用两条中可采用两条Wishbone总线分分别连接高速和低速接高速和低速设备，两条，两条总线之之间的的接口接口简单n提供了提供了4种互种互连方式方式：两个：两个IP核的点到点核的点到点连接；多个串行接；多个串行IP核的数据流核的数据流连接；多个接；多个IP核核的共享的共享总线连接、高吞吐量的交叉开关接、高吞吐量的交叉开关n完全免完全免费，开，开发性性强；结构构简单、互、互连灵灵活；通常活；通常应用于用于简单的嵌入式控制器和一的嵌入式控制器和一些高速系些高速系统中，但中，但对高性能系高
44、性能系统的支持不的支持不够5252林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计Altera的的Avalonn主要用于主要用于Altera公司的公司的NIOS软核核系系统中中实现SOPCn规定了定了主主设备和从和从设备之之间进行行连接的端接的端口和通信口和通信时序，配置序，配置简单，可由，可由EDA工具工具（SOPCBuilder）快速生成）快速生成n采用采用从从设备仲裁仲裁技技术，允，允许多个主多个主设备真真正同步操作，正同步操作，优化了数据流，提高了系化了数据流，提高了系统的吞吐量的吞吐量5353林
45、水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计Avalon的交的交换式式总线结构构5454林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AMBA总线总线 nAMBA总线规范是由总线规范是由ARM公司推出的一种用于高性能嵌入公司推出的一种用于高性能嵌入式微处理器设计的片上总线标准，由于式微处理器设计的片上总线标准，由于AMBA总线的开放总线的开放性和其本身的高性能，以及由于性和其本身的高性能，以及由于ARM处理器的广
46、泛应用，处理器的广泛应用，AMBA已成为已成为SOC设计中使用最广泛的总线标准。设计中使用最广泛的总线标准。n目前目前AMBA总线规范的版本为总线规范的版本为3.0，它定义了三组不同的，它定义了三组不同的总线：总线：AMBA高性能总线高性能总线AHB，AMBA高性能系统总线高性能系统总线ASB和和AMBA高性能外设总线高性能外设总线APB。nAHB作为高性能的系统中枢总线驱动速度较快的设备，支作为高性能的系统中枢总线驱动速度较快的设备，支持突发模式的数据传送和事务分隔，并支持流水线操作。持突发模式的数据传送和事务分隔，并支持流水线操作。nAPB则是作为传送速度较低的外围设备总线，驱动速度较则是
47、作为传送速度较低的外围设备总线，驱动速度较慢的设备。慢的设备。 5555林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计ARM处处 理理器核器核宽带片上宽带片上RAMDMA控控 制制器器宽带外部宽带外部RAM接口接口桥桥UARTPIO定定 时时器器键键盘盘控控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支持多个主控制器（最多16个模块）
48、；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架5656林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB总线的接口信号总线的接口信号 nAHB系统由主模块系统由主模块(Master)、从模块、从模块(Slave)和基础结和基础结构构(Infrastructure)3部分组成，整个部分组成，整个AHB总线上的传总线上的传输都是由主模块发出，由从模块负责回应。基础结构输都是由主模块发出，由从模块负责回应。基础结
49、构则由仲裁器则由仲裁器(arbiter)、主模块到从模块的多路器、从模、主模块到从模块的多路器、从模块到主模块的多路器块到主模块的多路器、译码器、虚拟从模块、虚拟主、译码器、虚拟从模块、虚拟主模块等组成。模块等组成。AHB总线的接口信号总线的接口信号时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。5757林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统
50、设计AHB总线的互连总线的互连5858林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB总线主模块接口总线主模块接口 5959林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB总线从模块接口总线从模块接口 6060林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB总线仲裁器接口总线仲裁器接口 6161林水生2013电
51、子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB基本传输基本传输 n在在AHB总线上，一次完整的传输可以分成两个阶段：总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传送的地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一个时钟周期，是地址与控制信号，这个阶段只持续一个时钟周期，在在HCLK的上升沿数据有效，所有的从模块都在这个的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。上升沿采样地址信息。n数据传送阶段传送的是读或写的数据和响应信号，这数
52、据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传送无一阶段可以持续一个或几个时钟周期。当数据传送无法在一个时钟周期完成时，可以通过法在一个时钟周期完成时，可以通过HREADY信号来信号来延长数据传送周期，延长数据传送周期，HREADY信号为低电平时，表示信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周传输尚未结束，于是就在数据传送阶段中加入等待周期，直到期，直到HREADY信号为高电平为止。信号为高电平为止。6262林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与
53、嵌入式系统设计AHB基本传输过程基本传输过程6363林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计AHB总线流水线操总线流水线操6464林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB总线总线 APB从单元的接口信号从单元的接口信号APB主要主要用于低带用于低带宽的周边宽的周边外设之间外设之间的连接的连接 在在APB里面唯一的主模块就是与里面唯一的主模块就是与AHB总线相接的总线相接的APB桥。桥。6565林
54、水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB传输传输 nAPB上的状态图上的状态图6666林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB写传输时序图写传输时序图 6767林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB读传输时序图读传输时序图 6868林水生2013电子科技大学电子科技大学通信与信息工程学院
55、通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB桥桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AMBAAPB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输总线传输。6969林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计APB桥的传输过程桥的传输过程7070林水生2013电子科技大
56、学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计n锁锁存存地地址址并并在在整整个个传传输输过过程程中中保保持持其其有有效效，直直到数据传送完成。到数据传送完成。n地地址址译译码码并并且且生生成成一一个个外外部部选选择择信信号号PSELx，在一次传输期间只有一个选择信号有效在一次传输期间只有一个选择信号有效. n写传送时驱动数据到写传送时驱动数据到APB总线上。总线上。n读传时驱动读传时驱动APB数据到系统总线上。数据到系统总线上。n为传送触发使能信号为传送触发使能信号PENABLE，使其有效。，使其有效。 APB桥桥的功能的功能
57、7171林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线设计总线设计要素要素n信号信号线类型型u专用信号用信号线u复用信号复用信号线n总线仲裁方法仲裁方法u集中仲裁集中仲裁u分布仲裁分布仲裁n总线定定时方法方法u同步同步u异步异步n总线宽度度u地址地址总线宽度度u数据数据总线宽度度n数据数据传输类型型u读/写写/读-修改修改-写写/写后写后读/块传输（联系系传输）7272林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系
58、统设计4.2.2PCI总线总线nPeripheralComponentInterconnect，外，外部部设备互互连总线，在，在CPU与外与外设之之间提供提供了一条独立的数据通道，使得每种了一条独立的数据通道，使得每种设备都都能直接与能直接与CPU联系，支持即插即用系，支持即插即用nPCI总线信号信号u必必备的的PCI总线信号包括地址信号、数据信号、信号包括地址信号、数据信号、接口控制信号、接口控制信号、错误报告信号、仲裁信号和系告信号、仲裁信号和系统信号信号u可可选的的PCI总线信号包括信号包括64位位总线扩展信号、展信号、接口控制信号、中断信号、接口控制信号、中断信号、Cache支持信号和
59、支持信号和边界界扫描信号描信号7373林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI总线总线架构架构nPCI总线总线是多是多层层次次总线总线7474林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI总线总线插座示意插座示意图图n根据根据电源源电压和位数不同分和位数不同分为4种种n长插槽插槽188针，短插槽，短插槽124针7575林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处
60、理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI插槽插槽实实物照片物照片7676林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI总线总线信号信号7777林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计必必备备的的PCI总线总线信号信号n地址和数据信号地址和数据信号uAD31:0，双向三，双向三态uC/BE3:0，双向三，双向三态，低有效，低有效uPAR，奇偶校，奇偶校验信号，双向三信号，双向三
61、态n接口控制信号接口控制信号uFRAME，帧周期信号，低周期信号，低电平有效平有效uIRDY，主，主设备准准备好信号，低好信号，低电平有效平有效uTRDY，从，从设备准准备好信号，低好信号，低电平有效平有效uSTOP，从，从设备要求主要求主设备停止当前数据停止当前数据传输，低，低电平平有效有效uIDSEL，初始化，初始化设备选择，输入入uDEVSEL，设备选择信号，低信号，低电平有效平有效7878林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计必必备备的的PCI总线总线信号（信号（续续）n错误报告信号告信
62、号uPERR，报告数据奇偶告数据奇偶检验错，低，低电平有效平有效uSERR，系，系统出出错信号，低信号，低电平有效平有效n仲裁信号仲裁信号uREQ，总线占用占用请求信号，双向三求信号，双向三态，低有效，低有效uGNT，总线占用允占用允许信号，双向信号，双向单台，低有效台，低有效n系系统信号信号uCLK：时钟，输入入uRST，复位，复位，输入入7979林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计可可选选的的PCI总线总线信号信号n64位位总线扩展信号展信号uAD64:32，双向三，双向三态uC/BE7:
63、4，双向三，双向三态，低，低电平有效平有效uREQ64，64传输请求，低求，低电平有效平有效uACK64，表示从，表示从设备将用将用64位位传输，低，低电平有效平有效uPAR64，奇偶双字，奇偶双字节校校验，双向三，双向三态，低，低电平有效平有效n接口控制信号接口控制信号uLOCK，锁定信号，低定信号，低电平有效平有效n中断信号中断信号uINTA/INTB/INTC/INTD，中断信号，低，中断信号，低电平有效，漏平有效，漏极开路极开路8080林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计可可选选的的P
64、CI总线总线信号（信号（续续）nCache支持信号支持信号uSBO，试探返回信号，低探返回信号，低电平有效，平有效，输入或入或输出出uSDONE，表示命中一个，表示命中一个缓冲行，冲行，输入或入或输出。有效出。有效时，表明探表明探测完成，无效完成，无效时，表明探，表明探测结果仍未确定果仍未确定n边界界扫描信号描信号uTDI，数据，数据输入入uTDO，数据，数据输出出uTCK，时钟uTMS，模式，模式选择uTRST，复位，复位8181林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI总线总线命令表命令表
65、C/BE3:2命令类型说明0000中断应答（中断识别）0001特殊周期0010I/O读（从I/O口地址中读数据）0011I/O写（向I/O口地址空间写数据）0100保留0101保留0110存储器读（从内存空间映像中读数据）0111存储器写（从内存空间映像中写数据）1000保留1001保留1010配置读1011配置写1100存储器多行读1101双地址周期1110存储器读一行1111存储器写并无效m1这个也是多了冒号个也是多了冒号8282林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计PCI总线读时总线读时序
66、序n突突发读时发读时序，可序，可连续连续多字多字节节操作操作8383林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4.2.3异步串行通信异步串行通信总线n串行串行总线上的信息上的信息则按位按位传输，通常只需，通常只需1根或根或2根数据根数据线，没有地址没有地址总线、控制、控制总线n采用差分信号采用差分信号(differentialsignal)传输技技术n具有低功耗、低具有低功耗、低误码率、低串率、低串扰和低和低辐射等射等优点点n高速串行高速串行总线的三大特征的三大特征u差分信号差分信号传输u以数据包形
67、式以数据包形式传送信息送信息(地址、数据、命令地址、数据、命令)u点点对点通信点通信n串行通信的通信方式、距离、速率、差串行通信的通信方式、距离、速率、差错控制、控制、传输方式方式COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire8484林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计总线共享技共享技术数据压缩技术多级编码技术各种调制解
68、调技术 时分复用时分复用频分复用频分复用8585林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行数据的通信方式串行数据的通信方式n单工工n半双工半双工n双工双工n多工多工8686林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行通信串行通信传输距离距离n串行数据在串行数据在基基带传送送方式下（指信号按原方式下（指信号按原样传输），通常只能），通常只能传输几十米至几百米，几十米至几百米，并且并且传输速率越大，速率
69、越大，传输距离越短距离越短n调制解制解调方法包括方法包括频移移键控控FSK、幅移、幅移键控控ASK、相移、相移键控控PSK等方式等方式串串行行接接口口MODEMMODEM计计算算机机串串行行接接口口计计算算机机串串行行接接口口8787林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行通信串行通信传输速率速率n比特率比特率(bps)：系系统单位位时间内内传送送有效二有效二进制数制数据的位数据的位数n波特率：波特率：通信通信线路上基本路上基本电信号信号状状态的的变化化频率率n基波基波传送方式：比特率波特率送
70、方式：比特率波特率n载波波传送方式：比特率波特率送方式：比特率波特率nn110、300、600、1200、2400、4800、9600、152008888林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行通信的差串行通信的差错控制控制n差差错控制方式控制方式u检错重重发ARQ(AutomaticRepeatRequest)：接收端：接收端检错并要求重并要求重发，要反，要反馈，通信效率，通信效率低，差低，差错控制控制简单u前向前向纠错FEC(ForwardErrorCorrection)：接收端接收端纠正
71、正错误，差，差错控制控制电路复路复杂u混合混合纠错HEC(HybridErrorCorrection)：综合前合前2者，者，误码率低率低n检错：如何如何发现传输中的中的错误，奇偶校，奇偶校验n纠错：发现错误后后,如何消除和如何消除和纠正正错误，CRC8989林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计传输方式方式n串行同步：收串行同步：收发双方需要使用（双方需要使用（传送）送）同同一一时钟信号信号n串行异步：双方串行异步：双方时钟不要求不要求严格同步格同步串行同步串行同步同步方式：同步方式：传输信息的
72、信息的字字节与字与字节之之间、位与位位与位之之间均与均与时钟严格同步格同步通常以数据通常以数据块为基本基本单位位进行行传送送9090林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行同步串行同步n同步字符或同步同步字符或同步标志或采用硬件同步信号志或采用硬件同步信号确定确定传送的起送的起始始位置，然后位置，然后传送准送准备好的好的信息数据信息数据，最后，最后发送送CRC校校验字符字符n同步串行数据同步串行数据传输格式格式9191林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微
73、处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计串行通信串行通信IICn串行数据串行数据线SDA、串行、串行时钟线SCLSDASDASCLSCL微控微控微控微控制器制器制器制器A ALCDLCDADCADCRAMRAM微控微控微控微控制器制器制器制器B B9292林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计异步串行通信异步串行通信n以以字符字符为基本基本单位位n帧间异步异步，无需使用（，无需使用（传送）同一送）同一时钟源，收源，收发双方的双方的时钟在在误差范差范围内内n帧内内各位按固定各
74、位按固定时序和序和顺序序传送送9393林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计异步串行通信接收判决异步串行通信接收判决n收收发双方的本地双方的本地时钟波特率因子波特率因子n波特率波特率Tn16时起始位起始位数据位数据位b0接收方接收方检测到低到低电平平连续检测到到8次次低低电平后确平后确认收收到起始位到起始位收收到到起起始始位位后后每每隔隔16个个时钟脉脉冲冲T对数数据据线采采样1次次，以以确确保保可可以以在在稳定定状状态接接收收到到该bit数据数据8T16T16T接收到接收到的信号的信号本地本地
75、时钟9494林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计异步通信数据异步通信数据帧结构构n1位起始位，再从最低位（位起始位，再从最低位（b0）开始）开始传送送7位信息位信息位，然后是位，然后是1位奇偶校位奇偶校验位，最后是位，最后是1位（或位（或1.5位、位、2位）停止位位）停止位偶校偶校验、一位停止位、一位停止位时传送数据送数据53H时的的波形波形停停止止位位校校验验位位D6D5D4D3D2D1D0起起始始位位1 0 1 0 1 0 0 1 1 09595林水生2013电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计作作业业n2、3、4、5、6、13、14、159696
