第9章数字电路基础

《第9章数字电路基础》由会员分享，可在线阅读，更多相关《第9章数字电路基础（37页珍藏版）》请在金锄头文库上搜索。

1、跳转到第一页第第9章章 数字电路基础数字电路基础本章主要讨论数字电路的基本知识，包括数制及其转换；基本门电路；逻辑函数的化简；组合逻辑电路及时序逻辑电路的基本设计及应用。 9.1 数制与编码数制与编码9.1.1 数制数制-各种进位计数制。 1、十进制特点：1、10个有序的数字符号0； 2、“逢十进一”的进位原则。其中：“十”为基数。例如（2187.74）D =2103+1102+8101+7100+710-1+410-2其中：103、102、101、100、10-1、10-2为不同位置的权。任意十进制数都可展开为按权展开式： （N N）D D=K=Ki i1010i i跳转到第一页 2 2、二

2、进制、二进制例如例如: (110.1): (110.1)B B 3 3、八进制、八进制特点：特点：1 1、 0 0和和1 1两个字符构成；两个字符构成； 2 2、“逢二进一逢二进一” 的进位原则；的进位原则； 3 3、 按权展开式为：按权展开式为： =1=12 23 3+1+12 22 2+0+02 21 1+1+12 20 0+1+12 2-1-1特点：特点： 1 1、 由个字符构成；由个字符构成； 2 2、“逢八进一逢八进一” 的进位原则；的进位原则； 3 3、 按权展开式为：按权展开式为： Ki为第i位的系数，2i为第i位的权。跳转到第一页特点： 1、16个符号0 ，A F 构成； 2、

3、“逢十六进一”的进位原则； 3、按权展开式为：例如例如: (2A.F7): (2A.F7)H H 4 4、十六进制、十六进制=216=2161 1+1016+10160 0+1516+1516-1-1+716+716-2-2跳转到第一页数制之间的转换1、非十进制转换成十进制 【例题例题2 2】（136.2)O= (?)【例题例题3 3】（BD2.3C）H=（?)方法： 将非十进制数采用按权展开式相加，其和为等值的十进制数。 【例题例题1 1】（10111.11)B= (?） 解：（10111.11)B = 123+122+121+120+12-1+12-2=(23.75)D 解：（136.2)

4、O= 182+381+680+28-1=（94.25)D 解：（BD2.3C)H = 11162+13161+2160+316-11216-2 =（3026.234375)D跳转到第一页2、十进制转换成其它进制【例题例题4 4】（11.85）D=（?)B211 余余 1 K052 余余 0 K212 余余 1 K122 余余 1 K30（11）D=（1011)B方法：整数部分转换采用除基取余法。 小数部分转换采用乘基取整法解： 整数部分的转换过程：跳转到第一页小数部分的转换过程：积的整数积的整数 MSB LSBMSB LSB0.852=1.6 0.62=1.2 0.22=0.4 110（0.8

5、5）D=（0.110）最终结果（最终结果（11.85)D=(1011.110)B 0.1 0 1跳转到第一页7033余余 数数 MSB3 3 0 7 LSB （1735）D=（3307）O【例题例题5 5】（1735.1875）D=（?)O解：整数部分的转换过程：跳转到第一页小数部分的转换： 0.18758=1.50 0.508=4.004 14MSB 0.1（0.18750.1875）D D= =（0.14)0.14)O O (1735.1875)(1735.1875)D D=(3307.14)=(3307.14)O O4 LSB跳转到第一页3、二进制与八进制、十六进制的转换（1）八进制与二

6、进制之间的转换(11100101.11101011)B=(011 100 101 .111 010 110)B =(345.726)O()O62.7543【例题例题5 5】（11100101.111010110）B=（?)O解：方法：以二进制小数点为起点，分别向左、右，每 三位分一组转换成八进制数，不足补0。 整数从低位到整数从低位到高位，三位一高位，三位一组，小数从高组，小数从高位到低位三位位到低位三位一组一组跳转到第一页（2）二进制与十六进制的转化【例题例题6 6】（10011100101101001000）B=（?)H 解：(10011100101101001000)B=(1001 11

7、00 1011 0100 1000)B =()H84BC9=( 9CB48 ) H方法：以二进制小数点为起点，分别向左、右，每四位为一组转换成十六进制数，不足补0。 整数从低位到整数从低位到高位，四位一高位，四位一组，小数从高组，小数从高位到低位四位位到低位四位一组一组跳转到第一页 表示不同事物的数码称为代码，编制代码时遵循的规则就叫码制。 我们习惯使用十进制，计算机硬件基于二进制，两者的结合点就是 BCD (Binary Coded Decimal ) 码 ，即用二进制编码表示十进制的十个符号09。至少要用四位二进制数才能表示09，因为四位二进制有16种组合。 现在的问题是要在16种组合中挑

8、出10个，分别表示09，怎么挑呢？不同的挑法构成了不同的BCD码，如：8421码、2421码等，其中的数字表示位权，还有余3码、格雷码等。9.1.2 码制码制十进制数码0123456789*8421（BCD）码0000000100100011010001010110011110001001跳转到第一页9.2 基本逻辑门电路基本逻辑门电路逻辑，是指条件与结果之间的关系。9.2.1 与逻辑及与门电路与逻辑及与门电路 逻辑表达式逻辑表达式F= A F= A B = ABB = AB与逻辑真值表与逻辑真值表与逻辑关系表与逻辑关系表开关开关A A 开关开关B B灯灯F F断 断断 合合 断合 合灭灭灭亮

9、ABF1 01 10 10 00010ABF 逻辑符号逻辑符号也有用也有用“ “ ” ”、“”“”、“”“”、“ “&”&”表示表示只有决定某一事件只有决定某一事件的所有条件全部具备，的所有条件全部具备，这一事件才能发生这一事件才能发生跳转到第一页逻辑表达式逻辑表达式F= A F= A + + B B或逻辑真值表或逻辑真值表9.2.2 或逻辑及或门电路或逻辑及或门电路ABF1 01 10 10 01110N N个输入：个输入：F= A + B+ .+ N与与只有决定某一事件的所有条件中至少有一个具备，这一事件才能发生或逻辑运算符，也有用“”、“”表示跳转到第一页9.2.3 非逻辑及非门电路非逻

10、辑及非门电路非逻辑真值表非逻辑真值表AF0110逻辑表达式逻辑表达式 F= A F= A 当决定某一事件的条件满足时，当决定某一事件的条件满足时，事件不发生；反之事件发生事件不发生；反之事件发生。“ “-”-”非逻辑运算符非逻辑运算符跳转到第一页9.2.4 复合门电路复合门电路与非门逻揖符号 或非门逻辑符号 F=F=ABF=1异或门逻辑符号F=AB=AB+ABFAB=同或门逻辑符号F=AB= AB=A B+AB跳转到第一页A+ =1 A+A=A 交换律： AB=BA A+B=B+A结合律： ABC=（AB)C=A（BC） A+B+C=（A+B)+C=A+(B+C)分配律： A（BC）=AB+A

11、C A+BC=(A+B）（A+C）反演律：9.3 基本逻辑及应用基本逻辑及应用9.3.1 基本逻辑关系基本逻辑关系与逻辑：F=AB 或逻辑：F = A+B 非逻辑：F =9.3.2 逻辑代数的运算法则的基本规律逻辑代数的运算法则的基本规律0A=0 1A=A A=0 AA=A 0+A=A 1+A=1 =A1基本运算法则基本运算法则 2逻辑代数的基本定律逻辑代数的基本定律跳转到第一页9.3.3 逻辑函数的卡诺图法化简逻辑函数的卡诺图法化简1最小项的概念最小项的概念 (1) 最小项的定义对于有n个变量的逻辑函数，可组成2n个乘积项，且满足： 每个乘积项中包含了全部变量。 每个变量在每个乘积项中都以原

12、变量或反变量的形式只出现一次。 (2）最小项的性质 对任意一个最小项，只有一组变量取值使它的值为1。而其余各种变量取值均使它的值为。 不同的最小项，使它的值为1的那组变量取值也不同。 对于变量的任一组取值，任意两个或多个最小项的乘积恒为0。 对于变量的任一组取值，全体最小项的和为1。 逻辑上相邻的两个最小项可合并为一项，并消去相反项。m7m6m5m4m3m2m1m0编 号111110101100011010001000对应变量取值 最小项三变量最小项表跳转到第一页2逻辑函数的卡诺图表示法逻辑函数的卡诺图表示法 （1）卡诺图又称最小项方格图，它是用2n个方格来表示n个变量的2n个最小项，并使在逻

13、辑上相邻的最小项在空间位置上也相邻。它既可以表示逻辑函数，也可直接化简逻辑函数。 具体做法是：先把逻辑函数化成最小项表达式，然后在卡诺图上把式中各最小项所对应的方格内填入1，其余方格内填入0（也可不填），就得到了该逻辑函数的卡诺图。为使其具有空间相邻性，将11与10互换位置跳转到第一页【例例9-5】 画出逻辑函数Y = 的卡诺图。解：解： 该逻辑函数共有A、B、C三个变量，其表达式为最小项表达式。根据画逻辑函数卡诺图的方法，可得到该函数的卡诺图 1 1 1 1 0 0 0 0 3逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 （l） 画出逻辑函数的卡诺图。 （2）合并卡诺图中相邻的最小项。 圈要

14、尽量大，但只有相邻的1才能被圈在一起。 圈要尽量少，但所有填1的方格必须被圈，不能遗漏。 每个为1的方格可被圈多次，但每个圈中至少有一个1只被圈过一次。 同一行或同一列的首尾方格相邻。 四个顶点是相邻的。步骤把卡诺图中2n个相邻最小项方格用圈圈起来进行合并，直到所有为1的方格圈完为止。画圈的规则 将合并化简后的各与项进行逻辑加，即为所求逻辑函数的最简与-或式。跳转到第一页【例例9-8】 用卡诺图化简逻辑函数 Y = 。1 1 1 1 1 1 （2）合并最小项。可画两个圈。注意卡诺图中四个顶角的四个1是相邻的。（3）写出最简与-或式。Y =（l）画卡诺图。解：解：写出最小项表达式Y = m2+m

15、8+m0+m11+m9+m10= m（0，2，8，9，10，11）跳转到第一页4具有无关项的逻辑函数的化简具有无关项的逻辑函数的化简 （1）逻辑函数中的无关项，有些n变量逻辑函数，变量的取值有时是带有约束条件的，不一定所有的变量取值组合都会出现，即函数不一定与2n个最小项都有关系，而是仅与其中一部分有关，与另一部分无关。我们称那些与逻辑函数值无关的最小项为无关项，也称随意项、约束项。 （2）利用无关项化简逻辑函数 在卡诺图中，无关项所对应的方格常用“”或“”来表示。因为无关项是不会出现或对函数值没有影响的项，因此在用卡诺图化简时，根据需要，可以看作1或0。【例例9-11】 用卡诺图化简具有无关

16、项的逻辑函数 Y = F（A，B，C，D） m（1，3，5，7，9） d（10，11，12，13）解：解：（l）画卡诺图。在最小项方格内填1， 在无关项方格内填。（2）合并相邻最小项。 与1相邻并圈在一起的被当作1方格，没有被圈的方格可以不用或可当做0。1方格不能遗漏。（3）写出逻辑函数的最简与-或式。Y =1 1 1 1 1 跳转到第一页9.4 触发器触发器。 9.4.1 基本基本RS触发器触发器 触发器是具有记忆功能的集成门电路，是一种具有两种稳定状态的电路，可以分别代表二进制数码1或0。当外加触发信号时，触发器能从一种状态翻转到另一种状态低电平有效反馈反馈两个输入端两个输入端两个输出端两

17、个输出端逻辑符号逻辑符号1 1、电路结构、电路结构跳转到第一页2 2、逻辑功能分析、逻辑功能分析 输入组合1：Qn+1R S功能功能Qn功能表功能表 0 101100置置0 000011R为置0输入，低电平有效01跳转到第一页Qn+1R S功能功能Qn功能表功能表 0 1置置0 000011 0100011置置1 11101 输入组合2：01S为置1输入，低电平有效跳转到第一页 输入组合3：Qn+1R S功能功能Qn功能表功能表 0 1置置0 000011 0置置1 111011 10010011101保持保持0 0不定不定01跳转到第一页 输入组合4：Qn+1R S功能功能Qn功能表功能表

18、0 1置置0 000011 0置置1 111011 11110010101保持保持0 0不定不定01跳转到第一页3 3、逻辑功能描述方法、逻辑功能描述方法 （1）功能表 （2）特性方程 由功能表画出卡诺图得特性方程：Qn+1R S功能功能Qn 0 1置置0 000011 0置置1 111011 10101保持保持0 0不定不定01（约束条件）（约束条件）跳转到第一页（3 3）波形图）波形图【例1】在用与非门组成的基本在用与非门组成的基本RSRS触发器中，设初始状态为触发器中，设初始状态为0 0，已知输入已知输入R R、S S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。跳转到

19、第一页4 4、基本、基本RSRS触发器的特点触发器的特点有两个互补的输出端，有两个稳定的状态。有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间。具有记忆功能(RD、SD都为1时，保持原来状态)。跳转到第一页二、边沿二、边沿触发器触发器时钟触发方式 在数字系统中，常用时钟脉冲控制触发器的翻转时刻，使各触发器按一定节拍同步动作，一个时钟脉冲信号通常是以矩形脉冲的形式给出。电平触发边沿触发低电平触发上升沿触发下升沿触发高电平触发01跳

20、转到第一页1、边沿JK触发器（1）逻辑功能描述方法逻辑符号逻辑符号功能表功能表在在CPCP上升沿时上升沿时, ,接收接收J J、K K信息信息,Q,Q不变化不变化在在CPCP下降沿时下降沿时, ,根据接收根据接收到的到的J J、K K信息，信息，Q Q变化变化CP跳转到第一页特性方特性方程程 波形图波形图【例例3 3】已知已知JKJK触发器触发器J J、K K的波形如图所示，画出输出的波形如图所示，画出输出 Q Q 的波形图（设初始状态为的波形图（设初始状态为0 0）。）。 解：在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） （2）判断

21、触发器次态的依据是时钟脉冲下降沿前一瞬间输入状态。跳转到第一页（2）集成JK触发器74LS107跳转到第一页RDC1SQSRQD1D2、边沿D触发器（1）逻辑功能描述方法0011D0101Qn0011Qn+1输出状态输出状态同同D D状态状态 功能功能 功能表功能表上升沿触发下降沿触发跳转到第一页特性方程为：Q n+1=D （CP到来）【例3】已知已知D D触发器的输入波形触发器的输入波形，画出输出波形图。，画出输出波形图。解：在画波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。跳转到第一页（2）集成双D触发器74HC74特点：特点： 单输入端的双D触发器。 它们都带有直接置0端RD和直接置1端SD，为低电 平有效。 为CMOS边沿触发器，CP上升沿触发。引脚图跳转到第一页9.5 9.5 计数器计数器加法计数器的逻辑电路图 二进制加法计数器的工作波形图