《数字逻辑电路课件：4、第四章 组合逻辑电路》由会员分享，可在线阅读，更多相关《数字逻辑电路课件：4、第四章 组合逻辑电路（155页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 组合逻辑电路组合逻辑电路学习要求：学习要求：了解组合逻辑电路的特点；熟练掌握组合电路分析和设计的基本方法；了解竞争、冒险的概念；掌握消除冒险的基本方法。4.14.1组合逻辑电路的特点：组合逻辑电路的特点：组合逻辑电路的特点：组合逻辑电路的特点：如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关, 则称该电路为组合逻辑电路.组合逻辑电路需要讨论的两个基本问题是分析与设计.组合电路组合电路x1x2xlz1z2zmzi = fi (x1, x2, , xl) i=1, 2, , m4.24.2组合逻辑函数的分析与设计组合逻辑函数的分析与设计组
2、合逻辑函数的分析与设计组合逻辑函数的分析与设计1、组合逻辑电路的分析、组合逻辑电路的分析：根据给定的组合电路，写出逻辑函数表达式，并以此来描述它的逻辑功能，确定输入与输出的关系，必要时对其设计的合理性进行评定。分析的一般步骤：分析的一般步骤：分析的一般步骤：分析的一般步骤：第一步：第一步：第一步：第一步：写出给定组合电路的逻辑函数表达式；第二步：第二步：第二步：第二步：化简逻辑函数表达式；第三步：第三步：第三步：第三步：根据化简的结果列出真值表；第四步：第四步：第四步：第四步：功能评述。解：解：化简：1ACBACFP1P2P3P4B&例例1：分析下图给定的组合电路。&1ACB1F列出真值表功能
3、评述由真值可知, 当A、B、C取相同值时, F为1, 否则F为0。所以该电路是一个“一致性判定电路。A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11例例2：分析下图给定的组合电路。=1ACBACFP2P3P4B&P1P5P6BC111解：一：写出逻辑表达式P1 = A + BP2 = A + CP3 = B CP4 = B + CP5 = P1P2 = (A + B)(A + C)P6 = P3P4 = (B C)(B + C) F = P5P6 =(A + B)(A + C)(B C)(B + C)二：化简F=(A + B)(A +
4、 C)(B C)(B + C) =(A + B)(A + C)(BC + BC)(B + C)=(AB + A + C)(BC + BC)(B +C) =(B + A + C)(BC + BC)(B +C)=(BC + BC)(B +C)=BC + BC=B CA B CF0 0 000 0 110 1 010 1 101 0 001 0 111 1 011 1 10三：列出逻辑函数的真值表四：逻辑问题评述 等效逻辑电路略。2、组合逻辑电路的设计组合逻辑电路的设计根据给定要求的文字描述或逻辑函数，在特定条件下，找出用最少的逻辑门来实现给定逻辑功能的方案，并画出逻辑电路图。设计的一般步骤：设计的
5、一般步骤：设计的一般步骤：设计的一般步骤：第一步第一步第一步第一步：根据逻辑要求建立真值表；第二步：第二步：第二步：第二步：根据真值表写出逻辑函数的最小项之和表达式；第三步：第三步：第三步：第三步：化简并转换为适当的形式；第四步：第四步：第四步：第四步：根据表达式画出逻辑电路图；例1：假设有两个正整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非”门设计一个判别XY的逻辑电路。解：第一步 建立真值表x1 y1 x2 y2 F1 0 d d0 0 1 01 1 1 01 1 1第二步 写出逻辑表 达式F(x1,y1,x2,y2)=x1y1+x1y1x2y2+x1y1x2
6、y2第三步 化简x1y100 01 11 1000011110x2y20001000110010110F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y21）、）、单输出组合电路设计单输出组合电路设计第四步 画出逻辑电路图F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2F(x1,y1,x2,y2)=x1y1y1x2y2x1x2y2x1Fx1&x2y1&y2例：有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或两种类型以上的探测器发生火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。解：首先
7、，指定变量并编码：（逻辑抽象）首先，指定变量并编码：（逻辑抽象）设A、B、C分别表示烟感、温感、紫外光感三种探测器的探测信号，为报警控制电路的输入，以1表示高电平，表示有火灾，0表示低电平，表示无火灾； 设F为报警控制电路的输出，以1表示高电平，表示有火灾报警，以0表示低电平，表示无火灾报警。例2：用与非门设计一个三变量多数表决电路。解解：第一步：建立真值表； 输入即表达者, 共有3个, 分别用A、B、C表示, 并设“同意”为1，“反对”为0。 输出即决议是否通过, 用F表示, 并设通过为1, 否决为0。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1
8、 011 1 11第二步：写出最小项之和表达式；第三步：化简并转换成适当形式；第四步：画出逻辑图。100 01 11 1001ABC111&ACBF&F(A, B, C)=m(3, 5, 6, 7)F(A, B, C)=AB+AC+BC=AB+AC+BC =ABAC BC例3：用与非门设计一位数制范围指示器，十进制数用8421BCD码表示，当输入大于等于5时，电路输出为1，否则为0。解： 第一步 建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1
9、0 11 1 1 01 1 1 1A B C D F0000011111dddddd8421BCD码只利用了十种组合，还冗余六种组合。00 01 11 1000011110ABCDdd11001dd10001dd第二步 写出逻辑表达式第三步 化简F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)F(A,B,C,D)=A+BD+BC第四步 画出逻辑电路图AFB1&C&DF(A,B,C,D)=A + BD + BC=ABDBC只有原变量没有反变量输入，且用与非门实现只有原变量没有反变量输入，且用与非门实现几个名词几个名词: 生成项生成项(多余项，添加项）多余项
10、，添加项）尾部因子尾部因子：是指每个乘积项中带非号部分的因子是指每个乘积项中带非号部分的因子为生成项为生成项 例例在只有原变量，没有反变量输入条件下，用与非门实现在只有原变量，没有反变量输入条件下，用与非门实现函数函数解解用卡诺图对函数进行化简，如图所示用卡诺图对函数进行化简，如图所示化简结果为化简结果为两次求反，得两次求反，得若既有原变量，若既有原变量，又有反变量输入，又有反变量输入，则得逻辑电路图则得逻辑电路图: :现在没有反变量现在没有反变量输入，所以其逻输入，所以其逻辑电路如图：辑电路如图：第第1级反相器用来产生级反相器用来产生反变量，比前一个图多反变量，比前一个图多了一级门，为了一级
11、门，为3级门的级门的电路结构电路结构上图所示电路不是最佳结果。若对上图所示电路不是最佳结果。若对进行合并，得进行合并，得3级门的电路结构，级门的电路结构，比上图少比上图少4个反相器个反相器实际上，还可以进一步处理。对实际上，还可以进一步处理。对进行一些代数处理，进行一些代数处理，和和为化简中的为化简中的多余项多余项，这里称为，这里称为生成项生成项，加入这些生成项后，函数值不会改变加入这些生成项后，函数值不会改变上式中上式中3级门的电路结构，只需要级门的电路结构，只需要4个与非门，就实个与非门，就实现了现了F函数。函数。 由此可以看出，由此可以看出，在没有反变量输入的条件下在没有反变量输入的条件
12、下，组合电路的结构为组合电路的结构为3级门结构：级门结构： 第第1级为输入级，与非门器件的多少，取决级为输入级，与非门器件的多少，取决于函数中乘积项所包含的尾部因子种类的多少。于函数中乘积项所包含的尾部因子种类的多少。（尾部因子是指每个乘积项中带非号部分的因子）（尾部因子是指每个乘积项中带非号部分的因子） 第第2级为中间级或称为与项级，所含器件的级为中间级或称为与项级，所含器件的多少，取决于乘积项的多少。多少，取决于乘积项的多少。 第第3级为输出级或称为或项级。级为输出级或称为或项级。*只有原变量输入，用与非门只有原变量输入，用与非门设计步骤设计步骤： 逻辑功能要求逻辑功能要求-真值表得逻辑函
13、数表达式真值表得逻辑函数表达式 化简得最简与或式化简得最简与或式 寻找全部生成项进行乘积项合并，若找到可以寻找全部生成项进行乘积项合并，若找到可以和其合并的乘积项（和其合并的乘积项（除尾部因子以外的其它变量因除尾部因子以外的其它变量因子完全相同的乘积项如子完全相同的乘积项如 ）则这些生成）则这些生成项叫项叫有用生成项有用生成项，反之为，反之为无用生成项无用生成项。 进行尾部因子变换，尽可能减少尾部因子种类。进行尾部因子变换，尽可能减少尾部因子种类。 两次求反，得到与非与非表达式。两次求反，得到与非与非表达式。 画出逻辑电路图画出逻辑电路图例对于有两个或两个以上的尾部因子，且没有生对于有两个或两
14、个以上的尾部因子，且没有生成项或有生成项但无成项或有生成项但无有用生成项有用生成项时，采用：时，采用：并项法并项法或代替因子法或代替因子法减少减少尾部尾部因子。因子。例4：设计一个四位二进制码奇偶位发生器和奇偶检测器。解：第一步 建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 P0110100110010110 奇偶位发生器四位二进制码用B8、B4、B2、B1表示，输出的奇偶位用P表示，
15、采用偶校验偶校验原则。00 01 11 1000011110B8B4B2B10000000011111111第二步 写出逻辑表达式第三步 化简P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)P(B8,B4,B2,B1)= B8 B4 B2 B1第四步 画出逻辑电路图PB8=1B4=1=1B2B1奇偶检测器:B8F=1B4=1=1B2B1=1P奇偶检测器的输出为F。练习练习*练习：设计一个监测练习：设计一个监测信号灯工作状态的逻信号灯工作状态的逻辑电路。这组信号灯辑电路。这组信号灯分别为红、黄、绿三分别为红、黄、绿三盏。点亮状态只允许盏。点亮状态只允许为红、黄和绿三种之为
16、红、黄和绿三种之一。其他状态表示电一。其他状态表示电路出现故障。要求电路出现故障。要求电路能够产生故障信号，路能够产生故障信号，以提醒人员前去修理。以提醒人员前去修理。练习练习*练习练习*2）多输出组合逻辑电路的设计）多输出组合逻辑电路的设计(1)什么是多输出函数的组合逻辑电路什么是多输出函数的组合逻辑电路? 它是一种它是一种同一组输入变量同一组输入变量下具有多个输出的逻辑电路，下具有多个输出的逻辑电路，其框图见图所示。其框图见图所示。 A1 A2 An F1 F2 Fm组组 合合 逻逻 辑辑 电电 路路(2)多输出函数组合逻辑电路的特殊点多输出函数组合逻辑电路的特殊点? 多输出函数电路是一整
17、体，从多输出函数电路是一整体，从“局部局部”观点看，每个单独观点看，每个单独输出电路最简，从输出电路最简，从“整体整体”看未必最简。因此从全局出发，应确看未必最简。因此从全局出发，应确定各输出函数的公共项，以使整个逻辑电路最简。定各输出函数的公共项，以使整个逻辑电路最简。例例用与非门实现下列多输出函数：用与非门实现下列多输出函数：F1(A,B,C)=m(1，3，4，5，7)F2(A,B,C)=m(3，4，7)任务：确定各单独输出函数的公共项任务：确定各单独输出函数的公共项 F1 (A,B,C) =m( (1，3，4，5，7) )ABC00 01 11 10011 1 1 11F2 (A,B,C
18、) =m( (3，4，7) )ABC00 01 11 1001 1 11CBBCAABCF1F2F1 (A,B,C) =m( (1，3，4，5，7) )ABC00 01 11 10011 1 1 11F2 (A,B,C) =m( (3，4，7) )ABC00 01 11 1001 1 11CBBCAABCF1F2CBCABCF1F21 1、无反变量输入问题，可通过加非门解决。与非门可作非、无反变量输入问题，可通过加非门解决。与非门可作非门用。门用。2 2、电路图中相交的地方用、电路图中相交的地方用“黑点黑点”标注，没有标注表示不相交标注，没有标注表示不相交3 3、最简电路不一定是最佳电路最简电
19、路不一定是最佳电路(3) 设计说明设计说明例例1：用“与非”门 设计一个将8421BCD码转换成余三码的代码转换电路。解：第一步：建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A B C D W X Y Z0000011111dddddd1010101010dddddd1001100110dddddd0111100001dddddd第二步：写出函数表达式；W(A,B,C,D)=m(5,6,7,8,9)+d(1
20、0,11,12,13,14,15)X(A,B,C,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15)Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15)Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15)第三步：化简并转换成适当形式；W=A+BC+BDX=BC+BD+BCDY=CD+CDZ=D00 01 11 1000011110ABCDddWWXXYYZWZddWYXXZXYZWYZddCDCD用与非门实现要转换成与非与非表达式：W=A+BC+BD=ABCBDX=BC+BD+BCD=BCBDBCDY
21、=CD+CD =CDCDZ=D第四步：画出电路图&CX&B DW&ZY&DCBA丁丁丁丁 丙丙丙丙 乙乙乙乙 甲甲甲甲问题问题: :将将4 4个抢答器的输出信号编为二进制代码，设计一个个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能简单的电路实现此功能这个过程就是编码。这个过程就是编码。 F F0 0 =A =A3 3+A+A1 1F F1 1 =A =A3 3+A+A2 2A A3 3 A A2 2 A A1 1 A A0 00 0 0 10 0 0 10 0 1 00 0 1 00 1 0 00 1 0 01 0 0 01 0 0 0F F1 1 F F0 00 00 00
22、10 11 01 01 11 1输输输输 入入入入输出输出输出输出4-2线编码器线编码器 4.3 4.3 4.3 4.3 编编编编 码码码码 器器器器4( =24( =22 2) )种情况，需种情况，需种情况，需种情况，需2 2位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；2 2n n种情况，只需要种情况，只需要种情况，只需要种情况，只需要n n位二进制码就能完全表示！位二进制码就能完全表示！位二进制码就能完全表示！位二进制码就能完全表示！2n m8 8 ( =2( =23 3) )种情况，需种情况，需种情况，需种情况，
23、需3 3位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；16 16 ( =2( =24 4) )种情况，需种情况，需种情况，需种情况，需4 4位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；7种情况需几位二进制种情况需几位二进制码表示？码表示？9种呢？种呢？三位二进制编码器的真值表三位二进制编码器的真值表 输入 输出 0I 1I 2I 3I 4I 5I 6I 7I Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
24、 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1、二进制编码器、二进制编码器 正逻辑：正逻辑： 三位二进制编码器三位二进制编码器Y0Y1Y2111负逻辑：负逻辑：三位二进制编码器的真值表三位二进制编码器的真值表 输入 输出 0I 1I 2I 3I 4I 5I 6I 7I Y2 Y1 Y0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1
25、 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 用与非门组成的三位二进制编码器用与非门组成的三位二进制编码器Y0Y1Y2&2、二-十进制编码器:将十进制数的将十进制数的将十进制数的将十进制数的0909编成二进制代码的编成二进制代码的编成二进制代码的编成二进制代码的电路电路电路电路 。 输入信号输出编码A B C DI00 0 0 0I10 0 0 1I20 0 1
26、 0I30 0 1 1I40 1 0 0I50 1 0 1I60 1 1 0I70 1 1 1I81 0 0 0I91 0 0 1111111&I9 I8I7I6I5 I4I3I2I1ADCB二-十进制编码器逻辑图3、优先编码器：1）、8线3线优先编码器(74LS148)8线3线优先编码器的真值表 输入 输出 0I 1I 2I 3I 4I 5I 6I 7I 2Y 1Y 0Y 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1
27、 1 1 1 1 逻辑函数表达式逻辑函数表达式G1& 1& 1& 1111111111111G2G3优先编码器74LS148表表表表4.1074LS1484.1074LS148编码编码编码编码器功能表器功能表器功能表器功能表111001010101010101011111110000010100111001011101111XXXXXXXX01111111100XXXXXXX010XXXXXX0110XXXXX01110XXXX011110XXX0111110XX01111110X011111110GS EO Y2Y1Y0EI I7I6 I5I4I3I2I1I0输输出出输输入入74LS1487
28、4LS148逻辑符号逻辑符号逻辑符号逻辑符号Z0Z1Z2Z3G0G3G2G1(2)用两片用两片74LS148组成的组成的16线线4线编码器线编码器(1)&2）、二-十进制优先编码器(74LS147)二十进制优先二十进制优先编码器（编码器（74LS147）&111114.44.4译码器译码器译码器译码器译码器的功能是对具有特定含义的输入代码进行“ 翻译”或“ 辨认”，将其转换成相应的输出信号。1. 1. 二二二二进进进进制制制制译译译译码码码码器器器器：将n个输入变量变换成2n个输出函数，且每个输出函数对应于n个输入变量的一个最小项。注：本表中的“ ”代表0或1输入S1 S2S3 A2 A1 A
29、0输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y711111111000000000100001111 00110011 01010101 0111111111 1011111111 1101111111 1110111111 1111011111 1111101111 1111110111 1111111011 用与非门组成的用与非门组成的用与非门组成的用与非门组成的3 3 3 3线线线线8 8 8 8线译码器线译码器线译码器线译码器G0G7G6G5G4G3G2G1GSSA0A1A2S1逻辑函数表达式逻辑函数表达式逻辑函数表达式逻辑函数表达式74LS13874LS138的引脚图如下的引脚图
30、如下: :A0A1A2S3S2S1Y7Y6Y5Y4Y3Y2Y1Y0VCC18916地地74LS138用两片用两片74LS13874LS138组成的组成的4 4线线1616线译码器线译码器74LS138(1)A0A1A2S10123456774LS138(2)A0A1A2S101234567D0D1D2D312. 2. 二二十十进进制制译译码码器器：将4位BCD码的10组代码翻译成10个十进制数码。输入A3 A2A1A000000000110000111100001100110000010101010111111111101111111111011111111110111111111101111
31、111111011111111110111111111101111111111011111111110111111001111110011010101111111111111111111111111111111111111111111111111111111111111输出Y0Y1Y2Y3Y4Y5Y6Y7Y8 Y9二十进制译二十进制译二十进制译二十进制译码器电路码器电路码器电路码器电路A3A2A0A1例例： 用一片74LS138三输入八输出译码器和适当的与非门实现全减器的功能。输入AiBiGi-1输 出 DiGi0000010100111001011101110011110110000011A
32、2A1A0Y0Y1Y2Y3Y4Y5Y6Y7AiBiGi-1S1 S2 S3&DiGi“1”例：例： 用译码器和与门实现逻辑函数F(A, B, C, D)=m(2, 4, 6, 8, 10, 12, 14)解：解：F(A, B, C, D)=Y0Y1Y2Y3Y4Y5Y6Y7A2 A1 A0S3 S2 S1&Y0Y1Y2Y3Y4Y5Y6Y7A2 A1 A0S3 S2 S1BCDA1F4.5多路选择器多路选择器完成对多路数据的选择，在公共传输线上实现多路数据的分时传送。 D0 D1 D2 D3A1 A0 Y4选1数据选择器 D0 D1 D2 D3 A1 A0S Y74LS15374LS153型双四选
33、一多路选择器型双四选一多路选择器型双四选一多路选择器型双四选一多路选择器1Q2Q1&1&1111111S1D01D11D21D3A1A02S2D02D12D22D3（a a）逻辑图逻辑图逻辑图逻辑图（b b）等效电路等效电路等效电路等效电路（C C）方框图）方框图）方框图）方框图1Q1D01D11D21D32Q2D02D12D22D31QA0A11D01D32Q1S2D02D32S8选1数据选择器74LS151YA2A1A0D0D1D2D3D4D5D6D7S74LS 151ABCY双十六选一多路选择器双十六选一多路选择器双十六选一多路选择器双十六选一多路选择器1QA1A01D01D32Q1S2
34、D02D32S1QA1A01D01D32Q1S2D02D32S1QA1A01D01D32Q1S2D02D32S1QA1A01D01D32Q1S2D02D32S1QA1A01D01D32Q1S2D02D32Sa a输出输出输出输出b b输出输出输出输出A0A1A2A30a1a2a3a4a5a6a7a8a9a10a11a 12a13a14a15a0b1b2b3b4b5b6b7b8b9b10b11b12b13b14b15ba a输入输入输入输入b b输入输入输入输入例例1： 用多路选择器实现以下逻辑函数功能。F(A, B, C)=m(2, 3, 5, 6)解：解：方案方案I：采用八路数据选择器F(A
35、, B, C)=A B C +A B C +A B C +A B C WA2A1A0 D0+ A2A1A0 D1 + A2A1A0 D2 + A2A1A0 D3 + A2A1A0 D4+ A2A1A0 D5 + A2A1A0 D6+ A2A1A0 D7比较上述两个表达式可知：要使WF，只需令A2A，A1B，A0C，且D0D1D4 D70 而D2D3D5D61即可。所以，根据分析可作出用八路选择器实现给定函数的逻辑电路图。D0D1D2D3D4D5D6D7A2A1A0ABCWF8选1MUX001 1 0 1 1 0S方案方案II：采用四路数据选择器四路选择器具有两个选择控制变量，当用来实现三变量函
36、数功能时，应该首先从函数的三个变量中任选两个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制A1、A0相连，则可将函数F的表达式表示成如下形式：F(A, B, C)=A B C +A B C +A B C +A B CF(A, B, C)=m(2, 3, 5, 6)=A B 0 +A B (C + C) +A B C +A B C=A B 0 +A B 1 +A B C +A B C显然，要使四路选择器的输出W与函数F相等，只需D00, D11, D2 C, D3C 。由此，可作出用四路选择器实现给定函数功能的逻辑电路图如图所示。A1A0ABWF4选1MUXD0D1D2D3
37、01CCS本例的两种方案表明：用具有n个选择控制变量的选择器实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由选择器直接实现。当函数的变量比选择器的选择控制变量数多于两个以上时，一般需要适当的逻辑门辅助实现。同时，在确定各数据输入时，通常借助卡诺图。例例2:下面是一个具有五个输入变量的逻辑函数的真值表，用三个双四选一多路选择器实现。五变量函数五变量函数五变量函数五变量函数1QA0A11D01D32Q1S2D02D32S1QA0A11D01D32Q1S2D02D32S1QA0A11D01D32Q1S2D02D32S000001111EEDC BALE00101. F1(A,B,C
38、,D)=m(0,1,5,7,10,13,15) F2(A,B,C,D)=m(8,10,12,13,15)作F1 F2的卡诺图(以A= A1 B= A0)逻辑函数.例3 : 试用一片双四路数据选择器实现下列. F F1 1ABABCDCD000000000101010111111111101010100 01 11 10 01 10 01 10 00 00 00 00 01 11 10 01 1F F1 1= ABC +ABD + ABCD + ABD= ABC +ABD + ABCD + ABDnF1(A,B,C,D)=m(0,1,5,7,10,13,15).F F2 2ABABCDCD000
39、000000101010111111111101010101 11 11 10 01 10 00 00 00 01 10 00 00 00 00 00 0F F2 2= ABD + ABC+ABD = ABD + ABCD= ABD + ABC+ABD = ABD + ABCDnF2(A,B,C,D)=m(8,10,12,13,15).比较双4路数据选择器的功能表和输出表达式: A1 A0 1W 2W 0 0 1D0 2D0 0 1 1D1 2D1 1 0 1D2 2D2 1 1 1D3 2D3 1D 1D0 0=C 1D=C 1D1 1=D 1D=D 1D2 2=CD 1D=CD 1D3 3
40、=D=D 2D 2D0 0=0 2D=0 2D1 1=0 2D=0 2D2 2=D 2D=D 2D3 3=CD=CDF F1 1= ABC +ABD + ABCD + ABD= ABC +ABD + ABCD + ABDF F2 2= ABD + ABC+ABD = ABD + ABCD= ABD + ABC+ABD = ABD + ABCD.1W1W2W2WA A1 1A A0 01D1D0 02D2D0 01D1D1 12D2D1 11D1D2 21D1D3 32D2D2 22D2D3 374LS15374LS153F F1 1F F2 2A AB BC CC CD DD DD DD DC
41、 CD D& 1D 1D0 0=C 1D=C 1D1 1=D 1D=D 1D2 2=CD 1D=CD 1D3 3=D=D 2D 2D0 0=0 2D=0 2D1 1=0 2D=0 2D2 2=D 2D=D 2D3 3=CD=CD4.6二进制并行加法器二进制并行加法器二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法运算，十进制加法运算等功能。1 1 0 11 0 0 1+举例：A=1101, B=1001, 计算A+B0110100111、一位半加器：不考虑来自低位的进位，将两不考虑来自低位的进位，将两个个1位的二进制数相加位的二进制数相加第一步：建立真值表
42、 要完成一位“被加数”与“加数”两者相加，要产生“本位和”及向高位的“进位”，因此该电路有2个输入，2个输出。 设“被加数”，“加数” 分别为A和B； “本位和”与向高位的“进位”分别为SH和 CH。 A BSH CH 0 00 0 0 11 0 1 01 0 1 10 1第二步：写出最小项之表达式；SH = AB +ABCH = AB第三步：化简:0 00 1 0 1 01ABCH0 11 0 0 1 01ABSH由卡诺图可知，已最简。第四步：画出电路图1)假设只提供原变量，而不提供反变量，用与非门实现该电路。SH= AB+AB=AB2)SH=AB+ABCH=ABCH=AB1BSHA&CH&
43、BSHA=11CH&ABSCCO=AB+BB+AB+AA=A(A+B)+B(A+B)=AABBAB逻辑符号:2、一位全加器 要完成一位被加数与加数及低位送来的进位三者相加，产生本位和及向高位的进位，因此该电路有3个输入，2个输出。 设“被加数”，“加数”和低位来的进位分别为Ai, Bi, Ci-1, 本位和与向高位的进位分别为Si, Ci.Ai Bi Ci-1Si Ci 0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1第一步：建立真值表第二步：写出最小项之表达式；Si=m(1, 2, 4, 7)Ci=m(3, 5,
44、 6, 7)第三步：化简并转换成适当形式；100 01 11 1001AiBiCi-1111SiAiBi100 01 11 1001111CiCi-1如果用与非门来实现，则需要9个与非门，3个非门，数量较多。若采用其它门电路，可将输出函数表达式作适当转换。第四步：画出电路图SiCi&=1=1AiCi-1Bi用半加器实现:SH = AB +AB=ABCH = ABCi-1AiBiSiCiCOCi-1SiCiCOAiBiCO1用半加器实现的电路图:逻辑符号:3、超前进位加法器超前进位加法器串行进位加法器： 如图所示电路为4位全加器，由于低位的进位输出接到高位的进位输入，故为串行进位加法器。串行进位
45、加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。 两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n 位二进制数相加用n个全加器。只要将低位的进位输出接到高位的进位输入提高工作速度的途径：设法减小进位信号的传递时间。使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是超前进位加法器。输输入入输输出出AiBiCi-1SiCi0000000110010100110110010101011100111111 由全加器真值表可知，高位的进位信号的产生是在两种情况下：在AiBi1； 在AiBi1且Ci-11。故向高位的进位信号为设
46、GiAiBi为进位生成函数，Pi AiBi为进位传递函数。全加器全加器全加器全加器的逻辑图的逻辑图的逻辑图的逻辑图Ci-1SiAiBi&Ci=1&1=1PiGi进位传递公式进位传递公式四位二进制超前进位加法电路四位二进制超前进位加法电路四位二进制超前进位加法电路四位二进制超前进位加法电路P0G0C0S3S2S1S0A0 B0A1 B1A2 B2A3 B3全加器全加器全加器全加器C-1超前进位形成逻辑P1G1C1P2G2C2P3G3C-1C3P0G0C074LS283逻辑图逻辑图&11&1&1&C3 C-1C0C1C2A3B3=111&1&=1=1=1A1B1&1&A2B2&1& A0B0&1&
47、S3S2S2S0P Pi i G Gi i=A=Ai iB Bi iG0P0P P0 0G G0 0P Pi i+C+Ci-1i-1G Gi i=P=Pi i(C Ci-1i-1+ +G Gi i) )= P= Pi i C Ci-1i-1+ + P Pi i G Gi i= G= Gi i+ P Pi i C Ci-1i-1 = =CCi iP Pi i G Gi i=G=Gi iG0C-1P0例：例：用四位二进制并行加法器设计一个将8421BCD码转换成余3码的代转换电路。余3码比8421码多3A4A3A2A1B4B3B2B1F4 F3 F2 F1余3码FC4C08421BCD码0011“
48、 0”解：解：例例：用四位二进制并行加法器设计一个四位二进制并行加法/减法器。解：解： 利用补码，将减法变为加法F4 F3 F2 F1FC4C0A4 A3 A2 A1B4 B3 B2 B1S4 S3 S2 S11111被加数(被减数)加数(减数)a4 a3 a2 a1b4 b3 b2 b1功能选择M和(差)例：例：用四位二进制并行加法器设计一个用余3码表示的一位十进制数加法器。解：解： 余3码相加时无进位，结果要减3；有进位，结果要加3。减3(0011)可以变为加13(1101)。A4A3A2A1B4B3B2B1F4 F3 F2 F1和数余3码FC4C0“ 1”A4A3A2A1B4B3B2B1
49、F4 F3 F2 F1FC4C0被加数余3码加数余3码1进位输入III例例： 用四位二进制并行加法器设计一位8421BCD码十进制数加法器。解：解： 8421BCD码相加时有进位或出现冗余码时，结果要加6调整。A4A3A2A1B4B3B2B1F4 F3 F2 F1和数8421BCD码FC4C0“1”A4A3A2A1B4B3B2B1F4 F3 F2 F1FC4C0被加数8421BCD码加数8421BCD码进位输入III&4.7数值比较器数值比较器完成两个4位二进制数的比较工作。函数表达式函数表达式 1 1、一位数值比较器、一位数值比较器(A=B)AB&(AB)(AB)&1 2 2、4 4位数值比
50、较器位数值比较器 B0 B1 B2 B3A0 A1 A2 A3(AB)I(A=B)I(AB)o74LS8574LS8574LS8574LS85逻辑图逻辑图逻辑图逻辑图(A=B)0A3B3(AB)o(AB)I(AB)I&1&1&1&1&1&1&A2B2A1B1A0B0P0P1P2P374857485型四位数字比较器型四位数字比较器逻辑图逻辑图 24242424位串行比较器位串行比较器位串行比较器位串行比较器B0 B1 B2 B3A0 A1 A2 A3(AB)I(A=B)I(AB)o0 1 0A0 A1 A2 A3B0 B1 B2 B3(AB)I(A=B)I(AB)oB0 B1 B2 B3B4 B
51、5 B6 B7A4 A5 A6 A7A0 A1 A2 A3(AB)I(A=B)I(AB)oB0 B1 B2 B3B20B21B22B23A0 A1 A2 A3A20A21A22A23IIIVI输出输入 24242424位并行比较器位并行比较器位并行比较器位并行比较器010A0 A1 A2 A3B0 B1 B2 B3A40B4(AB)I(A=B)I(AB)oB0 B1 B2 B3A0 A1 A2 A3输出输入VII(AB)I(A=B)I(AB)oB0 B1 B2 B3A0 A1 A2 A3II(AB)I(A=B)I(AB)oB0 B1 B2 B3A0 A1 A2 A3III(AB)I(A=B)I
52、(AB)oB0 B1 B2 B3A0 A1 A2 A3IV(AB)I(A=B)I(AB)oB0 B1 B2 B3A0 A1 A2 A3V(AB)I(A=B)I(AB)oB0 B1 B2 B3A0 A1 A2 A3B5 B6 B7 B8A5 A6 A7 A8A90B9B10B11B12B13A10A11A12A13A140 B14B15B16B17B18A15A16A17A18A190 B19B20B21B22B23A20A21A22A234.84.8奇偶校验器奇偶校验器奇偶校验器奇偶校验器 检验数据码中1的总个数是奇数还是偶数。校验正确命令接收校验出错报 警发送端接收端奇偶发生器奇偶校验器报警
53、N位信息码N+1位传输码校验位奇偶校验原理框图奇偶校验原理框图WODWEPABCDEFGHSODSE1111111111& 八位奇偶发生器校验器八位奇偶发生器校验器74LS180的逻辑图的逻辑图P 偶 数奇 数偶 数奇 数输输入入输输出出AH中中1的个数的个数SESODWEWOD11001000111010010101100174LS180的功能表的功能表SOD和SE是奇偶控制端，WOD是奇校验输出端，WE是偶校验输出端。 ASE5VWOD1WEWE奇偶发生器奇偶校验器1WOD2SESODSOD 八位奇校验系统八位奇校验系统H附加：多输入变量的迭代递推设计法附加：多输入变量的迭代递推设计法附加
54、：多输入变量的迭代递推设计法附加：多输入变量的迭代递推设计法 一般而言，对于n个变量X1，X2，Xn的函数F，如果能引入中间变量Ai，并找到一个函数，便可按如下递推公式求得F。A0X1gF=AnA1X2gA2An-1Xng迭代递推法结构图迭代递推法结构图例例:设计一个组合电路，当n个变量X1，X2，Xn中有2个输入为1时，输出F为1；否则，输出F为0Ai-1AiBi-1XigBi功能块功能块当Ai1和Bi-1都是0时，表示X1，X2，Xi-1中还没有出现过1；当Ai1=0，Bi-11时，表示X1，X2，Xi-1中已有一个1；当Ai1和Bi-1都是1时，表示X1，X2，Xi-1中已有二个1；当A
55、i1=1，Bi-10时，表示X1，X2，Xi-1中已有三个或三个以上为1。B1A1X2gX3gAnBn-1An-1XngBnB2A2A3X10&F=AnBnAiAi-1Bi-1Bi11&Xi4.9利用中规模集成电路进行组合电路设计利用中规模集成电路进行组合电路设计例如例如：与非门的时延一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。ABt1t1+ tpdt2t2+ tpdF实际上，电信号从任意一点经过任意路径到达另一点都需要一定时间，我们称之为时间延迟或简称时延。4.10组合电路的险象组合电路的险象1&BCAF&dgeG1G2G3G4AFdegtpd21由于竞
56、争使得电路产生了暂时错误输出称之为险象险象。多个信号经不同路径到达某一点有时间差，称为竞争竞争。3.4.1险象的产生险象的产生电路在时间1和2出现了竞争，并且输出F在时间2出现了短时的错误，即产生了险象，通常把不产生险象的竞争称为非临界竞争，而把产生险象的竞争称为临界竞争。注意注意：竞争和险象是对电路的，而不是针对函数的。3.4.2险象的分类险象的分类按输入变化前后输出是否相等而分为静态和动态, 按错误输出的极性分为0型和1型。因此有静态0型, 静态1型, 动态0型, 动态1型。静态0型动态0型静态1型动态1型输入变化前的输出输入变化后的输出3.4.3险象的判断险象的判断有代数法和卡诺图检查是
57、否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；一、代数法：一、代数法：一、代数法：一、代数法：如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者XX 的形式，若能则说明与函数表达式对应的电路可能产生险象。险象。解解：变量A和C具备竞争的条件, 应分别进行检查。 检查C： C发生变化时不会产生险象. 检查A： 当B=C=1时, A的变化可能使电路产生险象.二、卡诺图法二、卡诺图法二、卡诺图法二、卡诺图法当描述电路的逻辑函数为与或式时, 可采用卡诺图来判断是否存在险象。其方法是观察是否存在相切的卡诺图, 若存在则可能产生险象。因此当BD=1，C0时，电路可能由于A的
58、变化而产生险象。00 01 11 1000011110ABCD111111111、利用定理、利用定理8：给原函数增加冗余项。一、用增加冗余项的方法消除险象一、用增加冗余项的方法消除险象一、用增加冗余项的方法消除险象一、用增加冗余项的方法消除险象在表达式中加上多余的与项或者乘上多余的或项，使原函数不可能在某种条件下险象。险象应该消除, 否则会影响电路的工作。3.4.4险象的消除险象的消除例：例：用增加冗余项的方法消除电路中的险象。解解：原电路对应的函数表达式为根据定理8增加冗余项BC，有1&BCAF&dgeG1G2G3G4当B=C=1进, 函数由FAA变成了F1BAC&1&F附加门2、卡诺图中增
59、加卡诺圈以消除相切.00 01 11 1000011110ABCD1111110100010000二、增加惯性延时环节二、增加惯性延时环节二、增加惯性延时环节二、增加惯性延时环节. .在电路的输出端连接一个惯性延时环节，通常是RC滤波器。组合电路x1x2xnFFCRFtFt使用 此方法时要适当选择时间常数(=RC)，要求足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。三、增加选通信号三、增加选通信号三、增加选通信号三、增加选通信号该方法设法保证在毛刺出现时，不许输出信号送到下级电路，当毛刺消失后，再把输出信号送到下级电路。作业：n课后题：4.1、4.3、4.4、4.5、4.7、4.8（2）、4.13、4.17、4.19、4.20
