《DSP技术TMSCx系列DSP硬件结构实用教案》由会员分享，可在线阅读，更多相关《DSP技术TMSCx系列DSP硬件结构实用教案（78页珍藏版）》请在金锄头文库上搜索。
1、20242024年年7 7月月2727日日1 1TMS320C54x DSP的特点与基本结构TMS320C54x（简称C54x）是TI公司1996年推出的新一代DSP，是为了实现(shxin)低功耗、高速实时信号处理而专门设计的数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。第1页/共77页第一页，共78页。 技术指标 对于同一系列(xli)的DSP器件，各型号器件所采用的CPU是基本相同的。TMS320C54x系列(xli)芯片中各型号器件内部CPU结构完全相同，只是在时钟频率、工作电压、片内存储器容
2、量大小、外围设备和接口电路的设计上有所不同。第2页/共77页第二页，共78页。表表3.1 TMS320C54x3.1 TMS320C54x系列系列DSPDSP芯片的技术芯片的技术(jsh)(jsh)特征特征第3页/共77页第三页，共78页。20242024年年7 7月月2727日日DSPDSP原理(yunl)(yunl)及应用4 4TMS320C54x的硬件的硬件(yn jin)结构图结构图 PAGEN DAGENPAGEN DAGEN 系统控制程序地址生成器数据地址生成器 CPUCPU乘法累加器算术/逻辑运算单元桶 形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时
3、器计数器中断系统控制接口PABPABPBPBCABCABCBCBDABDABDBDBEABEABEBEB第4页/共77页第四页，共78页。20242024年年7 7月月2727日日5 5TMS320C54XDSP的主要(zhyo)特点可实现高效的数据存储能力和数据处理能力。CPU是DSP芯片中的核心(hxn)部分，是用来实现数据信号处理运算和高速控制功能的部件。CPU的内部包括：(1)采用先进的多总线结构，通过1条程序总线、3条数据总线和4条地址总线来实现。可同时访问程序区和数据区，还可进行双操作数读操作，32位的双字读和并行的单字数据读/写能力。(2)40位算术逻辑运算单元ALU，包括1个4
4、0位桶形移位寄存器和2个独立的40位累加器A、B。第5页/共77页第五页，共78页。20242024年年7 7月月2727日日6 6(3)1717位并行乘法器，与40位专用加法器相连,可用于进行非流水线的单周期乘法-累加运算。(4)比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。(5)指数编码器,是一个(y)支持单周期指令EXP的专用硬件。可以在一个(y)周期内计算40位累加器数值的指数。(6)集成Viterbi加速器，专门用于通信中Viterbi算法。(7)两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。第6页/共77页第六页，
5、共78页。20242024年年7 7月月2727日日7 7 2. 2.存储器的组成存储器的组成存储器的组成存储器的组成(1)192K*16(1)192K*16位的可选择位的可选择位的可选择位的可选择(xunz)(xunz)空间空间空间空间(64K(64K字程序存储空间、字程序存储空间、字程序存储空间、字程序存储空间、64K64K的数据存储空间和的数据存储空间和的数据存储空间和的数据存储空间和64K64K的的的的I/OI/O空间空间空间空间) ) 。(2)(2)片内片内片内片内ROMROM，可配置为程序，可配置为程序，可配置为程序，可配置为程序/ /数据存储器数据存储器数据存储器数据存储器(3)
6、(3)片内双寻址片内双寻址片内双寻址片内双寻址RAM(DARAM)RAM(DARAM)(4)(4)部分部分部分部分54x54x含片内单寻址含片内单寻址含片内单寻址含片内单寻址RAM(SARAM)RAM(SARAM)第7页/共77页第七页，共78页。20242024年年7 7月月2727日日8 8 3. 3.专业的指令集可帮助快速实现复杂算法和优化编程专业的指令集可帮助快速实现复杂算法和优化编程专业的指令集可帮助快速实现复杂算法和优化编程专业的指令集可帮助快速实现复杂算法和优化编程(1)(1)单指令重复单指令重复单指令重复单指令重复(chngf)(chngf)和块指令重复和块指令重复和块指令重复
7、和块指令重复(chngf)(chngf)操作。操作。操作。操作。(2)(2)块存储移动指令，用于程序和数据管理。块存储移动指令，用于程序和数据管理。块存储移动指令，用于程序和数据管理。块存储移动指令，用于程序和数据管理。(3)32(3)32位长整数操作指令。位长整数操作指令。位长整数操作指令。位长整数操作指令。(4)(4)同时读入同时读入同时读入同时读入2 2个或个或个或个或3 3个操作数的指令。个操作数的指令。个操作数的指令。个操作数的指令。(5)(5)能并行存储和加载的算术指令。能并行存储和加载的算术指令。能并行存储和加载的算术指令。能并行存储和加载的算术指令。(6)(6)条件存储指令。条
8、件存储指令。条件存储指令。条件存储指令。(7)(7)快速中断返回指令。快速中断返回指令。快速中断返回指令。快速中断返回指令。第8页/共77页第八页，共78页。20242024年年7 7月月2727日日9 9 4. 4.执行指令速度快执行指令速度快执行指令速度快执行指令速度快TMS320C54x DSPTMS320C54x DSP执行单周期定点指令时间可以为，对应执行单周期定点指令时间可以为，对应执行单周期定点指令时间可以为，对应执行单周期定点指令时间可以为，对应(duyng)(duyng)每秒指令数分别为每秒指令数分别为每秒指令数分别为每秒指令数分别为40/66/100MIPS40/66/10
9、0MIPS（百万条（百万条（百万条（百万条/ /秒）。秒）。秒）。秒）。第9页/共77页第九页，共78页。20242024年年7 7月月2727日日10105.电源可处于低功耗状态，可在和电压下工作电源可处于低功耗状态，可在和电压下工作(gngzu)，三个低功耗方式（，三个低功耗方式（IDLE1、IDLE2、IDLE3）可节省功耗，以便）可节省功耗，以便DSP更适合无线移动设更适合无线移动设备。备。6.智能外设可以很方便地实现与外部处理器的数据智能外设可以很方便地实现与外部处理器的数据通信和对芯片的仿真与测试。通信和对芯片的仿真与测试。第10页/共77页第十页，共78页。20242024年年7
10、 7月月2727日日1111 3.2 TMS320C54x DSP 3.2 TMS320C54x DSP的总线结构的总线结构的总线结构的总线结构 TMS320C54x TMS320C54x片内有片内有片内有片内有8 8条条条条1616位总线，即位总线，即位总线，即位总线，即4 4条程序条程序条程序条程序(chngx)/(chngx)/数据总线和数据总线和数据总线和数据总线和4 4条地址总线。条地址总线。条地址总线。条地址总线。PBPB是程序是程序是程序是程序(chngx)(chngx)总线，总线，总线，总线，CBCB、DBDB和和和和EBEB是数据总线，地址总线分别是：是数据总线，地址总线分别
11、是：是数据总线，地址总线分别是：是数据总线，地址总线分别是：PABPAB、CABCAB、DABDAB和和和和EABEAB。程序程序程序程序(chngx)(chngx)总线总线总线总线PBPB3 3条数据总线条数据总线条数据总线条数据总线CBCB、DBDB和和和和EBEB4 4条地址总线条地址总线条地址总线条地址总线PABPAB、CABCAB、DABDAB和和和和EABEAB第11页/共77页第十一页，共78页。表表3.2 3.2 读读/ /写访问时的总线占用写访问时的总线占用(zhn yn)(zhn yn)说说明明第12页/共77页第十二页，共78页。3.3TMS320C54x的CPU结构(j
12、igu) CPU决定了DSP的运算速度和程序效率，为了能在一个指令周期内完成高速的算术运算，TMS320C54x CPU采用了流水线指令执行结构和相应的并行结构设计。 TMS320C54x CPU的寄存器在存取数据时，可以使用寄存器寻址方式，以达到快速保存和恢复数据的目的。 TMS320C54x CPU主要包括：一个40位的算术逻辑单元(dnyun)（ALU）、两个40位的累加器、一个桶形移位乘累加器、16位的暂存器（TREG）、16位的状态转移寄存器（TRN）、比较/选择/存储单元(dnyun)（CSSU）和指数编码器。第13页/共77页第十三页，共78页。一、算术(sunsh)逻辑运算单元
13、第14页/共77页第十四页，共78页。一、算术(sunsh)逻辑运算单元ALU的两个输入操作数可以来自：16位的立即(lj)数数据存储器中的16位字暂存器T中的16位字数据存储器中读出的2个16位字累加器A或B中的40位数移位寄存器的输出。ALU通过指令识别输入数据。ALU的40位输出结果送入累加器A或B。第15页/共77页第十五页，共78页。二、累加器累加器A和B可作为(zuwi)ALU和乘法器/加法器单元的目的寄存器，累加器也能输出数据到ALU或乘法器/加法器中。累加器可分为三部分：保护位（或称前导位）、高位字和低位字。累加器A和B的唯一区别是累加器A 的3216位能被用作乘/加单元中乘法
14、器的输入，而累加器B则不能。累加器A和累加器B的保护位用作算术运算时的空白头，目的是防止迭代运算中的溢出。AG、AH、AL、BG、BH和BL都是存储器映像寄存器(在存储空间中占有地址)，由特定的指令将其内容放到16位数据存储器中，并从数据存储器中读出或写入32位累加器值。第16页/共77页第十六页，共78页。三、移位(ywi)寄存器（桶形移位(ywi)器）功能：把输入的数据(shj)进行031位的左移和015位的右移。输入数据(shj)来自数据(shj)总线DB的16位输入数据(shj)、CB的16位输入数据(shj)及任意一个40位累加器，并输出到ALU，经过MSW/LSW(最高有效字/最低
15、有效字)写选择单元至EB总线。所移的位数就是指令中的移位数。移位数都是用二进制补码表示，正值表示左移，负值表示右移。移位数可由立即数、状态寄存器ST1中的累加器移位方式(ASM)字段和被指定为移位数值寄存器的暂存器T来决定。第17页/共77页第十七页，共78页。图图3.5 3.5 桶形移位桶形移位(y wi)(y wi)寄存器寄存器第18页/共77页第十八页，共78页。四、乘累加单元(dnyun)TMS320C54x CPU乘累加单元由1717 bit的硬件乘法器、40位专用加法器、符号位控制逻辑、小数控制逻辑、0检测器、溢出/饱和逻辑和16位的暂存器(T)等部分组成，能够在一个周期内完成(w
16、n chng)一次17*17 bit的乘法和一次40位的加法。乘累加单元的一个输入操作数来自T寄存器、数据存储器或累加器A(3116位)；另一个则来自于程序存储器、数据存储器、累加器A(3116位)或立即数。乘法器的输出加到加法器的输入端，累加器A或B则是加法器的另一个输入端，最后结果送往目的累加器A或B。第19页/共77页第十九页，共78页。图图3.6 3.6 乘累加单元乘累加单元(dnyun)(dnyun)结构图结构图第20页/共77页第二十页，共78页。五、比较(bjio)选择存储单元（CSSU）CSSU单元（其结构如图所示）支持各种Viterbi算法并利用优化的片内硬件加速Viterb
17、i的蝶形运算。加法由ALU单元完成，只要将ST1中的C16置1，所有的双字指令都会变成双16位算术运算指令，这样ALU就可以在一个机器周期内完成两个16位数的加/减法(jinf)运算，其结果分别存放在累加器的高16位和低16位中。CSSU通过CMPS指令、一个比较器和16位的转移寄存器完成比较和选择操作。在比较选择中，比较指定累加器的两个16位部分并把比较结果移入TRN寄存器的第0位，比较结果也存入ST0寄存器的T0位。根据比较结果，选择累加器中较大的字（AH或AL）存入数据存储器。第21页/共77页第二十一页，共78页。图图3.7 3.7 比较选择比较选择(xunz)(xunz)存储单元结构
18、图存储单元结构图第22页/共77页第二十二页，共78页。六、指数(zhsh)编码器指数编码器是一个专用硬件，如下(rxi)图所示，它专门用于单周期指令EXP。它可以求出累加器中的指数值，并以二进制补码形式存放于T中。指数指数(zhsh)(zhsh)编码器结构图编码器结构图第23页/共77页第二十三页，共78页。20242024年年7 7月月2727日日2424七、CPU状态(zhungti)控制寄存器C54X包括3个状态控制(kngzh)寄存器，分别是:状态寄存器ST0状态寄存器ST1处理器工作方式状态寄存器PMST。第24页/共77页第二十四页，共78页。20242024年年7 7月月272
19、7日日25251 状 态 (zhungti)寄 存 器0（ST0） 主要(zhyo)(zhyo)反映处理器的寻址要求和计算机的运行状态。 ST0 ST0 ST0 ST0的结构的结构(jigu)(jigu)(jigu)(jigu)：15 1315 131212111110109 98 08 0ST0ST0：ARPARPTCTCC COVAOVAOVBOVBDPDPARPARPARPARP：辅助寄存器指针。辅助寄存器指针。 用来选择使用单操作数间接寻址时的用来选择使用单操作数间接寻址时的 辅助寄存器辅助寄存器AR0AR7AR0AR7。ARPARPTCTCTCTC：测试测试/ /控制标志。控制标志。
20、 用来保存用来保存ALUALU测试操作的结果。测试操作的结果。TCTCC CC C：进位标志位。进位标志位。 用来保存用来保存ALUALU加减运算时所产生的进加减运算时所产生的进/ /借位。借位。C COVBOVBOVAOVAOVA/BOVA/B：累加器累加器A/BA/B的溢出标志。的溢出标志。 用来反映用来反映A/BA/B是否产生溢出。是否产生溢出。OVBOVBOVAOVADPDPDPDP：数据存储器页指针。数据存储器页指针。 用来与指令中提供的用来与指令中提供的7 7位地址结合形成位地址结合形成1 1个个 1616位数据存储器的地址。位数据存储器的地址。DPDP第25页/共77页第二十五页
21、，共78页。20242024年年7 7月月2727日日26262状态(zhungti)寄存器1 (ST1)1515141413131212111110109 98 87 76 65 54040BRAFCPLXFHMINTM0OVM SXM C16 FRCT CMPTASMBRAF CPLXFHMINTM0OVM SXM C16 FRCT CMPT ASMBRAFBRAF：块块重复操作重复操作重复操作重复操作标标志志志志(biozh)(biozh)位。位。位。位。 用来指示当前是否在用来指示当前是否在用来指示当前是否在用来指示当前是否在执执行行行行块块重复操作。重复操作。重复操作。重复操作。 B
22、RAF=0 BRAF=0 表示当前不表示当前不表示当前不表示当前不进进行重复行重复行重复行重复块块操作；操作；操作；操作； BRAF=1 BRAF=1 表示当前正在表示当前正在表示当前正在表示当前正在进进行行行行块块重复操作。重复操作。重复操作。重复操作。CPLCPL：直接：直接(zhji)(zhji)寻址编辑方式标志位；寻址编辑方式标志位； 用来指示直接用来指示直接(zhji)(zhji)寻址选用何种指针。寻址选用何种指针。 CPL=0 CPL=0 选用数据页指针选用数据页指针DPDP的直接的直接(zhji)(zhji)寻址；寻址； CPL=1 CPL=1 选用堆栈指针选用堆栈指针SPSP的
23、直接的直接(zhji)(zhji)寻址。寻址。XFXF：外部外部外部外部XFXF引脚状引脚状引脚状引脚状态态控制位。控制位。控制位。控制位。 用来控制用来控制用来控制用来控制XFXF通用外部通用外部通用外部通用外部输输出引脚的状出引脚的状出引脚的状出引脚的状态态。 执执行行行行SSBXSSBX XF=1XF=1 XFXF通用通用通用通用输输出引脚出引脚出引脚出引脚为为1 1 1 1； 执执行行行行RSBXRSBX XF=0XF=0 XFXF通用通用通用通用输输出引脚出引脚出引脚出引脚为为0 0 0 0。HMHM：保持方式位；响保持方式位；响保持方式位；响保持方式位；响应应HOLDHOLD信号信
24、号信号信号时时，指示，指示，指示，指示 CPUCPU是否是否是否是否继续执继续执行内部操作。行内部操作。行内部操作。行内部操作。 HM=0HM=0 CPUCPU从内部程序存从内部程序存从内部程序存从内部程序存储储器取指，器取指，器取指，器取指， 继续执继续执行内部操作。行内部操作。行内部操作。行内部操作。 HM=1HM=1 CPUCPU停止内部操作。停止内部操作。停止内部操作。停止内部操作。 INTMINTM：中断方式控制位；中断方式控制位；中断方式控制位；中断方式控制位； 用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。用于屏蔽或开放所有可屏蔽中断。
25、 INTN=0INTN=0 开放全部可屏蔽中断；开放全部可屏蔽中断；开放全部可屏蔽中断；开放全部可屏蔽中断； INTN=1INTN=1 禁止所有可屏蔽中断。禁止所有可屏蔽中断。禁止所有可屏蔽中断。禁止所有可屏蔽中断。0 0：保留位，未被使用，：保留位，未被使用，：保留位，未被使用，：保留位，未被使用，总总是是是是读为读为0 0。 OVMOVM：溢出方式控制位；溢出方式控制位；溢出方式控制位；溢出方式控制位； 用来确定累加器溢出用来确定累加器溢出用来确定累加器溢出用来确定累加器溢出时时，对对累加器的加累加器的加累加器的加累加器的加载载方式。方式。方式。方式。 OVM=0OVM=0 将运算的溢出将
26、运算的溢出将运算的溢出将运算的溢出结结果直接加果直接加果直接加果直接加载载到累加器中；到累加器中；到累加器中；到累加器中； OVM=1OVM=1 当正溢出当正溢出当正溢出当正溢出时时，将，将，将，将007007FFFFFFFHFFFFFFFH加加加加载载累加器；累加器；累加器；累加器； 当当当当负负溢出溢出溢出溢出时时，将，将，将，将FF80000000HFF80000000H加加加加载载累加器。累加器。累加器。累加器。SXMSXM：符号位符号位符号位符号位扩扩展方式控制位；用来确定数据展方式控制位；用来确定数据展方式控制位；用来确定数据展方式控制位；用来确定数据 在在在在运算之前是否需要符号
27、位运算之前是否需要符号位运算之前是否需要符号位运算之前是否需要符号位扩扩展。展。展。展。 SXM=0SXM=0 数据数据数据数据进进入入入入ALUALU之前禁止符号位之前禁止符号位之前禁止符号位之前禁止符号位扩扩展；展；展；展； SXM=1SXM=1 数据数据数据数据进进入入入入ALUALU之前之前之前之前进进行符号位行符号位行符号位行符号位扩扩展。展。展。展。C16C16：双双双双1616位位位位/ /双精度算双精度算双精度算双精度算术术运算方式控制位；运算方式控制位；运算方式控制位；运算方式控制位； 用来决定用来决定用来决定用来决定ALUALU的算的算的算的算术术运算方式。运算方式。运算方
28、式。运算方式。 C16=0C16=0 ALUALU工作在双精度算工作在双精度算工作在双精度算工作在双精度算术术运算方式；运算方式；运算方式；运算方式； C16=1C16=1 ALUALU工作在双工作在双工作在双工作在双16161616位算位算位算位算术术运算方式。运算方式。运算方式。运算方式。FRCTFRCT：小数方式控制位；小数方式控制位；小数方式控制位；小数方式控制位； 用用用用来确定乘法器的运算方式。来确定乘法器的运算方式。来确定乘法器的运算方式。来确定乘法器的运算方式。 FRCT=1FRCT=1 乘法器的乘法器的乘法器的乘法器的输输出左移一位，出左移一位，出左移一位，出左移一位， 消除
29、多余的符号位。消除多余的符号位。消除多余的符号位。消除多余的符号位。 C CMPTMPT：间接寻址辅助寄存器修正方式控制位；间接寻址辅助寄存器修正方式控制位； 用来决定用来决定ARPARP是否进行修正。是否进行修正。 CMPT=0CMPT=0 在进行间接寻址单操作数时，不修正在进行间接寻址单操作数时，不修正ARPARP； CMPT=1CMPT=1 在进行间接寻址单操作数时，修正在进行间接寻址单操作数时，修正ARPARP。ASMASM：累加器移位方式控制位。累加器移位方式控制位。 为为某某些些具具有有移移位位操操作作的的指指令令设设定定一一个个从从- - - -16151615范围内的移位值。范
30、围内的移位值。BRAF CPLXFHMINTM0OVM SXM C16 FRCT CMPTASM 主主要要反反映映处处理理器器的的寻寻址址要要求求、计计算算初初始始状状态态的的设设置置、I/OI/O及及中中断断的控制等。的控制等。第26页/共77页第二十六页，共78页。20242024年年7 7月月2727日日2727uu在操作中，可以使用置位指令在操作中，可以使用置位指令SSBXSSBX和复位指令和复位指令RSBXRSBX对对ST0ST0和和ST1ST1的各个位进行单独置位（置的各个位进行单独置位（置1 1）或清零（置）或清零（置0 0）。例如：）。例如： uu SSBX SXM SSBX
31、SXM ； SXM=1 SXM=1，允许符号扩展，允许符号扩展uu RSBX SXM RSBX SXM ； SXM=0 SXM=0，禁止符号扩展，禁止符号扩展uu APR APR、DPDP和和ASMASM字段可以通过字段可以通过(tnggu)LD(tnggu)LD指令装载一个短立指令装载一个短立即数，即数，ASMASM和和DPDP也可以通过也可以通过(tnggu)(tnggu)使用使用LDLD指令用数据存储器指令用数据存储器的值来装载。的值来装载。第27页/共77页第二十七页，共78页。20242024年年7 7月月2727日日28283处理器工作(gngzu)方式状态寄存器PMSTSSTSS
32、TSMULSMULCLKOFFCLKOFFDROMDROMAVISAVISOVLYOVLYMP/MCMP/MCIPTRIPTR0 01 12 23 34 45 56 6157157 主主要要设设定定和和控控制制(kngzh)(kngzh)(kngzh)(kngzh)处处理理器器的的工工作作方方式式和和存存储储器器的的配配置置，反反映映处处理理器器的的工工作状态。作状态。PMSTPMSTPMSTPMST寄存器内容可由存储器映射寄存器指令装载，如寄存器内容可由存储器映射寄存器指令装载，如STMSTMSTMSTM指令。指令。中中断断向向量量指指针针CPUCPUCPUCPU工工作作方方式式选选择择位位
33、RAMRAMRAMRAM重重复复占占位位标标志志地地址址可可见见控控制制位位数数据据ROMROMROMROM映映射射选选择择位位时时钟钟输输出出选选择择位位乘乘法法饱饱和和方方式式位位存存储储饱饱和和位位第28页/共77页第二十八页，共78页。八、寻址单元(dnyun)TMS320C54x DSP有两个地址发生器：程序(chngx)地址生成单元PAGEN（Program Address Generation Logic）和数据地址生成单元DAGEN（Data Address Generation Logic）。1程序(chngx)地址生成单元（PAGEN ）PAGEN包括5个寄存器：程序(ch
34、ngx)计数器PC、重复计数器RC、块重复计数器BRC、块重复起始地址RSA和结束地址REA（后四个寄存器合起来也叫重复寄存器），这些寄存器可支持程序(chngx)存储器寻址。第29页/共77页第二十九页，共78页。20242024年年7 7月月2727日日3030PAGENPAGEN、逻辑寄存器和流水线硬件进行地址生成和程序排队操作，、逻辑寄存器和流水线硬件进行地址生成和程序排队操作，形成了指令的流水线。流水线共有形成了指令的流水线。流水线共有(n yu)6(n yu)6级：级：(1)(1)程序预取程序预取: :将一条指令的地址（将一条指令的地址（PCPC的内容）加载到程序地址总线的内容）加
35、载到程序地址总线（PABPAB）上。）上。(2)(2)程序取指程序取指: :用取指得到的指令字加载用取指得到的指令字加载PBPB。(3)(3)解码：用解码：用PBPB的内容加载的内容加载IRIR，解码，解码IRIR的内容。的内容。(4)(4)访问：将指令的读操作数地址送到数据地址总线访问：将指令的读操作数地址送到数据地址总线(DAB/CAB)(DAB/CAB)上。上。(5)(5)读操作数读操作数: :从数据总线从数据总线(DB(DB和和CB)CB)读数据操作数。读数据操作数。(6)(6)执行：执行指令，用写数据加载执行：执行指令，用写数据加载EBEB。第30页/共77页第三十页，共78页。2数
36、据地址生成单元（DAGEN） 包括辅助寄存器指针ARP、循环缓冲区大小(dxio)寄存器BK、DP、堆栈指针寄存器SP、8个辅助寄存器（AR0AR7）和2个辅助寄存器算术单元（ARAU0和ARAU1）。8个辅助寄存器和2个辅助寄存器算术单元一起可进行16位无符号数算术运算，支持间接寻址，AR0AR7由ST0中的ARP来指定。第31页/共77页第三十一页，共78页。20242024年年7 7月月2727日日3232 3.4 TMS320C54x DSP 3.4 TMS320C54x DSP的存储器结构的存储器结构的存储器结构的存储器结构 TMS320C54x TMS320C54x的存储空间为的存
37、储空间为的存储空间为的存储空间为192K192K字，分成字，分成字，分成字，分成3 3个可选择的存储个可选择的存储个可选择的存储个可选择的存储空间：空间：空间：空间：64K64K的程序存储空间、的程序存储空间、的程序存储空间、的程序存储空间、64K64K的数据存储空间和的数据存储空间和的数据存储空间和的数据存储空间和64K64K的的的的I/OI/O空间。空间。空间。空间。这个系列这个系列这个系列这个系列(xli)(xli)的芯片都有随机存储器（的芯片都有随机存储器（的芯片都有随机存储器（的芯片都有随机存储器（RAMRAM）和只读存储器）和只读存储器）和只读存储器）和只读存储器（ROMROM）。
38、其中）。其中）。其中）。其中RAMRAM有两种：单寻址有两种：单寻址有两种：单寻址有两种：单寻址RAM(SARAM)RAM(SARAM)和双寻址和双寻址和双寻址和双寻址RAM(DARAM)RAM(DARAM)。 DARAM: DARAM:能够在一个机器周期内执行能够在一个机器周期内执行能够在一个机器周期内执行能够在一个机器周期内执行4 4次存储器操作：次存储器操作：次存储器操作：次存储器操作：1 1次取次取次取次取址、读址、读址、读址、读2 2个操作数和写个操作数和写个操作数和写个操作数和写1 1个操作数。个操作数。个操作数。个操作数。 使用片内存储器优点：因为无须等待周期故性能更高；比外使用
39、片内存储器优点：因为无须等待周期故性能更高；比外使用片内存储器优点：因为无须等待周期故性能更高；比外使用片内存储器优点：因为无须等待周期故性能更高；比外部存储器成本低、功耗小。部存储器成本低、功耗小。部存储器成本低、功耗小。部存储器成本低、功耗小。 当片内存储器不能满足系统设计的存储要求时，就需要扩展当片内存储器不能满足系统设计的存储要求时，就需要扩展当片内存储器不能满足系统设计的存储要求时，就需要扩展当片内存储器不能满足系统设计的存储要求时，就需要扩展片外存储器。片外存储器。片外存储器。片外存储器。 第32页/共77页第三十二页，共78页。20242024年年7 7月月2727日日3333表
40、3.3 常用的TMS320C54x DSP器件(qjin)的片内存储器配置 第33页/共77页第三十三页，共78页。20242024年年7 7月月2727日日3434 TMS320C54x通过通过3个状态位控制个状态位控制(PMST中中)程程序存储器和数据存储区的序存储器和数据存储区的“使能使能”和和“禁止禁止”：MP/MC位：若位：若MP/MC=0，则片内，则片内ROM安排到程安排到程序空间；若序空间；若MP/MC=1，则片内，则片内ROM不安排到程序不安排到程序空间。空间。OVLY位：若位：若OVLY=1，则片内，则片内RAM安排到程序和安排到程序和数据空间；若数据空间；若OVLY=0，则
41、片内，则片内RAM只安排在数据只安排在数据存储空间。存储空间。DROM位：若位：若DROM=1，则部分，则部分(b fen)片内片内ROM安排到数据空间；若安排到数据空间；若DROM=0，则片内，则片内ROM不安排到数据空间。不安排到数据空间。DROM的用法与的用法与MP/MC的用的用法无关。法无关。 第34页/共77页第三十四页，共78页。20242024年年7 7月月2727日日3535C5402数据数据(shj)存储空间结构存储空间结构 0000H0050H 0000H0050H 0000H0050H 0000H0050H 存储器映像存储器映像存储器映像存储器映像(yn xin)(yn
42、xin)(yn xin)(yn xin)寄存寄存寄存寄存器器器器 0060H0060H0060H0060H 007FH007FH007FH007FH 暂存器暂存器SPRAMSPRAM0080H3FFFH 0080H3FFFH 0080H3FFFH 0080H3FFFH 内部内部内部内部(nib)DARAM(nib)DARAM(nib)DARAM(nib)DARAM4000400040004000H H H H EFFFHEFFFHEFFFHEFFFH 外部外部存储器存储器DROM=1DROM=1 使用内部使用内部ROMROM F000HF000HF000HF000H FEFFHFEFFHFEF
43、FHFEFFH 内部内部ROMROMFF00HFF00HFF00HFF00H FFFFHFFFFHFFFFHFFFFH 保留保留DROM=0DROM=0 不不不不使用内部使用内部ROMROM F000HF000HF000HF000H FEFFHFEFFHFEFFHFEFFH 外部存储器外部存储器DROM=1 DROM=1 DROM=1 DROM=1 保留保留 DROM=0 DROM=0 DROM=0 DROM=0 外部存储器外部存储器FF00HFF00HFFFFHFFFFHDROM=1 DROM=1 DROM=1 DROM=1 内部内部ROMROMROMROMDROM=0 DROM=0 DRO
44、M=0 DROM=0 外部存储器外部存储器F000HF000HFEFFHFEFFH外部存储器外部存储器40004000H HEFFFHEFFFH内部内部DARAMDARAMDARAMDARAM(16K(16K(16K(16K字）字）00800080H H3FFFH3FFFH暂存器暂存器SPRAMSPRAMSPRAMSPRAM00600060H H007FH007FH存储器映像存储器映像寄存器寄存器00000000H H005FH005FH数据存储空间数据存储空间地址地址存储器映像存储器映像寄存器寄存器暂存器暂存器SPRAMSPRAMSPRAMSPRAM内部内部DARAMDARAMDARAMDA
45、RAM(16K(16K(16K(16K字）字）外部存储器外部存储器DROM=1 DROM=1 DROM=1 DROM=1 内部内部ROMROMROMROM DROM=1 DROM=1 DROM=1 DROM=1 保留保留存储器映像存储器映像寄存器寄存器暂存器暂存器SPRAMSPRAMSPRAMSPRAM内部内部DARAMDARAMDARAMDARAM(16K(16K(16K(16K字）字）外部存储器外部存储器DROM=1 DROM=1 DROM=1 DROM=1 内部内部ROMROMROMROM DROM=1 DROM=1 DROM=1 DROM=1 保留保留DROM=1 DROM=1 DRO
46、M=1 DROM=1 保留保留 DROM=0 DROM=0 DROM=0 DROM=0 外部存储器外部存储器DROM=1 DROM=1 DROM=1 DROM=1 内部内部ROMROMROMROMDROM=0 DROM=0 DROM=0 DROM=0 外部存储器外部存储器外部存储器外部存储器内部内部DARAMDARAMDARAMDARAM(16K(16K(16K(16K字）字）暂存器暂存器SPRAMSPRAMSPRAMSPRAM存储器映像存储器映像寄存器寄存器第35页/共77页第三十五页，共78页。20242024年年7 7月月2727日日3636内内部部(nib)RAM前前1K的配置：的配置
47、：03800380H03FFHH03FFH03000300H037FHH037FH02800280H02FFHH02FFH02000200H027FHH027FH01800180H01FFHH01FFH01000100H017FHH017FH00800080H00FFHH00FFH00600060H007FHH007FH02000200H005FHH005FH00000000H001FHH001FH存储器映像的存储器映像的CPUCPU寄存器寄存器存存存存储储器映像器映像器映像器映像(yn xin)(yn xin)的的的的CPUCPU寄存器，特殊功能寄寄存器，特殊功能寄寄存器，特殊功能寄寄存器，
48、特殊功能寄存器存器存器存器00000010000001FHFH：特特殊殊(tsh)(tsh)(tsh)(tsh)功功能能寄存器寄存器存储器映像的外设寄存器存储器映像的外设寄存器存储器映像的外设寄存器存储器映像的外设寄存器00200050020005FHFH：外设寄存器外设寄存器暂存器暂存器SPRAM(DP=0)SPRAM(DP=0)暂存寄存器暂存寄存器SPRAMSPRAMSPRAMSPRAM00600070060007FHFH：暂存寄存器暂存寄存器DARAM(DP=7)DARAM(DP=7)DARAM(DP=6)DARAM(DP=6)DARAM(DP=5)DARAM(DP=5)DARAM(DP
49、=4)DARAM(DP=4)DARAM(DP=3)DARAM(DP=3)DARAM(DP=2)DARAM(DP=2)DARAM(DP=1)DARAM(DP=1)008003008003FFHFFH：7 7 7 7个个DARAMDARAMDARAMDARAM数据数据块块。第36页/共77页第三十六页，共78页。20242024年年7 7月月2727日日3737 为了便于CPUCPU的并行操作，提高(t (t go)go)芯片的高速处理能力，从0080H0080H开始，按每80H80H（128128）个存储单元为一个块，将DARAMDARAM分成若干个数据块。 分块以后，用户可以在同一个周期内从同
50、一块DARAMDARAM中取出两个操作数，并将数据写入到另一块DARAMDARAM中。 第37页/共77页第三十七页，共78页。20242024年年7 7月月2727日日3838存储器映像存储器映像(yn xin)(yn xin)寄存器寄存器 在C54xC54x的数据存储空间中，前80H80H个单元（数据页0 0）包含有CPUCPU寄存器、片内外设寄存器和暂存器。这些寄存器全部映射(yngsh)(yngsh)到数据存储空间，称作存储器映像寄存器MMRMMR。 存储器映像寄存器MMRMMR： CPU CPU寄存器特殊(tsh)(tsh)功能寄存器； 片内外设寄存器； 暂存器SPRAMSPRAM。
51、 第38页/共77页第三十八页，共78页。20242024年年7 7月月2727日日3939 特殊功能寄存器特殊功能寄存器 功能：主要功能：主要(zhyo)(zhyo)用于程序的运算处理和寻址方式的选用于程序的运算处理和寻址方式的选 择和设定。地址范围：择和设定。地址范围：0000H001FH0000H001FH。 C5402C5402的CPUCPU寄存器共有2727个，CPUCPU访问这些(zhxi)(zhxi)寄存器时，不需要插入等待时间。 外设寄存器 功能：用来控制片内外(niwi)设电路的状态和存放数据。 地址范围：0020H005FH。 包括串行口通信控制寄存器组、定时器定时控制寄存
52、器组、时钟周期设定寄存器组等。 暂存器SPRAMSPRAM 功能：用来暂存变量。地址范围：00600060H H H H007FH007FH007FH007FH。第39页/共77页第三十九页，共78页。20242024年年7 7月月2727日日DSPDSP原理(yunl)(yunl)及应用4040第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54x TMS320C54x TMS320C54x TMS320C54x TMS320C54x TMS320C54x的硬件的硬件的硬件的硬件的硬件的硬件(yn(yn(yn(yn(yn(yn jin)jin)jin)jin)jin)jin)结
53、构结构结构结构结构结构 地址地址地址地址符号符号符号符号寄存器名称寄存器名称寄存器名称寄存器名称地址地址地址地址符号符号符号符号寄存器名称寄存器名称寄存器名称寄存器名称0000H H IMRIMR 中断屏蔽寄存器中断屏蔽寄存器1010H H AR0 AR0 辅助寄存器辅助寄存器0 00101H H IFRIFR 中断标志寄存器中断标志寄存器1111H H AR1AR1 辅助寄存器辅助寄存器1 10202H H 保留保留 ( ( 用于测试用于测试 ) )12H12H AR2 AR2 辅助寄存器辅助寄存器2 203H03H 保留保留 ( ( 用于测试用于测试 ) )13H13H AR3AR3 辅助
54、寄存器辅助寄存器3 304H04H 保留保留 ( ( 用于测试用于测试 ) )14H14H AR4AR4 辅助寄存器辅助寄存器4 405H05H 保留保留 ( ( 用于测试用于测试 ) )15H15H AR5 AR5 辅助寄存器辅助寄存器5 50606H H ST0ST0 状态寄存器状态寄存器0 01616H H AR6AR6 辅助寄存器辅助寄存器6 60707H H ST1ST1 状态寄存器状态寄存器1 11717H H AR7AR7 辅助寄存器辅助寄存器7 70808H H ALAL 累加器累加器A A低字低字(150(150位位) ) 1818H H SPSP 堆栈指针堆栈指针0909H
55、 H AHAH 累加器累加器A A高字高字(3116(3116位位) )1919H H BKBK 循环缓冲区长度寄存器循环缓冲区长度寄存器0 0AHAH AGAG 累加器累加器A A保护位保护位(3932(3932位位) )1AH1AH BRCBRC 块重复计数器块重复计数器0 0BHBH BLBL 累加器累加器B B低字低字(150(150位位) )1BH1BH RSARSA 块重复起始地址寄存器块重复起始地址寄存器0 0CHCH BHBH 累加器累加器B B高字高字(3116(3116位位) )1CH1CH REA REA 块重复结束地址寄存器块重复结束地址寄存器0 0DHDH BGBG
56、累加器累加器B B保护位保护位(3932(3932位位) )1DH1DH PMST PMST 处理器模式状态寄存器处理器模式状态寄存器0 0EHEH T T 暂存寄存器暂存寄存器1EH1EH XPC XPC 程序计数器扩展寄存器程序计数器扩展寄存器0 0FHFH TRNTRN 状态转移寄存器状态转移寄存器1FH1FH 保留保留TMS320C54x存储器映像CPU寄存器(特殊(tsh)功能寄存器)第40页/共77页第四十页，共78页。20242024年年7 7月月2727日日DSPDSP原理(yunl)(yunl)及应用41412 2存储器映像存储器映像(yn xin)(yn xin)寄存器寄存
57、器 片内外设寄存器存在于一个专用的外设总线结构中，它可以发送数据至外设总线或者从外设中接收数据。设置或清除寄存器的控制位可以激活、屏蔽或者重新配置外设状态。 不同型号(xngho)(xngho)的芯片具有不同的片内外设寄存器。 C5402 DSP外设的存储器及相应的地址地址地址地址地址符号符号符号符号寄存器名称寄存器名称寄存器名称寄存器名称地址地址地址地址符号符号符号符号寄存器名称寄存器名称寄存器名称寄存器名称2020H H BDRR0BDRR0 缓冲串行口缓冲串行口0 0数据接收寄存器数据接收寄存器35H35H TRAD TRAD TDMTDM串行口接收地址寄存器串行口接收地址寄存器 212
58、1H H BDXR0 BDXR0 缓冲串行口缓冲串行口0 0数据发送寄存器数据发送寄存器3637H3637H 保留保留2222H H BSPC0 BSPC0 缓冲串行口缓冲串行口0 0控制寄存器控制寄存器38H38H AXR0 AXR0 ABU0ABU0发送地址寄存器发送地址寄存器23H23H BSPCE0BSPCE0 缓冲串行口缓冲串行口0 0控制扩展寄存器控制扩展寄存器39H39H BKX0BKX0 ABU0ABU0发送缓冲范围寄存器发送缓冲范围寄存器24H24H TIMTIM 定时设定寄存器定时设定寄存器3AH3AH ARR0ARR0 ABU0ABU0接收地址寄存器接收地址寄存器25H2
59、5H PRDPRD 定时周期寄存器定时周期寄存器3BH3BH BKR0 BKR0 ABU0ABU0接收缓冲范围寄存器接收缓冲范围寄存器2626H H TCRTCR 定时控制寄存器定时控制寄存器3CH3CH AXR1AXR1 ABU1ABU1发送地址寄存器发送地址寄存器2727H H 保留保留3DH3DH BKX1BKX1 ABU1ABU1发送缓冲范围寄存器发送缓冲范围寄存器2828H H SWWSR SWWSR 软件等待状态寄存器软件等待状态寄存器 3EH3EH ARR1ARR1 ABU1ABU1接收地址寄存器接收地址寄存器2929H H BSCR BSCR 多路开关控制寄存器多路开关控制寄存
60、器3FH3FH BKR1BKR1 ABU1ABU1接收缓冲范围寄存器接收缓冲范围寄存器2A2BH2A2BH 保留保留40H40H BDRR1BDRR1 缓冲串行口缓冲串行口1 1数据接收寄存器数据接收寄存器2CH2CH HPICHPIC 主机口（主机口（HPIHPI）控制寄存器控制寄存器41H41H BDXR1BDXR1 缓冲串行口缓冲串行口1 1数据发送寄存器数据发送寄存器2D2FH2D2FH 保留保留42H42H BSPC1 BSPC1 缓冲串行口缓冲串行口1 1控制寄存器控制寄存器30H30H TRCVTRCV TDMTDM串行口数据接收寄存器串行口数据接收寄存器 43H43H BSPC
61、E1 BSPCE1 缓冲串行口缓冲串行口1 1控制扩展寄存器控制扩展寄存器31H31H TDXR TDXR TDMTDM串行口数据发送寄存器串行口数据发送寄存器 4457H4457H 保留保留32H32H TSPC TSPC TDM TDM串行口控制寄存器串行口控制寄存器58H58H CLKMD CLKMD 时钟模式寄存器时钟模式寄存器33H33H TCSRTCSR TDMTDM串行口通道选择寄存器串行口通道选择寄存器 595FH595FH 保留保留34H34H TRTATRTA TDMTDM串行口接收发送寄存器串行口接收发送寄存器 第41页/共77页第四十一页，共78页。20242024年年
62、7 7月月2727日日4242I/O存储器存储器 C54xC54xC54xC54x除除了了程程序序和和数数据据存存储储空空间间外外，还还提提供供了了一一个具有个具有64K64K64K64K字的字的I/OI/OI/OI/O空间。空间。 主主 要要 用用 于于 对对 片片 外外 设设 备备 的的 访访 问问 。 可可 以以 使使 用用(shyng)(shyng)(shyng)(shyng)输输入入指指令令PORTRPORTRPORTRPORTR和和输输出出指指令令PORTWPORTWPORTWPORTW对对I/OI/OI/OI/O空空间间寻址。寻址。 在在在对对对I/OI/OI/OI/OI/OI/
63、O空空空间间间(kngjin)(kngjin)(kngjin)(kngjin)(kngjin)(kngjin)访访访问问问时时时，除除除了了了使使使用用用数数数据据据总总总线线线和地址总线外，还要用到和地址总线外，还要用到和地址总线外，还要用到IOTRBIOTRBIOTRBIOTRBIOTRBIOTRB、ISISISISISIS和和和I/WI/WI/WI/WI/WI/W控制线。控制线。控制线。 IOTRB IOTRB IOTRB IOTRB和和IS IS IS IS ：用于选通：用于选通I/OI/OI/OI/O空间空间(kngjin)(kngjin)(kngjin)(kngjin)； I/WI
64、/W：用于控制访问方向。用于控制访问方向。 第42页/共77页第四十二页，共78页。20242024年年7 7月月2727日日4343 3.5 TMS320C54x DSP 3.5 TMS320C54x DSP的片内外(niwi)(niwi)设 C54x C54x C54x C54x器件除了提供哈佛结构的总线、功能强大的器件除了提供哈佛结构的总线、功能强大的CPUCPUCPUCPU以及以及(yj)(yj)(yj)(yj)大容量的存储空间外，还提供了必要的片内外部大容量的存储空间外，还提供了必要的片内外部设备。设备。 不同型号的不同型号的C54xC54xC54xC54x芯片，所配置的片内外设有所
65、不同，芯片，所配置的片内外设有所不同，这些片内外设主要包括：这些片内外设主要包括： 通用通用I/OI/OI/OI/O中断中断(zhngdun)(zhngdun)(zhngdun)(zhngdun)系统系统定时器定时器时钟发生器时钟发生器软件可编程等待状态发生器软件可编程等待状态发生器(SWWSR)(SWWSR)(SWWSR)(SWWSR)可编程的组合切换逻辑可编程的组合切换逻辑串行口串行口直接存储器访问直接存储器访问(DMA)(DMA)(DMA)(DMA)控制器控制器主机接口主机接口HPIHPI外部总线接口外部总线接口第43页/共77页第四十三页，共78页。20242024年年7 7月月272
66、7日日44441 1通用通用(tngyng)I/O(tngyng)I/O引脚引脚 C54x C54x C54x C54x芯片为用户提供了两个软件控制芯片为用户提供了两个软件控制(kngzh)(kngzh)(kngzh)(kngzh)的通用的通用I/OI/OI/OI/O引脚。引脚。 分支转移控制输入引脚BIO 外部标志输出引脚XF BIOBIO：分支转移控制输入引脚分支转移控制输入引脚 用来监控外部设备的运行状态。用来监控外部设备的运行状态。 在实时控制系统中，通过查询此引脚控制程在实时控制系统中，通过查询此引脚控制程 序流向，以避免中断引起的失控现象。序流向，以避免中断引起的失控现象。 XF
67、XF XF XF：外部标志输出引脚：外部标志输出引脚 用于程序向外设传输标志信息用于程序向外设传输标志信息(xnx)(xnx)(xnx)(xnx)。 通过此引脚的置位或复位，可以控制外设通过此引脚的置位或复位，可以控制外设 的工作。的工作。 是状态寄存器是状态寄存器ST1ST1ST1ST1中的位。中的位。第44页/共77页第四十四页，共78页。2.中断系统中断是指DSP暂时(znsh)停止原程序执行转而为外部设备服务（执行中断服务程序），并在服务完成后自动返回原程序执行的过程。CPU在和外设交换信息时通过中断就可以避免不必要的等待和查询，从而提高CPU的工作效率，所以中断系统是衡量CPU性能好
68、坏的一项重要指标。第45页/共77页第四十五页，共78页。（1）中断(zhngdun)类型可屏蔽中断 指可用软件来屏蔽或开放的中断，即通过对中断屏蔽寄存器（IMR）中的相应位和状态寄存器（ST1）中的中断允许(ynx)控制位INTM编程来屏蔽或开放中断。 MS320C54x DSP最多可支持16个用户可屏蔽中断。非屏蔽中断 指通过软件改变IMR和ST1中的位已不能影响中断是否被屏蔽，TMS320C54x对这类中断总是立即响应的。TMS320C54x的非屏蔽中断包括：所有的软件中断、由芯片的复位引脚引起的中断和由芯片的外中断引脚引起的中断。第46页/共77页第四十六页，共78页。（2）中断向量T
69、MS320C54x DSP给每个中断源都分配(fnpi)一个确定的偏移地址，叫中断向量，中断向量中存放中断子程序的入口地址，所有的中断向量放在一起就是中断向量表。在TMS320C54x 中，中断向量地址的产生是由PMST寄存器中9位的中断向量指针（IPTR）形成中断向量地址的高9位，中断向量序号乘以4（左移2位），形成中断向量地址的低7位，二者连接并组成16位的中断向量地址。TMS320C54x DSP内部有两个中断管理寄存器：中断标志寄存器和中断屏蔽寄存器。第47页/共77页第四十七页，共78页。表表3.4 TMS320C54x DSP3.4 TMS320C54x DSP中断向量表中断向量表
70、第48页/共77页第四十八页，共78页。（3）中断(zhngdun)处理流程TMS320C54x中断(zhngdun)处理分为三个阶段：接受中断(zhngdun)请求、响应中断(zhngdun)和执行中断(zhngdun)服务程序。中断(zhngdun)处理流程如下第49页/共77页第四十九页，共78页。第50页/共77页第五十页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日515151512 2 定时器 用于事件计数和产生相应中断。用于事件计数和产生相应中断。 在工业应用中，计数器和定时器常用于检测和控制在工业应用中，计数器和定时器常用于检
71、测和控制中的时序协调及控制。中的时序协调及控制。 C54x C54x C54x C54x的片内定时器是一个可编程的定时器，可用的片内定时器是一个可编程的定时器，可用于周期地产生中断。定时器的最高分辨率为处理器的于周期地产生中断。定时器的最高分辨率为处理器的CPUCPUCPUCPU时钟速度。通过带时钟速度。通过带4 4 4 4位预定标器的位预定标器的16161616位计数器，可以获得位计数器，可以获得较大较大(jio d)(jio d)(jio d)(jio d)范围的定时频率。范围的定时频率。 第51页/共77页第五十一页，共78页。2024202420242024年年年年7 7 7 7月月月
72、月27272727日日日日52525252 定时器主要由定时寄存器定时器主要由定时寄存器TIMTIMTIMTIM、定时周期寄存器、定时周期寄存器PRDPRDPRDPRD、定时控制寄存器定时控制寄存器TCRTCRTCRTCR及相应的逻辑控制电路组成。及相应的逻辑控制电路组成。 寄存器寄存器TIMTIMTIMTIM、PRDPRDPRDPRD和和TCRTCRTCRTCR是存储器映像寄存器，地址是存储器映像寄存器，地址(dzh)(dzh)(dzh)(dzh)分别为分别为0024H0024H0024H0024H、0025H0025H0025H0025H和和0026H0026H0026H0026H。（1
73、1）. .定时器的组成定时器的组成(z chn) (z chn) 第52页/共77页第五十二页，共78页。图图3.21 TMS320C54x DSP3.21 TMS320C54x DSP片内定时器结构片内定时器结构(jigu) (jigu) 第53页/共77页第五十三页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日54545454定时定时(dn sh)(dn sh)寄存器寄存器TIMTIM逻辑(lu j)控制电路定时(dn sh)周期寄存器PRD定时控制寄存器TCRTCRTCRTCR 16 16位减1 1计数器。地址：00240024H H
74、用来存放定时时间。地址：用来存放定时时间。地址：00250025H H存放定时器的控制位和状态位。地址：00260026H H H H。TCRTCRTCRTCR能决定定时器的工作模式，即是连续工作，仅计数一次，还是停止计数。 用来控制定时器协调工作。第54页/共77页第五十四页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日55555555 16 16 16 16位存储器映像位存储器映像(yn xin)(yn xin)(yn xin)(yn xin)寄存器，包含定时器的寄存器，包含定时器的控制位和状态位。控制位和状态位。定时定时(dn sh)(
75、dn sh)控制寄存器控制寄存器TCR TCR 15 1215 12111110109 69 65 54 43 03 0TCRTCR0026h0026h保留保留保留保留 SoftSoft FreeFree PSCPSC TRBTRB TSSTSS TDDRTDDR 软件调试软件调试(dio sh)(dio sh)(dio sh)(dio sh)控制位控制位 预定标预定标计数器计数器 重新重新加载位加载位 停止停止状态位状态位 分分 频频系系 数数 第55页/共77页第五十五页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日56565656 TD
76、DR TDDR：定时器分频系数, ,用来对CLKOUTCLKOUT进行分频, ,以改变(gibin)(gibin)定时周期。 当PSCPSC减到0 0后，以TDDRTDDR中的数加载PSCPSC。 TSS TSS：定时器停止状态(zhungti)(zhungti)位，用于停止或启动定时器 复位时，TSSTSS位清0 0，定时器立即定时。 TSS=0 TSS=0，定时器启动工作； TSS=1 TSS=1，定时器停止工作。 第56页/共77页第五十六页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日57575757 TRB TRB：定时器重新加载位
77、，用来复位(f wi)(f wi)片内定时器。 当TRBTRB置1 1时，以PRDPRD中的数加载TIMTIM，以及以TDDRTDDR中的值加载PSCPSC。 PSC PSC PSC PSC：定时器预定：定时器预定(ydng)(ydng)(ydng)(ydng)标计数器，其标定范围为标计数器，其标定范围为116116116116。当。当PSCPSCPSCPSC减到减到0 0 0 0后，后，TDDRTDDRTDDRTDDR位域中的数加载到位域中的数加载到PSC, TIMPSC, TIMPSC, TIMPSC, TIM减减1 1 1 1。 第57页/共77页第五十七页，共78页。202420242
78、0242024年年年年7 7 7 7月月月月27272727日日日日58585858 Free Free、SoftSoft：软件调试控制位。FreeFree和SoftSoft位结合使用，用来控制调试程序断点(dun din)(dun din)操作情况下的定时器工作状态。SoftSoft FreeFree 定时器状态定时器状态定时器状态定时器状态 0 0 0 0 定时器立即停止工作定时器立即停止工作 1 1 0 0 当计数器减至当计数器减至0时停止工作时停止工作 X X 1 1 定时器继续工作定时器继续工作 保留(boli)(boli)：读成0 0。 第58页/共77页第五十八页，共78页。20
79、24202420242024年年年年7 7 7 7月月月月27272727日日日日59595959 注： 用定时器可以产生系统所需要的定时时钟信号。有两种方法产生定时时钟信号：其一，直接利用TOUTTOUT信号作为外围电路的时钟源；其二，利用定时器中断产生系统定时。 在C5402C5402内部有两个完全相同的定时器：定时器0 0和定时器1 1。定时器1 1的输出信号TOUT1TOUT1只有在禁止HPI-8HPI-8片上外设时才能(cinng)(cinng)使用。第59页/共77页第五十九页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日6060
80、6060 （2 2 2 2）. . . .定时器的定时时间定时器的定时时间(shjin)(shjin)(shjin)(shjin)公式为：公式为： Tt = CLKOUT(TDDR+1)(PRD+1) Tt = CLKOUT(TDDR+1)(PRD+1) Tt = CLKOUT(TDDR+1)(PRD+1) Tt = CLKOUT(TDDR+1)(PRD+1)其中其中:Tt:Tt:Tt:Tt为定时周期为定时周期, , , ,单位是单位是s(s(s(s(秒秒); ); ); ); CLKOUT CLKOUT CLKOUT CLKOUT为时钟周期为时钟周期, , , ,即主频的倒数。即主频的倒数。
81、 定时器的最大定时周期为：定时器的最大定时周期为：Tt= CLKOUT(65535+1)(15+1)Tt= CLKOUT(65535+1)(15+1)Tt= CLKOUT(65535+1)(15+1)Tt= CLKOUT(65535+1)(15+1) =220CLKOUT=1048576CLKOUT =220CLKOUT=1048576CLKOUT =220CLKOUT=1048576CLKOUT =220CLKOUT=1048576CLKOUT当主频为当主频为100MHz100MHz100MHz100MHz时时, , , ,则则 CLKOUT=1/100MHz=10-8 s=10-5 ms
82、CLKOUT=1/100MHz=10-8 s=10-5 ms CLKOUT=1/100MHz=10-8 s=10-5 ms CLKOUT=1/100MHz=10-8 s=10-5 ms时，时，因此因此 。第60页/共77页第六十页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日61616161 （3 3）. .举例举例: :用定时器中断在主频为用定时器中断在主频为4MHz4MHz的应用的应用系统系统(xtng)(xtng)中，产生脉冲周期为中，产生脉冲周期为8ms8ms的输出信的输出信号。号。解解: :因为输出的周期为因为输出的周期为8ms8m
83、s，所以定时中断周期，所以定时中断周期为为4ms,4ms,每中断一次，输出端电平取反一次。每中断一次，输出端电平取反一次。 先计算先计算CLKOUT:CLKOUT:10-6s10-6s 再计算再计算TDDRTDDR和和PRD:PRD: Tt=CLKOUT(TDDR+1)(PRD+1) Tt=CLKOUT(TDDR+1)(PRD+1)即：即： (TDDR+1)(PRD+1) =TtCLKOUT (TDDR+1)(PRD+1) =TtCLKOUT =410-30.2510- =410-30.2510-6=16000=1600106=16000=160010TDDR=9TDDR=9，PRD=1599
84、PRD=1599第61页/共77页第六十一页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日62626262 （4 4）. .定时(dn sh)(dn sh)器初始化步骤如下： TCR TCR的TSSTSS位置1 1，关闭定时(dn (dn sh)sh)器，停止定时(dn sh)(dn sh)； 装载PRDPRD值； 装入TCRTCR中的TDDRTDDR值。 设置TSS=0(TSS=0(启动定时(dn sh)(dn sh)器) )和TRB=1(TRB=1(装载PRDPRD到TIM,TIM,装载TDDRTDDR到PSC)PSC)。 第62页/共7
85、7页第六十二页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日63636363 void set_t0() *(unsigned int*)TCR=？; /停止T0定时器记数 *(unsigned int*)PRD=？; /设置T0的周期(zhuq)寄存器*(unsigned int*)TCR=？; /允许T0定时器计数第63页/共77页第六十三页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日64646464例题例题(lt):定时器定时器C5402内部有两个完全相同的定时(dnsh)器：定时(
86、dnsh)器0（Timer0）和定时(dnsh)器1（Timer1），现在需要用定时(dnsh)器1产生5ms定时(dnsh)，计算TDDR1和PRD1。并用C语言语句写出初始化步骤。(设系统时钟频率为100MHZ)第64页/共77页第六十四页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日65656565Tt=CLKOUT(TDDR1+1)(PRD1+1)(TDDR1+1)(PRD1+1)=Tt/CLKOUT=510(-3)10010(6)=500000=(49999+1)(9+1)所以(suy)PRD1=49999，TDDR1=9第65页/
87、共77页第六十五页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日66666666初始化步骤(bzhu):(1)TSS1=1或TCR1|=0X0010;(2)PRD1=49999;(3)TDDR1=9或TCR1|=9;(4)TRB1=1或TCR1|=0X0020;(5)TSS1=0或TCR1&=0Xffef;第66页/共77页第六十六页，共78页。20242024年年7 7月月2727日日67673 3时钟时钟(shzhng)(shzhng)发生器发生器 主要用来为CPUCPU提供时钟信号，由内部振荡器和锁相环（PLLPLL）电路两部分(b (
88、b fen)fen)组成。可通过内部的晶振或外部的时钟源驱动。 锁相环电路具有频率放大和信号提纯的功能，利用PLLPLL的特性，可以锁定时钟发生器的振荡频率，为系统提供高稳定的时钟频率。 锁相环能使时钟源乘上一个特定的系数，得到一个比内部CPUCPU时钟频率低的时钟源。 第67页/共77页第六十七页，共78页。20242024年年7 7月月2727日日68684 4软件可编程等待软件可编程等待(dngdi)(dngdi)状态发生器状态发生器(SWWSR) (SWWSR) 功能：通过软件设置，完成外部总线周期的扩展(kuzhn)(kuzhn)，从而方便地实现C54xC54x芯片与慢速的外部存储器
89、和I/OI/O设备的接口。 在访问外部存储器时，软件等待状态寄存器（SWWSRSWWSR）可为每32K32K字的程序、数据存储单元块和64K64K字的I/OI/O空间确定014014个等待状态。 第68页/共77页第六十八页，共78页。20242024年年7 7月月2727日日69695 5可编程的组合切换可编程的组合切换(qi hun)(qi hun)逻辑逻辑 也称为可编程分区也称为可编程分区(fn q)(fn q)转换逻辑，或可编程存储器转换逻辑。转换逻辑，或可编程存储器转换逻辑。 当当访访问问过过程程跨跨越越程程序序或或数数据据存存储储器器边边界界时时，可可编编程程分分区区(fn (fn
90、 q)q)转转换换逻辑会自动插入一个周期。逻辑会自动插入一个周期。 当存储过程由程序存储器转向数据存储器时，也会插入一个周期。当存储过程由程序存储器转向数据存储器时，也会插入一个周期。 附附加加周周期期可可以以使使存存储储器器在在其其他他器器件件驱驱动动总总线线之之前前允允许许存存储储器器释释放放总总线线，以避免总线竞争。以避免总线竞争。 转换的存储块的大小由存储器转换寄存器（转换的存储块的大小由存储器转换寄存器（BSCRBSCR）确定。）确定。 第69页/共77页第六十九页，共78页。20242024年年7 7月月2727日日70706 6串行通信接口串行通信接口串行通信接口串行通信接口 C
91、54xC54xC54xC54x内内部部具具有有功功能能(gngnng)(gngnng)(gngnng)(gngnng)很很强强的的高高速速、全全双双工工串行通信接口，可以和其他串行器件直接接口。串行通信接口，可以和其他串行器件直接接口。 四种串行口：四种串行口： 标准同步串行口标准同步串行口SPSPSPSP 缓冲同步串行口缓冲同步串行口BSPBSPBSPBSP 时分多路串行口时分多路串行口TDMTDMTDMTDM 多路缓冲串行口多路缓冲串行口 McBSP McBSP McBSP McBSP第70页/共77页第七十页，共78页。20242024年年7 7月月2727日日7171C54x串行口的配
92、置(pizh) 芯片型号芯片型号芯片型号芯片型号SPSPSPSPBSPBSPBSPBSP McBSPMcBSPMcBSPMcBSP TMDTMDTMDTMD芯片型号芯片型号芯片型号芯片型号 SPSPSPSPBSPBSPBSPBSP McBSPMcBSPMcBSPMcBSP TMDTMDTMDTMDC5412000C5490201C5420101C54020020C5430101C54090030C5451100C54100030C5461100C54160030C5480201C54200060第71页/共77页第七十一页，共78页。20242024年年7 7月月2727日日72727 7直接
93、直接(zhji)(zhji)存储器访问存储器访问(DMA)(DMA)控制器控制器 DMADMA控制器可以(ky)(ky)在存储器不同区域之间传输数据，而不需要CPUCPU的干预。第72页/共77页第七十二页，共78页。20242024年年7 7月月2727日日73738 8主机主机(zhj)(zhj)接口接口HPI HPI 主主机机接接口口(ji (ji (ji (ji ku)HPIku)HPIku)HPIku)HPI是是C54xC54xC54xC54x芯芯片片具具有有的的一一种种8 8 8 8位位或或16161616位位的的并并行行接接口口(ji (ji (ji (ji ku)ku)ku)k
94、u)部部件件，主主要要用用于于DSPDSPDSPDSP与与其其他他总总线线或或主处理机进行通信。主处理机进行通信。 HPIHPIHPIHPI接接口口(ji (ji (ji (ji ku)ku)ku)ku)通通过过HPIHPIHPIHPI控控制制寄寄存存器器（HPICHPICHPICHPIC）、地地址址寄寄存存器器（HPIAHPIAHPIAHPIA）、数数据据锁锁存存器器（HPIDHPIDHPIDHPID）和和HPIHPIHPIHPI内内存存块块实实现现与与主主机通信。机通信。 第73页/共77页第七十三页，共78页。20242024年年7 7月月2727日日7474 接口所需要的外部硬件少；接
95、口所需要的外部硬件少；接口所需要的外部硬件少； HPI HPI HPI HPI HPI HPI单元允许芯片直接利用一个或两个数据选通信号；单元允许芯片直接利用一个或两个数据选通信号；单元允许芯片直接利用一个或两个数据选通信号； 有一个独立或复用的地址总线；有一个独立或复用的地址总线；有一个独立或复用的地址总线； 一个独立或复用的数据总线与微控制单元一个独立或复用的数据总线与微控制单元一个独立或复用的数据总线与微控制单元MCUMCUMCUMCUMCUMCU连接；连接；连接； 主机和主机和主机和DSPDSPDSPDSPDSPDSP可独立地对可独立地对可独立地对HPIHPIHPIHPIHPIHPI接
96、口操作；接口操作；接口操作； 主机和主机和主机和DSPDSPDSPDSPDSPDSP握手可通过中断方式来完成；握手可通过中断方式来完成；握手可通过中断方式来完成； 主机可以通过主机可以通过主机可以通过HPIHPIHPIHPIHPIHPI直接访问直接访问直接访问CPUCPUCPUCPUCPUCPU的存储空间，包括存的存储空间，包括存的存储空间，包括存 储器映像寄存器。储器映像寄存器。储器映像寄存器。 主机还可以通过主机还可以通过主机还可以通过HPIHPIHPIHPIHPIHPI接口装载接口装载接口装载DSPDSPDSPDSPDSPDSP的应用程序、接收的应用程序、接收的应用程序、接收 DSP D
97、SP DSP DSP DSP DSP运行结果运行结果运行结果(ji gu)(ji gu)(ji gu)(ji gu)(ji gu)(ji gu)或诊断或诊断或诊断DSPDSPDSPDSPDSPDSP运行状态。运行状态。运行状态。 主要(zhyo)特点： 第74页/共77页第七十四页，共78页。2024202420242024年年年年7 7 7 7月月月月27272727日日日日75757575 9 9 外部(wib)(wib)总线接口 C54x通过外部总线与外部存储器及I/O器件相连。外部总线接口包括(boku)：数据总线、地址总线和控制信号。第75页/共77页第七十五页，共78页。20242
98、024年年7 7月月2727日日76761 1 1、参考图来对比、参考图来对比、参考图来对比DSPDSPDSP和单片机结构上有哪些区别（要详细详述）？和单片机结构上有哪些区别（要详细详述）？和单片机结构上有哪些区别（要详细详述）？2 2 2、DSPDSPDSP有哪些种类的存储器？各有什么特点？有哪些种类的存储器？各有什么特点？有哪些种类的存储器？各有什么特点？3 3 3、上网查找一个使用、上网查找一个使用、上网查找一个使用DSP 5000DSP 5000DSP 5000系列的电子产品的成功案例，并且系列的电子产品的成功案例，并且系列的电子产品的成功案例，并且简要描述简要描述简要描述(mio s
99、h)(mio sh)(mio sh)其硬件配置。其硬件配置。其硬件配置。作业题作业题 第76页/共77页第七十六页，共78页。感谢您的观看(gunkn)！第77页/共77页第七十七页，共78页。内容(nirng)总结2021年11月12日。可实现高效的数据存储能力和数据处理能力。(6)集成Viterbi加速器，专门用于通信中 Viterbi算法。(1)单指令重复和块指令重复操作。用于屏蔽(pngb)或开放所有可屏蔽(pngb)中断。(6)执行：执行指令，用写数据加载EB。OVLY位：若OVLY=1，则片内RAM安排到程序和数据空间。DROM位：若DROM=1，则部分片内ROM安排到数据空间。当PSC减到0后，以TDDR中的数加载PSC。感谢您的观看第七十八页，共78页。
