《级《组成原理》期末复习.ppt》由会员分享，可在线阅读，更多相关《级《组成原理》期末复习.ppt（64页珍藏版）》请在金锄头文库上搜索。
1、08级级计算机组成原理计算机组成原理期末考试复习期末考试复习n 计算机组成原理考试题型说明计算机组成原理考试题型说明一、填空题（一、填空题（20%）二、选择题（二、选择题（10% ）三、是非判断题（三、是非判断题（10%）四、简答题（四、简答题（15%）五、计算题（五、计算题（32%）1.码制转换码制转换 2.补码加减补码加减 3.补码一位乘法补码一位乘法4.浮点加减浮点加减 5.求求CRC码码六、分析设计题（六、分析设计题（13%）1.指令系统设计指令系统设计 2.多位多位ALU设计设计3.模型机指令流程设计模型机指令流程设计 4.存储器设计存储器设计n计算机组成原理考试样题讲解计算机组成原
2、理考试样题讲解一、填空题一、填空题例例1：微指令分微指令分 操作操作 控制字段和控制字段和 顺序顺序 控制控制字段两部分编码。字段两部分编码。例例2：设相对寻址的转移指令占设相对寻址的转移指令占2个字节，第一字个字节，第一字节为操作码，第二字节是位移量（用补码表示）节为操作码，第二字节是位移量（用补码表示），每当，每当CPU从存储器取出一个字节时，即自动从存储器取出一个字节时，即自动完成（完成（pc）+ 1 pc。设当前指令地址为。设当前指令地址为3008H，要求转移到，要求转移到300FH，则该转移指令第，则该转移指令第二字节的内容应为二字节的内容应为 05H 。若当前指令地址。若当前指令地
3、址为为300FH，要求转移到，要求转移到3004H，则该转移指令，则该转移指令第二字节的内容为第二字节的内容为 F3H 。例3：在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循的分段原则，其中包括：（1）把互斥性的微命令分在同一段内，（2）一般每个小段还要留出一个状态，表示不产生微命令。例4：中断请求的一般判优顺序是故障引发的中断请求、DMA请求和外部设备中断请求。例5：高速缓冲存储器的地址映像方式有：直接映、全相联映像、和组相联映像三种。例6：DMA的数据块传送分为DMA初始化、DMA传送、和DMA后处理阶段。例7：静态RAM是利用触发器电路的两个稳定状态来表示信息“0”和“1
4、”，故在不断开电源时，可以长久保持信息；动态RAM利用电容器存储的电荷来表示信息“0”和“1”，因此需要不断进行刷新。例8：现在所生产的存储器芯片的容量是有限的，在字数或字长方面与实际存储器的要求都有很大差距，所以需要在位数和字数两方面进行扩展才能满足实际存储器的容量要求。例9：根据目前常用的存储介质将存储器分为半导体存储器、磁表面存储器和光盘存储器三种。例10：对存储器的要求是存储容量大、存储速度快、和成本价格低。为了解决这方面的矛盾，计算机采用多级存储体系结构。例11：动态半导体存储器的刷新方式主要有集中刷新、分散刷新和异步刷新三种方式。例12：高速缓冲存储器（CACHE）常用的替换算法有
5、先进先出算法和最近最少使用算法。例13：在数的表示范围方面，浮点比定点大。在运算规则方面，浮点比定点复杂。在运算精度方面，浮点比定点高。例14：控制器按照微命令形成方法不同分为：组合逻辑控制器和微程序控制器。例15：计算机操作与时序信号之间的关系称为时序控制方式，时序控制方式可分为:同步控制和异步控制两大类。例16：DMA（直接内存访问）方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU,而直接在内存和I/O设备之间进行.例17：若浮点数的尾数用补码表示，当运算结果的两位符号位和小数点后的第一位是00.1或11.0时，表明结果是规格化的数。例18：在补码一位乘法中，如果判断
6、位YiYi-1=10，则下一步（但不是最后一步）的操作是将部分积加上-X补，再向右移一位。（设x为被乘数，y为乘数）例19：由于一个存储器芯片的容量和位数一般不能满足使用要求，所以通常将若干个芯片按串联和并联两种方式相连接。例20：按数据传输格式来分，IO接口类型可分并行接口和串行接口两种。二、选择题例1：真值-1011的八位原码是（C）A00011001B00001011C10001011D1110001例2：内存单元的内容可以是指令，也可以是数据，它们在形式上没有差别，主要通过(C)来识别从内存单元取的是指令还是数据。A指令译码器B.主存单元的地址范围C.指令执行的不同阶段D.时序信号例3
7、：在定点二进制运算器中，减法运算一般通过（D）来实现。A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器例4：为了缩短指令中某个地址段的位数，有效的方法是采用（B）。A、立即寻址B、寄存器寻址C、间接寻址D、变址寻址例5：脉冲型微命令的作用是（A）。A.用脉冲边沿进行操作定时B.在该脉冲宽度时间内进行ALU操作C.在该脉冲宽度时间内进行数据传送D.在该脉冲宽度时间内打开数据传送通路例6：下列叙述中，能反映RISC特征的有(A)。A设置大量通用寄存器B指令长度可变C丰富的寻址方式D使用微程序控制器例7：总线的数据通路宽度是指（A）。A能一次并行传送的
8、数据位数B可依次串行传送的数据位数C单位时间内可传送的数据位数D可一次并行传送的数据的最大值例8：在多级存储体系中，“cache主存”结构的作用是解决（D）的问题。A.主存容量不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配例9：计算机在控制硬盘和主机之间的大批数据交换时主要采用（D）方式。A通道和I/O处理器方式B程序直接控制方式C程序中断控制方式DDMA方式例10：在微程序控制器中，机器指令和微程序指令的关系是（C）。A每一条机器指令由一条微指令来执行B一条微指令由若干条机器指令组成C每一条机器指令由一段用微指令组成的微程序来解释执行D一段微程序由一条机器指
9、令来执行例11：浮点加减中的对阶（A）。A将较小的一个阶码调整到与较大的一个阶码相同B将较大的一个阶码调整到与较小的一个阶码相同C将被加数的阶码调整到与加数的阶码相同D将加数的阶码调整到与被加数的阶码相同例12：为了减少指令中的地址个数，可以采用（B）A直接寻址 B隐含寻址C相对寻址 D变址寻址例13：在计算机的层次化存储器结构中，虚拟存储器是指（C）.A将主存储器当作高速缓存使用B将高速缓存当作主存储器使用C将辅助存储器当作主存储器使D将主存储器当作辅助存储器使用例14：接口是（B）的逻辑部件。ACPU与系统总线之间B系统总线与I/O设备之间C主存与I/O设备之间D运算器与I/O设备之间例1
10、5：动态RAM存储信息依靠的是（D）。A单稳态触发器B磁场C双稳态触发器D电容器例16：若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法是（C）。A阶符与数符相同为规格化表示B.阶符与数符相异为规格化表示C数符与尾数小数点后第一位数字相异为规格化表示D数符与尾数小数点后第一位数字相同为规格化表示例17：CPU可直接编程访问的存储器是（D）。A光盘存储器B虚拟存储器C磁盘存储器D主存储器例18：程序计数器是指（D）。A可存放指令的寄存器B可存放程序状态字的寄存器C本身具有计数逻辑与移位逻辑的寄存器D存放下一条指令地址的寄存器例19：在异步控制的总线传送中（C）。A所需时间固定不变B所
11、需时钟周期数一定C所需时间随实际需要可变D时钟周期长度视实际需要而定例20：零地址指令可选的寻址方式是（C）。A立即寻址 B间接寻址C堆栈寻址 D寄存器寻址三、是非判断题例1：减少指令中地址数目的办法是：采用以寄存器为基础的寻址方式。（ ）例2：每条指令的第一个机器周期一定是取指周期。（ ）例3：对外设统一编址是指给每个外设设置一个地址码。（）例4：状态寄存器是为计算机提供判断条件，以实现程序转移。（）例5：提高并行加法器速度的关键是尽量加快各位的计算结果。（）例6：计算机内部的除法运算可由“加减”和“左移”运算来实现。（）例7：外部中断一旦申请中断，便能立即得到CPU的响应。（）例8：DMA
12、方式用于传送成组数据，所以DMA控制器申请总线使用权后，总是要等一批数据传送完成后才释放总线。（）例9：在异步通信中，数据传送所需时间由CPU决定。（）例10：串行接口是指：接口与总线之间串行传送，接口与设备之间串行传送。（）例11：在微程序控制方式中，由一条微指令的微操作控制字段产生微命令。（）例12：总线是一组可由多个部件分时共享的传送信息的公共线路，某一时刻允许多个部件通用过总线发送数据。（）例13：两个补码相加，只有在最高位都是1时有可能产生溢出。（）例14：相对寻址方式中，操作数的有效地址等于程序计数器（PC）内容与偏移量之和。（）例15：指令是程序设计人员与计算机系统沟通的媒介，微
13、指令是计算机指令和硬件电路建立联系的媒介。（）例16：半导体ROM是非易失性的，断电后仍然能保持记忆。（）例17：在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。（）例18：在常用硬磁盘中，外圈磁道容量与内圈磁道容量相同。（）例1：除了采用高速芯片外，从计算机的各个子系统的角度分析，指出5种以上提高整机速度的措施。答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘
14、，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。四、简答题例2：微程序控制器怎么产生微操作控制信号？这种控制器有何优缺点？答：微操作控制信号的产生：事先把微操作控制信号以代码的形式构成微指令，然后存放于控制存储器中，取微指令时，其代码直接或译码产生微操作控制信号。优点：规整、易于修改和扩展；缺点：速度较慢。例3：画出计算机中采用的存储系统的层次结构，并说明不同层次的作用及对速度、容量的要求。答:（1）主存：存放需要CPU运行的程序和数据，速度较快，容量较大；（2）Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；（3）外存：存
15、放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。作出层次结构图如下：例4：组合逻辑控制方式的基本思想是什么？答：它通过组合逻辑电路产生微命令。产生微命令的输入信号有：指令代码(操作码，寻址方式码等），时序信号（工作周期、时钟周期，工作脉冲），程序状态（PSW中的标志位）和外部请求等。输出信号为微命令（电位型、脉冲型）。例5：I/O接口的基本功能有哪些？答：（1）寻址：接收CPU送来的地址码，选择接口中的寄存器供CPU访问。（2）数据缓冲：实现主机与外设的速度匹配（3）预处理：串-并格式转换（串口）；数据通路宽度转换（并口）；电平转换。（4）控制功能：传送控制命令与状态信息，实现I/O传
16、送控制方式。例6：常见的总线分类方法有哪几种？相应的可以将总线分为那几类？答：总线的分类方法有以下几种：按数据传送格式分类，按时序控制方式分类，按所处的位置和功能分类，按传送信息类型分类。按数据传送格式，总线可分为串行总线与并行总线。按时序控制方式，总线可分为同步总线（含同步扩展总线）与异步总线，。按所处的位置和功能，可分为CPU内部总线、系统总线以及各种局部总线。按传送数据类型，可分为地址总线、数据总线、控制总线。例7：动态存储器的刷新方式有哪几种?它们的优缺点如何?答：（1）集中式刷新方式，优点：主存利用率高，控制简单，缺点：形成一段较大的死区时间；（2）分散刷新方式，优点：控制简单，主存
17、工作没有长的死区时间，缺点：主存利用率低，工作速度约降低一倍；（3）异步刷新方式，优点：对主存利用率高，工作速度快，而且没有长的死区，缺点：控制较复杂。例8：何谓程序中断方式？请举出两种具体的应用实例？答：当CPU接到某个随机的中断请求信号后，暂停执行当前的程序，转去执行相应的中断服务程序，为该随机事件服务，服务完毕后自动返回并继续执行原程序，这一过程称为中断，采用这种方式控制I/O操作或处理随机事件。称为中断方式。主要应用于处理复杂随机事件、控制中低速I/O；实例如：故障处理、中低速I/O控制、通信、实时处理、人机对话等。例9：主机和外设的信息交换方式有哪几种?并简单说明各自的特点。答：（1
18、）程序查询方式：CPU的操作和外围设备的操作能够同步，且硬件结构比较简单，但比较浪费CPU资源。 （2）程序中断方式：CPU和外围设备能够并行操作。一般适用于随机出现的服务，且一旦提出中断要求应立即进行响应，节省了CPU的时间开销，但硬件结构稍复杂一些 （3）直接内存访问（DMA）方式：数据交换不经过CPU，数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多的硬件，适用于内存和高速外设之间大批量数据交换的场合。 （4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。 （5）外围处理机（IOP）方式：是通道方式的进一步发展，基本上独立于主机工作
19、，结构更接近一般处理机。例9：总线集中式仲裁有哪几种方式?并说明各自的优缺点。答：（1）链式查询方式：通过接口的优先级排队电路来决定设备的优先级。结构简单，易于扩充，但是对询问链的电路故障很敏感，而且优先级低的设备可能长期不能使用总线。（2）计数器定时查询方式：可以通过改变计数起始值来灵活改变设备的优先级，但需增加线数。（3）独立请求方式：响应时间快，对优先次序的控制相当灵活，但需增加线数。例10：中断接口一般包含哪些基本组成？简要说明它们的作用。答：A、接口寄存器选择电路。选取接口中有关寄存器，也就是选择了I/O设备；B、命令字寄存器与状态字寄存器。供CPU输出控制命令，取回接口与设备的状态
20、信息；C、数据缓存寄存器。提供数据缓冲，实现速度匹配；D、其它控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。例11：为了提高计算机系统的输入/输出能力，可以在总线的设计与实现中采用哪些方案？他们各自解决的是什么方面的问题？l提高总线时钟的频率，以便在单位时间内完成更多次数的数据传送；l增加数据总线的位数，以便在每次数据传送时同时传送更多位数的数据；l采用突发数据传送（BURST传送）方式，使得在一组数据传送的过程中，尽可能地把发送地址和传送数据在时间上重叠起来；l采用多总线结构，使得多个数据同时通过不同的总线完成传送；l最终达到在单位时间内传送尽可能多的数据的目的，即提高了输入/输出能
21、力。五、计算题例1：将十进制数-21和-0.375化成二进制数，再写出各自的原码、补码、反码表示（符号位和数值位共8位）。二进制数原码补码反码解-21：-10101100101011110101111101010-0.375-0.0111.01100001.10100001.1001111例2、用变形补码进行加减运算，并判断结果是否溢出？是何种溢出？(1)X=0.10010，Y=-0.10011，计算X-Y(2)X=-0.10111，Y=0.10011，计算X+Y解：（1）x补=00.10010y补=11.01101-y补=00.10011x-y补=x补+-y补=00.10010+00.100
22、11=01.00101因为双符号位不同，发生了正溢。（2）x补=11.01001y补=00.10011x+y补=x补+y补=11.01001+00.10011=11.11100，无溢出。x+y=0.00100*例3：将十进制数37.25转换成IEEE754标准的32位浮点数的二进制代码序列，写出转换过程。解:37.25=(100101.01)2=1.001010125，浮点数阶码的真值e=5。于是，按IEEEE754标准，得到：数符阶码（移码表示）尾数M=00101010000000000000000最后得到32位浮点数的二进制代码序列为：0，10000100，0010101000000000
23、0000000例4：用补码一位乘法计算XY=？，X=0.1011Y=0.1101写出规范的运算过程。解：A=00.0000，B=X补=11.0101，-B=-X补=00.1011，C=Y补=0.1101(最后一步不移位)练习1:用补码一位乘法（比较法）计算XY。已知X=0.1101，Y=0.1011。要求写出规范的运算过程。例5：将4位有效信息1001编成循环校验码（CRC码），选择生成多项式为1011（即：），写编码过程。解：（1）编码方法（2）编码后的校验码为：练习2：将4位有效信息1100编成循环校验码（CRC码），选择生成多项式为1011（即：），写编码过程。例6：已知X=25*(9/
24、16)Y=24*(-11/16)请按浮点数运算规则,计算:X+Y=?其浮点数的阶码和尾数用变形补码表示，存放格式如下：阶符（2位）阶码（3位）尾符（2位）尾码（6位）假定：舍入方法采用“0舍1入法”。解：X浮浮=00,10100.100100Y浮浮=00,10011.010100EX-EY补补=00,101+11,100=00,001EX-EY=+1,则y的尾数向右移一位，阶码相应加1，对阶结果：Y 浮=00,10111.101010尾数相加MX+MY补补= = 00.100100+11.101010=00.001110，x+y补=00,101;00.001110(尾数出现“00.0”，需左规
25、)。规格化处理,左规2位:即尾数左移二位,同时阶码减2X+Y浮= 00,011 00. 111000最终结果:X+Y=23*(+0.111000)例7：已知X=2-4*(11/16)Y=2-3*(13/16)请按浮点数运算规则,计算:X+Y=?其浮点数的阶码和尾数用变形补码表示，存放格式如下：假定：舍入方法采用“0舍1入法”。阶符（2位） 阶码（3位） 尾符（2位） 尾码（6位）解：X浮浮=11,10000.101100Y浮浮=11,10100.110100EX-EY补补=11,100+00,011=11,111EX-EY=-1对阶结果：X 浮=11,10100.010110尾数相加MX+MY
26、补补= = 00.010110+00.110100=01.001010，x+y浮=11,10101.001010(尾数出现“01.0”，表示溢出)（尾数溢出,需右规一位,即尾数右移一位,同时阶码加1）因此:X+Y浮= 11,110 00.100101最终结果X+Y=2-2*(+0.100101)例8：某计算机的字长为16位,存储器按字编址,存储器访问指令格式如下:其中OP是操作码，Mode为寻址方式：0立即寻址、1直接寻址、2间接寻址、3变址寻址、4相对寻址，ADD为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为16位。问:1.该格式能定义多少种指令?2.各种寻址方式的寻址范围为多
27、少字?3.写出各种寻址方式的有效地址EA的计算式。OP(5位)Mode(3位)ADD(8位)解：（1）因为操作码字段长度为5位（K位），因此能定义25=32种（2K种）操作；（2）根据不同寻址方式的特点，寻址方式M寻址范围如下所示：01个字,即指令字1256个字（2M字,M=8）264k字（2N字,N=16）364k字（2N字,N=16）4256个字(PC值附近256个字)（2M字，M=8）（设机器字长为N位，指令的地址位长M位）；（3）各种寻址方式有效地址的计算：中1EA=Add2EA=(Add)3EA=(Rx)+Add4EA=(PC)+Add其中：Add为形式地址。六、分析设计题例1：用7
28、4181和74182芯片构成一个16位ALU，采用组间并行进位链结构。画出逻辑图，并注明输入、输出信号。解：例2：以模型机组成为背景，拟定指令“MOVR1,(R0)+”的读取与执行流程。解：FT：MIR,PC+1PCST0：R0MARST1：MMDRCST2：R0+1R0ET0：CR1ET1：PCMAR例3：以模型机组成为背景，拟出下述指令的读取与执行流程。SUBR1，X（R0）解：FT0：MIR，PC+1PCST0：PCMARST1：MMDRCST2：PC+1PCST3：C+R0MARST4：MMDRCET0：R1-CR1ET1：PCMAR练习3：以模型机组成为背景，拟出下述指令的读取与执行
29、流程。AND（R0）,R1例4：用1K4位/片的SRAM芯片构成一个4K8位的存储器，地址总线A15A0（低），双向数据总线D7D0，读写控制信号，为片选输入信号。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。解：（1）计算芯片数扩展位数：用两片1K4位的存储芯片扩展容量至1K8位；扩展单元数：用4组1K8位将容量扩展至4K8位；故共需24=8片1K4位的存储芯片。（2）地址分配因为：212=4K，所以存储器需要12位地址（A11A0）；210=1K，所以芯片需要10位地址（A9A0）。所以12-10=2，用A11A10作为片选的译码输入信号。1K41K41K41K41K41K4
30、1K41K4片选逻辑：芯片容量芯片地址片选信号片选逻辑1KA9A0CS01KA9A0CS11KA9A0CS21KA9A0CS3逻辑框图：练习4、用16K4位/片的存储芯片构成一个64K8位的存储器，地址总线A15A0（低），双向数据总线D7D0，读写控制信号R/W。为片选输入信号，请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。提示：存储器容量64K：64K=216，占用16位地址芯片容量16K：16K=214，占用14位地址（A13A0）A14A15作为片选的译码输入信号。练习5：用2K4位/片的SRAM芯片构成一个8K8位的存储器，地址总线A15A0（低），双向数据总线D7D0
31、，读写控制信号，为片选输入信号。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。提示：存储器容量8K：8K=213，占用13位地址芯片容量2K：2K=211，占用11位地址（A10A0）A11A12作为片选的译码输入信号。A15A14A13未用。例5：设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。RAM1K8位、2K4位、4K8位ROM 2K8位、4K8位画出CPU与存储器的连接图，要求（1）最大4K地址空间为系统程序区（ROM），与其相邻的2K地址空间为用户程序区（RAM）；（2）合理选用上述存储芯
32、片，说明各选几片？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。解：地址空间描述如下：ROM对应的空间（4K=212，占用12位地址）11111111111111111111000000000000RAM对应的空间（2K=211，占用11位地址）11101111111111111110100000000000（地址相邻）选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000片选逻辑式：每块芯片容量都是2K，片内地址：A10A0CPU与存储器连接图见下页：
