数字电子技术基础课件：第六章 时序逻辑电路

《数字电子技术基础课件：第六章 时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术基础课件：第六章 时序逻辑电路（125页珍藏版）》请在金锄头文库上搜索。

1、第六章第六章 时序逻辑电路时序逻辑电路熟练掌握时序逻辑电路的基本分析设计方法熟练掌握时序逻辑电路的基本分析设计方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握寄存器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握计数器的逻辑功能和使用方法熟练掌握中规模集成器件设计时序逻辑电路的熟练掌握中规模集成器件设计时序逻辑电路的方法方法教学内容：教学内容：6.1 6.1 概述概述一、时序逻辑电路的特点一、时序逻辑电路的特点 功能上：功能上：任一时刻的输出不仅取决于该时刻的输入，还任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关与电路原来的状态有关。例：串行加法器，两个多位数从低位到

2、高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加2. 2. 电路结构上电路结构上包含存储电路和组合电路包含存储电路和组合电路存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功能描述方法触发器组成触发器组成可以用三个方程组来描述：可以用三个方程组来描述：特点：1、包含存储电路和组合电路，而存储电路必不可少2、输出由存储器状态和输入状态共同决定，即存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起共同决定组合电路的输出三、时序电路的分类三、时序电路的分类1 1、按照触发器的动作特点分类：、按照触

3、发器的动作特点分类：可分为同步时序电路与异步时序电路可分为同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的同步：存储电路中所有触发器的时钟使用统一的clkclk, ,状态变化发生在同一时刻状态变化发生在同一时刻异步：没有统一的异步：没有统一的clkclk, ,触发器状态的变化有先有后触发器状态的变化有先有后CLK2、按照输出信号特点分类：、按照输出信号特点分类：可分为可分为Mealy型和型和Moore型型Mealy型（米利型）：输出信号不仅取决于型（米利型）：输出信号不仅取决于存储电路的状态，而且取决于输入变量存储电路的状态，而且取决于输入变量 Moore型（摩尔型）：输出

4、信号仅仅取决型（摩尔型）：输出信号仅仅取决于存储电路的状态于存储电路的状态由此可见，摩尔型是米利型的特例由此可见，摩尔型是米利型的特例四、时序电路逻辑功能的描述方法1、逻辑方程2、状态转换表用列表的方式描述时序逻辑电路输出Z，次态Qn+1，外部输入X，现态QXQnQn+1Z),(QXFZ=驱动方程 ),(*QZHQ=状态方程),(QXFY =输出方程3、状态转换图描述时序电路状态转换关系及转换条件的图形5、状态机流程图（State Machine Chart）4、时序图6.2 6.2 时序电路的分析方法时序电路的分析方法时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路，在输

5、入信号及时钟的作用下，根据电路的状态、驱动和输出方程的变化规律，确定电路的功能。6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能即找出在输入和CLK作用下，电路的次态和输出。一般步骤：一般步骤：1 1、从给定电路写出存储电路中每个触发、从给定电路写出存储电路中每个触发器的驱动方程，得到整个电路的驱动方器的驱动方程，得到整个电路的驱动方程。程。2 2、将驱动方程代入触发器的特性方程，、将驱动方程代入触发器的特性方程，得到状态方程，写出输出方程。得到状态方程，写出输出方程。3 3、根据时序电路的状态方程和输出方程、根据时序电路的状态方程和输出方程建立状态转换表，状态转换图或波形图

6、建立状态转换表，状态转换图或波形图中的一种。中的一种。4 4、分析逻辑功能、分析逻辑功能5 5、判断电路能否自启动、判断电路能否自启动自启动：当电路处于任一无效状态，若能在时钟信号的作用下进入有效状态，称该电路具有自启动功能，否则该电路不能自启动例：例：TTL电路电路3 3、状态转换表、状态转换表0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 10 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05

7、1 0 1 06 1 1 0 17 0 0 0 00 1 1 1 11 0 0 0 04 4、状态转换图、状态转换图5 5、时序图、时序图6 6、逻辑功能、逻辑功能七进制加法计数器相关概念：相关概念：1 1、计数器：具有对时钟、计数器：具有对时钟CPCP计数功能的时序电路计数功能的时序电路2 2、N N进制计数器：进制计数器：n n个状态的计数器个状态的计数器3 3、加法计数器：计数状态对应的数值是递增的计数器，习惯上从、加法计数器：计数状态对应的数值是递增的计数器，习惯上从0 0开始递增开始递增4 4、减法计数器：计数状态对应的数值是递减的计数器，习惯上从、减法计数器：计数状态对应的数值是递

8、减的计数器，习惯上从最大数开始递减最大数开始递减5 5、有效状态：希望（需要）的状态、有效状态：希望（需要）的状态6 6、无效状态：除了有效状态的状态、无效状态：除了有效状态的状态7 7、有效循环：时序电路的有效状态具有顺序循环功能、有效循环：时序电路的有效状态具有顺序循环功能8 8、无效循环：由无效状态构成的循环、无效循环：由无效状态构成的循环例例：（4 4）列状态转换表：）列状态转换表：（5 5）状态转换图）状态转换图00000101101011110 001/001/0 10/010/0 11/011/0 00/100/11 111/111/1 00/000/0 01/001/0 10/

9、010/0（6）波形图）波形图（7）逻辑功能A=0，4进制加法计数器A=1，4进制减法计数器*6.2.3 异步时序逻辑电路的分析方法（只要求分析）CLK1 1、驱动方程、驱动方程2 2、状态方程、状态方程3 3、状态转换表、状态转换表CPCPCPCPQ QQ Q3 3 3 3Q QQ Q2 2 2 2Q QQ Q1 1 1 10 0 0 00 0 0 00 0 0 00 0 0 01 1 1 10 0 0 00 0 0 01 1 1 12 2 2 20 0 0 01 1 1 10 0 0 03 3 3 30 0 0 01 1 1 11 1 1 14 4 4 41 1 1 10 0 0 00 0

10、 0 05 5 5 50 0 0 00 0 0 00 0 0 00 0 0 01 1 1 10 0 0 01 1 1 11 1 1 10 0 0 01 1 1 10 0 0 00 0 0 01 1 1 11 1 1 10 0 0 01 1 1 10 0 0 01 1 1 10 0 0 00 0 0 01 1 1 11 1 1 11 1 1 11 1 1 10 0 0 00 0 0 00 0 0 04 4、状态转换图、状态转换图111 000 001 010 101111 000 001 010 101 100 011 110 100 011 1105 5、时序图、时序图6 6、功能分析、功能分

11、析异步五进制加法计数器异步五进制加法计数器7 7、能自启动、能自启动101010101010110010110010111000111000如果：如果：101110010101110010，也可以算自启动，也可以算自启动例例6.2.4 6.2.4 二二- -五五- -十进制计数器十进制计数器功能也可以为十分频功能也可以为十分频6.3 若干常用的时序逻辑电路主要介绍寄存器和计数器主要介绍寄存器和计数器重点掌握功能和使用方法重点掌握功能和使用方法6.3.1 6.3.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器用于寄存一组二值代码，用于寄存一组二值代码，N N位寄存器由位寄存器由N

12、N个触发器组成，个触发器组成，可存放一组可存放一组N N位二值代码。位二值代码。只要求其中每个触发器可置只要求其中每个触发器可置1 1，置，置0 0。输入方式：并行输入、串行输入输入方式：并行输入、串行输入输出方式：并行输出、串行输出输出方式：并行输出、串行输出1 1、普通寄存器、普通寄存器并行输入并行输出并行输入并行输出74HC175清零清零清零清零时钟时钟时钟时钟输入输入输入输入输出输出输出输出工作方式工作方式工作方式工作方式R R R RD D D D CPCPCPCPD D D D3 3 3 3 D D D D2 2 2 2 D D D D1 1 1 1 D D D D0 0 0 0Q

13、 QQ Q3 3 3 3Q QQ Q2 2 2 2Q QQ Q1 1 1 1Q QQ Q0 0 0 00 0 0 0 0000000000000000异步清异步清异步清异步清“ “ “ “0”0”0”0”1 1 1 1D D D D3 3 3 3 D D D D2 2 2 2 D D D D1 1 1 1 D D D D0 0 0 0D D D D3 3 3 3 D D D D2 2 2 2 D D D D1 1 1 1 D D D D0 0 0 0数码寄存数码寄存数码寄存数码寄存1 1 1 10 0 0 0 D D D D3 3 3 3 D D D D2 2 2 2 D D D D1 1 1

14、 1 D D D D0 0 0 0数据保持数据保持数据保持数据保持1 1 1 11 1 1 1 D D D D3 3 3 3 D D D D2 2 2 2 D D D D1 1 1 1 D D D D0 0 0 0数据保持数据保持数据保持数据保持二、移位寄存器（代码在寄存器中左二、移位寄存器（代码在寄存器中左/ /右移动）右移动）具有存储具有存储具有存储具有存储 + + + + 移位功能移位功能移位功能移位功能1 1、单向移位寄存器、单向移位寄存器QQ3 3QQ2 2QQ1 1QQ0 0=1011=1011CPCPCPCPD D D DI I I IQ QQ Q0 0 0 0Q QQ Q1 1

15、 1 1Q QQ Q2 2 2 2Q QQ Q3 3 3 3=D=D=D=DO OO O0 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 01 1 1 11 1 1 11 1 1 10 0 0 00 0 0 00 0 0 02 2 2 20 0 0 00 0 0 01 1 1 10 0 0 00 0 0 03 3 3 31 1 1 11 1 1 10 0 0 01 1 1 10 0 0 04 4 4 41 1 1 11 1 1 11 1 1 10 0 0 01 1 1 15 5 5 5 1 1 1 11 1 1 10 0 0 06 6 6 6 1 1 1 11

16、1 1 17 7 7 7 1 1 1 18 8 8 8 右移1D1C1&11D2C1&11D3C1&11D4Q1Q2Q3Q4C1&11移存脉冲移存脉冲CP右移输入右移输入DIR控制控制M左移输入左移输入DIL双向移位寄存器的原理双向移位寄存器的原理2、双向移位寄存器、双向移位寄存器74194R R R RD D D D S S S S1 1 1 1S S S S0 0 0 0CPCPCPCP D D D DILILILILD D D DIRIRIRIRD D D D0 0 0 0-D-D-D-D3 3 3 3Q QQ Q0 0 0 0-Q-Q-Q-Q3 3 3 30 0 0 0 异步清异步清异

17、步清异步清“ “ “ “0”0”0”0”1 1 1 10 0 0 00 0 0 0 数据保持数据保持数据保持数据保持1 1 1 10 0 0 01 1 1 1 D D D DIRIRIRIR D D D DIRIRIRIR右移一位右移一位右移一位右移一位1 1 1 11 1 1 10 0 0 0D D D DILILILIL 左移一位左移一位左移一位左移一位D D D DILILILIL1 1 1 11 1 1 11 1 1 1 D D D D0 0 0 0-D-D-D-D3 3 3 3并行置数并行置数并行置数并行置数功能表功能表RRRRD D D DS S S S1 1 1 1S S S S

18、0 0 0 0工作状态工作状态工作状态工作状态0 0 0 0X X X XX X X X置零置零置零置零1 1 1 10 0 0 00 0 0 0保持保持保持保持1 1 1 10 0 0 01 1 1 1右移右移右移右移1 1 1 11 1 1 10 0 0 0左移左移左移左移1 1 1 11 1 1 11 1 1 1并行输入并行输入并行输入并行输入 移位寄存器的应用移位寄存器的应用（1）实现串并转换（2）实现乘/除法运算（3）实现脉冲节拍延迟（4）实现计数分频电路、序列信号发生器100 二进制数二进制数1000 二进制数二进制数左移补零，左移补零，乘以乘以1 1、功能扩展（、功能扩展（4 4

19、位位88位）位）2 2、进行运算、进行运算t=t1Y=M+Nt=t2Y=M2+N2t=t3Y=M22+N2t=t4Y=M222+N26.3.2 6.3.2 计数器计数器用途：用途：1 1、对数字脉冲定时、计时、对数字脉冲定时、计时2 2、分频器、分频器3 3、用于产生顺序脉冲和序列信号、用于产生顺序脉冲和序列信号4 4、进行运算和控制、进行运算和控制分类：分类：按时钟分，同步、异步按时钟分，同步、异步按计数过程中数值增减分，加、减和加减可逆按计数过程中数值增减分，加、减和加减可逆按计数器中的数值编码分，二进制、二按计数器中的数值编码分，二进制、二-十进制十进制和循环码和循环码按计数容量分，十进

20、制，六十进制和按计数容量分，十进制，六十进制和n进制进制一、同步计数器一、同步计数器1、同步二进制计数器设计思路：设计思路：一个多位二进制数的末位加上一个多位二进制数的末位加上1 1时，若其中第时，若其中第i i位以下位以下各位皆为各位皆为1 1时，则第时，则第i i位应改变状态（由位应改变状态（由0 0变成变成1 1，由，由1 1变变成成0 0）。而最低位的状态在每次加）。而最低位的状态在每次加1 1时都要改变。时都要改变。1 0 1 1 0 1 11 0 1 1 0 1 11 1+ +1 0 1 1 1 0 01 0 1 1 1 0 0同步二进制加法计数器同步二进制加法计数器用用T T触发

21、器构成触发器构成4 4位二进制加法计数器位二进制加法计数器由此得出规律，若用由此得出规律，若用T T触触发器构成计数器，则第发器构成计数器，则第i i位触发器输入端位触发器输入端TiTi的逻辑的逻辑式应为：式应为：计数器的容量：计数器的容量：计数器中能计到的最大数称为计数器的容量，计数器中能计到的最大数称为计数器的容量，它等于计数器所有各位全为它等于计数器所有各位全为1 1时的数值。时的数值。N N位二进制计数器的容量等于位二进制计数器的容量等于器件实例：器件实例：7416174161计数1111保持（C=0）0X11X保持（包括C）1011X预置数（同步）XX01置 0（异步）XXX0X工作

22、状态ETEPDLRCLKD同步二进制减法计数器同步二进制减法计数器同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数末位减末位减末位减末位减1 1 1 1，若第，若第，若第，若第i i i i位以下皆为位以下皆为位以下皆为位以下皆为0 0 0 0时，则第时，则第时，则第时，则第i i i i位应翻转。位应翻转。位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用由此得出规律，若用由此得出规律，若用T T T T

23、触发触发触发触发器构成计数器，则第器构成计数器，则第器构成计数器，则第器构成计数器，则第i i i i位触发位触发位触发位触发器输入端器输入端器输入端器输入端TiTiTiTi的逻辑式应为：的逻辑式应为：的逻辑式应为：的逻辑式应为：同步加减计数器同步加减计数器加加加加/ /减减减减计数器计数器计数器计数器加加加加/ / / /减减减减计数结果计数结果计数结果计数结果加加加加/ /减减减减计数器计数器计数器计数器计数结果计数结果计数结果计数结果两种解决方案两种解决方案两种解决方案两种解决方案a.a.单时钟方式单时钟方式加加/ /减脉冲用同一减脉冲用同一输入端，由加输入端，由加/ /减减控制线的高低

24、电控制线的高低电平决定加平决定加/ /减减器件实例：器件实例：74LS19174LS191（用（用T T触发器）触发器）工作状态工作状态工作状态工作状态X X X X1 1 1 11 1 1 1X X X X保持保持保持保持X X X XX X X X0 0 0 0X X X X预置数预置数预置数预置数( ( ( (异步异步异步异步) ) ) )0 0 0 01 1 1 10 0 0 0加计数加计数加计数加计数0 0 0 01 1 1 11 1 1 1减计数减计数减计数减计数b.b.双时钟方式双时钟方式器件实例：器件实例：74LS19374LS19374LS19374LS193（采用（采用（采

25、用（采用TTTT触发触发触发触发器，即器，即器，即器，即T=1T=1T=1T=1）CPCPCPCPU U U UCPCPCPCPD D D DR R R RD D D DLDLDLDLD X X X XX X X X1 1 1 1X X X X置置置置0(0(0(0(异步异步异步异步) ) ) )X X X XX X X X0 0 0 00 0 0 0置数置数置数置数( ( ( (异步异步异步异步) ) ) )1 1 1 10 0 0 01 1 1 1加计数加计数加计数加计数1 1 1 10 0 0 01 1 1 1减计数减计数减计数减计数2. 2. 2. 2. 同步十进制计数同步十进制计数同

26、步十进制计数同步十进制计数器器器器加法计数器加法计数器加法计数器加法计数器基本原理：在四位基本原理：在四位基本原理：在四位基本原理：在四位二进制计数器基础二进制计数器基础二进制计数器基础二进制计数器基础上修改，当计到上修改，当计到上修改，当计到上修改，当计到1001100110011001时，则下一个时，则下一个时，则下一个时，则下一个CLKCLKCLKCLK电路状态回到电路状态回到电路状态回到电路状态回到0000000000000000。能自启动能自启动能自启动能自启动器件实例：器件实例：7416074160计数1111保持（C=0）0X11X保持（包括C）1011X预置数（同步）XX01置

27、 0（异步）XXX0X工作状态ETEPDLRCLKD减法计数器减法计数器减法计数器减法计数器基本原理：对二进基本原理：对二进基本原理：对二进基本原理：对二进制减法计数器进制减法计数器进制减法计数器进制减法计数器进行修改，在行修改，在行修改，在行修改，在0000000000000000时减时减时减时减“1”1”1”1”后跳后跳后跳后跳变为变为变为变为1001100110011001，然后，然后，然后，然后按二进制减法计按二进制减法计按二进制减法计按二进制减法计数就行了。数就行了。数就行了。数就行了。能自启动能自启动能自启动能自启动十进制可逆计数器十进制可逆计数器基本原理一致，电路只用到基本原理一

28、致，电路只用到0000100100001001的十个状态的十个状态实例器件实例器件单时钟：单时钟：7419074190双时钟：双时钟：7419274192二二二二. . . . 异步计数器异步计数器异步计数器异步计数器1. 1. 1. 1. 二进制计数器二进制计数器二进制计数器二进制计数器异步二进制加异步二进制加异步二进制加异步二进制加法计数器法计数器法计数器法计数器在末位在末位在末位在末位+1+1+1+1时，时，时，时，从低位到高位从低位到高位从低位到高位从低位到高位逐位进位方式逐位进位方式逐位进位方式逐位进位方式工作。工作。工作。工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从

29、位从位从“1”1”1”1”变变变变“0”0”0”0”时，向高位发时，向高位发时，向高位发时，向高位发出进位，使高出进位，使高出进位，使高出进位，使高位翻转位翻转位翻转位翻转异步二进制减异步二进制减异步二进制减异步二进制减法计数器法计数器法计数器法计数器在末位在末位在末位在末位-1-1-1-1时，时，时，时，从低位到高位从低位到高位从低位到高位从低位到高位逐位借位方式逐位借位方式逐位借位方式逐位借位方式工作。工作。工作。工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从位从位从“0”0”0”0”变变变变“1”1”1”1”时，向高位发时，向高位发时，向高位发时，向高位发出进位，使高出进位

30、，使高出进位，使高出进位，使高位翻转位翻转位翻转位翻转2 2、异步十进制加法计数器、异步十进制加法计数器原理：原理：在在4 4位二进制异步加法计数器位二进制异步加法计数器上修改而成，上修改而成，要跳过要跳过1010 11111010 1111这六个状态这六个状态器件实例：二五器件实例：二五十进制十进制异步计数器异步计数器74LS29074LS290QCP1R021JQC11RQC11R1JQC1&R1KSFF1FF2FF3&R01S91S92Q0Q1Q2Q31K1J1KSC1RFF0CP01J1K异步二五十进制计数器异步二五十进制计数器74LS29074LS290的功能表的功能表CP0CP1S

31、91S92R01R02工作状态CPCPQ3CPQ0CP10 0000010000置9置0二进制计数五进制计数十进制计数(8421BCD)十进制计数(5421BCD)注意：8421BCD时四个触发器的输出由高到低依次为Q3 Q2 Q1 Q0； 5421BCD时四个触发器的输出由高到低依次为Q0 Q3 Q2 Q1。S91S92R01R02Q0Q1Q2Q3CP1CP074290S91S92R01R02Q0Q1Q2Q3CP1CP074290CPCPS91S92R01R02Q0Q1Q2Q3CP1CP074290CPS91S92R01R02Q0Q1Q2Q3CP1CP074290CP000000000000

32、0000二进制计数器五进制计数器十进制计数器（5421BCD）十进制计数器（8421BCD）三、任意进制计数器的构成方法三、任意进制计数器的构成方法用已有的用已有的N N进制芯片，组成进制芯片，组成MM进制计数器，是进制计数器，是常用的方法。常用的方法。N进制M进制1 M N1 M N 2. M N （多片级联）（多片级联）1 1、整体法（、整体法（M M为素数的情况）为素数的情况）采用整体置零和整体置数法：采用整体置零和整体置数法：先用两片接成先用两片接成 M M M M 的计数器的计数器然后再采用置零或置数的方法然后再采用置零或置数的方法2 2、分解法、分解法M=NM=N1 1NN2 2分

33、别接成分别接成N N1 1和和N N2 2两个计数器。两个计数器。计数器间的连接有两种方式：计数器间的连接有两种方式：a.a.并行进位方式：用同一个并行进位方式：用同一个CLKCLK，低位片的，低位片的进位输出作为高位片的计数控制信号（如进位输出作为高位片的计数控制信号（如7416074160的的EPEP和和ETET）b.b.串行进位方式：低位片的进位输出作为高串行进位方式：低位片的进位输出作为高位片的位片的CLKCLK，两片始终同时处于计数状态，两片始终同时处于计数状态例：用两片例：用两片7416074160接成一百进制计数器接成一百进制计数器并行进位法并行进位法串行进位法串行进位法整体置数

34、法两片计数器采用同步级联整体置数法两片计数器采用同步级联整体置数法两片计数器采用同步级联整体置数法两片计数器采用同步级联整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可整体清零法两片计数器采用同步、异步级联均可例：用例：用7416074160接成二十九进制接成二十九进制整体置零整体置零（异步）（异步）整体置数整体置数（同步）（同步）Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74160(1)1&1Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74160(2)10000010111&01101100例

35、：用例：用2 2片片7416074160构成构成3030进制计数器进制计数器30=6530=656 6进制计数器进制计数器5 5进制计数器进制计数器CPS91S92R01R02Q0Q1Q2Q3CP1CP074290(2)S91S92R01R02Q0Q1Q2Q3CP1CP074290(1)CP000000&例：试判断下图实现多少进制的计数器？例：试判断下图实现多少进制的计数器？十二进制计数器二进制计数器二进制计数器六进制计数器六进制计数器总结：对于总结：对于MNMN的情况，的情况，（1 1）串）串/ /并行进位法：低位计数一周，高位计一并行进位法：低位计数一周，高位计一数；数；（2 2）整体置零

36、）整体置零/ /置数法：首先将多片置数法：首先将多片N N进制计数进制计数器接成一个大于器接成一个大于MM进制的计数器，然后在按照进制的计数器，然后在按照MNMN的情况处理即可的情况处理即可。（3 3）整体置数法两片计数器整体置数法两片计数器必须必须采用采用同步同步级联级联 整体清零法两片计数器采用同步、异步级整体清零法两片计数器采用同步、异步级联均可联均可四移位寄存器型计数器四移位寄存器型计数器四移位寄存器型计数器四移位寄存器型计数器环形计数器环形计数器环形计数器环形计数器将移位寄存器首尾相接，即将移位寄存器首尾相接，即将移位寄存器首尾相接，即将移位寄存器首尾相接，即D D0 0=Q=Q3

37、3，在连续不断地输入时钟，在连续不断地输入时钟，在连续不断地输入时钟，在连续不断地输入时钟信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。信号时寄存器里的数据将循环右移。环形计数器的状态转换图：环形计数器的状态转换图：N N位环形计数器可以实现位环形计数器可以实现N N进制计数器（利用率低）进制计数器（利用率低）每个状态只有一个每个状态只有一个“ “1”1”，不需译码电路，不需译码电路000001011111101000010001010001000010001010001000电路次路次态的卡的卡诺图00000101111110101 10 0

38、0 00 0 次次态的卡的卡诺图00000101111110101 10 00 00 0 1 1能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路状态方程：状态方程：状态方程：状态方程： QQ0 0n+1n+1=Q=Q0 0+Q+Q1 1+Q+Q2 2 Q Q1 1n+1n+1=Q=Q0 0 Q Q2 2n+1n+1=Q=Q1 1 Q Q3 3n+1n+1=Q=Q2 2通过在输出与输通过在输出与输通过在输出与输通过在输出与输入之间接入适当入之间接入适当入之间接入适当入之间接入适当的反馈逻辑电路，的反馈逻辑电路，的反馈逻辑电路，的反馈逻辑电路，可以将

39、不能自启可以将不能自启可以将不能自启可以将不能自启动的电路修改为动的电路修改为动的电路修改为动的电路修改为能够自启动的电能够自启动的电能够自启动的电能够自启动的电路。路。路。路。2扭环形计数器扭环形计数器若将反馈逻辑函数取为：若将反馈逻辑函数取为：D0=Qn-1则得到扭环形计数器，也称为则得到扭环形计数器，也称为约翰逊计数器。约翰逊计数器。显然，图中所示的扭环形计数器不能自启动。显然，图中所示的扭环形计数器不能自启动。用用用用n n位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含2n

40、2n个有效状态的个有效状态的个有效状态的个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争冒险现象。电路状态译码时不会产生竞争冒险现象。电路状态译码

41、时不会产生竞争冒险现象。电路状态译码时不会产生竞争冒险现象。能自启动的扭环形计数器电路能自启动的扭环形计数器电路能自启动的扭环形计数器电路能自启动的扭环形计数器电路令令令令D D0 0=Q=Q1 1QQ2 2+Q+Q3 36.3.36.3.3顺序脉冲发生器顺序脉冲发生器顺序脉冲发生器顺序脉冲发生器给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。由计数器和译码器两部分电路构成。各种控制信号。由计数器和

42、译码器两部分电路构成。各种控制信号。由计数器和译码器两部分电路构成。各种控制信号。由计数器和译码器两部分电路构成。用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器用环形计数器作顺序脉冲发生器当环形计数器在每个状态中只有一个当环形计数器在每个状态中只有一个当环形计数器在每个状态中只有一个当环形计数器在每个状态中只有一个1 1的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲的循环状态时，它就是一个顺序脉冲发生器。当发生器。当发生器。当发生器。当CPCP端不断输入系列脉冲时，端不断输入系列脉冲时，端不断输入系列脉冲时

43、，端不断输入系列脉冲时，QQ0 0 Q Q3 3端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断端将依次输出正脉冲，并不断循环。循环。循环。循环。计数器计数器计数器计数器+ + + +译码器译码器译码器译码器顺序节拍脉冲发生器顺序节拍脉冲发生器顺序节拍脉冲发生器顺序节拍脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器计数器采用移位寄存型计数器可从根本上消除竞争冒险现象计数器采用移位寄存型计数器可从根本上消除竞争冒险现象计数器采用移位寄存型计数器可从根本上消除竞

44、争冒险现象计数器采用移位寄存型计数器可从根本上消除竞争冒险现象. .顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图顺序脉冲发生器的电压波形图用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器6.3.46.3.4序列信号发生器序列信号发生器序列信号发生器序列信号发生器产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为序列信号产生序列信号（一组特定的串行数字信号）的电路称为

45、序列信号发生器。发生器。发生器。发生器。一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器一、用计数器和数选器组成的序列信号发生器产生一个产生一个产生一个产生一个8 8位序列位序列位序列位序列信号：信号：信号：信号：0001011100010111连续加连续加连续加连续加cpcp信号到计数器信号到计数器信号到计数器信号到计数器上，上，上，上， QQ2 2(A(A2 2) )、QQ1 1(A(A1 1) )、QQ0 0(A(A0 0) )的状态按计数顺的状态按计数顺的状态按计数顺的状态按计数顺序不断循环，可在输出序不断循环，可

46、在输出序不断循环，可在输出序不断循环，可在输出端得到不断循环的序列端得到不断循环的序列端得到不断循环的序列端得到不断循环的序列信号信号信号信号0001011100010111。二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器D D0 0的卡诺图的卡诺图的卡诺图的卡诺图移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信移位寄存器端输出的串行输出信号就是序列信号输出。号输

47、出。号输出。号输出。根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存根据要求产生的序列信号，即可列出移位寄存器应具有的状态转换表，再由此得到输入端器应具有的状态转换表，再由此得到输入端器应具有的状态转换表，再由此得到输入端器应具有的状态转换表，再由此得到输入端D D0 0取值的卡诺图，化简得：取值的卡诺图，化简得：取值的卡诺图，化简得：取值的卡诺图，化简得： D D0 0 = Q= Q2 2 Q Q1 1 Q Q0 0 + Q+ Q2 2 Q Q1 1 + Q+ Q2 2 Q Q0 06.4 6.4 时序逻辑电路的设计方法

48、时序逻辑电路的设计方法6.4.1 6.4.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表1. 1. 确定输入确定输入确定输入确定输入/ /输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。2. 2. 定义输入定义输入定义输入定义输入/ /输出逻辑状态以及每个电路状态的含意，并对电路状态进行编输出逻辑状态以及每个电路状态的含意，并对电路状态

49、进行编输出逻辑状态以及每个电路状态的含意，并对电路状态进行编输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。号。号。号。3. 3. 按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。二、状态化简二、状态化简二、状态化简二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等若两个状态在相同的输入下有相同的输出

50、，并转换到同一个次态，则称为等价状态；等价状态可以合并。价状态；等价状态可以合并。价状态；等价状态可以合并。价状态；等价状态可以合并。三、状态分配（编码）三、状态分配（编码）三、状态分配（编码）三、状态分配（编码）1. 1. 确定触发器数目。确定触发器数目。确定触发器数目。确定触发器数目。2. 2. 给每个状态规定一个代码。给每个状态规定一个代码。给每个状态规定一个代码。给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型四、选定

51、触发器类型四、选定触发器类型四、选定触发器类型求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。五、画出逻辑图五、画出逻辑图五、画出逻辑图五、画出逻辑图六、检查自启动六、检查自启动六、检查自启动六、检查自启动例：例：设计一个一个带进位位输出的出的6 6进制制计数器数器/0/0/0/0/0/0/0/0/0/0/1/10001111001电路次路次态/ /输出的卡出的卡诺图001/0001/0101/0101/0010/0010/0100/0100/0011/0011/0000/1000/1xxx/xxxx/xx

52、xx/xxxx/x设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。信号，属于摩尔型电路。信号，属于摩尔型电路。信号，属于摩尔型电路。CC进位信号，进位信号，进位信号，进位信号，C C1 1为为为为有进位输出，有进位输出，有进位输出，有进位输出，C C0 0为无进位输出十三进制计数器应为无进位输出十三进制计

53、数器应为无进位输出十三进制计数器应为无进位输出十三进制计数器应有有有有1313个状态：个状态：个状态：个状态：由于由于由于由于2 23 3N2N24 4 , , 所以取所以取所以取所以取n=4, n=4, 用用用用4 4个触发器个触发器个触发器个触发器取取取取0000 1100 0000 1100 为为为为 S S0 0 S S12 12 的编码的编码的编码的编码画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图: :可分解为可分解为可分解为可分解为5 5个卡诺图个卡诺图个卡诺

54、图个卡诺图 , , 经化简得经化简得经化简得经化简得: : Q Q3 3n+1n+1=Q=Q2 2QQ1 1QQ0 0 + Q+ Q3 3QQ2 2 Q Q2 2n+1n+1=Q=Q2 2QQ1 1QQ0 0 + Q+ Q3 3QQ2 2QQ1 1 + Q+ Q3 3QQ2 2QQ0 0 Q Q1 1n+1n+1=Q=Q1 1QQ0 0 + Q+ Q1 1QQ0 0 Q Q0 0n+1n+1=Q=Q3 3QQ0 0 + Q+ Q3 3QQ2 2QQ0 0 C = Q C = Q3 3QQ2 2若选用若选用若选用若选用JKJK触发器触发器触发器触发器, ,则将状态方程转换为则将状态方程转换为则将

55、状态方程转换为则将状态方程转换为 QQn+1n+1=JQ+KQ =JQ+KQ 标准形式标准形式标准形式标准形式. .QQ3 3n+1n+1=(Q=(Q2 2QQ1 1QQ0 0+Q+Q2 2 )Q)Q3 3+( Q+( Q2 2QQ1 1QQ0 0)Q)Q3 3QQ2 2n+1n+1=(Q=(Q3 3QQ1 1+Q+Q3 3QQ0 0)Q)Q2 2 + Q+ Q2 2QQ1 1QQ0 0QQ1 1n+1n+1=Q=Q1 1QQ0 0 + Q+ Q1 1QQ0 0QQ0 0n+1n+1=(Q=(Q3 3 + Q+ Q3 3QQ2 2 )Q)Q0 0C=QC=Q3 3QQ2 2得得得得: :J J

56、3 3=Q=Q2 2QQ1 1QQ0 0，KK3 3=Q=Q2 2J J2 2=Q=Q1 1QQ0 0，KK2 2=Q=Q3 3QQ1 1QQ0 0J J1 1=Q=Q0 0，KK1 1=Q=Q0 0J J0 0=Q=Q3 3QQ2 2，KK0 0=1=1为验证电路的逻辑功能是否正确为验证电路的逻辑功能是否正确,可将可将0000作作为初始状态代入状态方程依次计算为初始状态代入状态方程依次计算,所得结果所得结果应与以上所列的状态转换表相同。应与以上所列的状态转换表相同。最后应检查电路的自启动。将最后应检查电路的自启动。将3个无效状态个无效状态1101、1110和和1111分别代入状态方程计算，分

57、别代入状态方程计算，所得次态分别为所得次态分别为0010、0010和和0000，故电路，故电路能自启动。能自启动。设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个设计一个串行数据检测器，要求：连续输入三个或三个以上的或三个以上的或三个以上的或三个以上的1 1时输出为时输出为时输出为时输出为1 1，其它输入情况下输出，其它输入情况下输出，其它输入情况下输出，其它输入情况下输出为为为为0 0解：分析解：分析解：分析解：分析: :电路应至少有电路应至少有电路应至少有电路应至少有4 4个不同状态个不同状态个不同状态个不同状态

58、, ,即即即即 S0 S0 没输入没输入没输入没输入1 1之前状态之前状态之前状态之前状态 S1 S1 输入输入输入输入1 1个个个个1 1后的状后的状后的状后的状态态态态 S2 S2 输入输入输入输入2 2个个个个1 1后的后的后的后的状态状态状态状态 S3 S3 输入输入输入输入3 3个个个个1 1或或或或3 3个以上个以上个以上个以上1 1后的状态后的状态后的状态后的状态可看出，可看出，可看出，可看出，S S2 2与与与与S S3 3两个状态在同样的输入条件下它两个状态在同样的输入条件下它两个状态在同样的输入条件下它两个状态在同样的输入条件下它们转换到同样的次态，且转换后得到同样的输们转

59、换到同样的次态，且转换后得到同样的输们转换到同样的次态，且转换后得到同样的输们转换到同样的次态，且转换后得到同样的输出。所以，出。所以，出。所以，出。所以，S S2 2与与与与S S3 3为等价状态，可合并为一个状为等价状态，可合并为一个状为等价状态，可合并为一个状为等价状态，可合并为一个状态，得出最简状态转换图。态，得出最简状态转换图。态，得出最简状态转换图。态，得出最简状态转换图。状态数状态数状态数状态数 N=3N=3 2 2n-1n-1NN 2 2n n所以，所以，所以，所以，n=2n=2触发器位数为触发器位数为触发器位数为触发器位数为2 2对状态进行编码：可使对状态进行编码：可使对状态

60、进行编码：可使对状态进行编码：可使S S0 0=00=00，S S1 1=01=01，S S2 2=10=10电路次态和输出卡诺图：电路次态和输出卡诺图：电路次态和输出卡诺图：电路次态和输出卡诺图：格内填写的内容为格内填写的内容为格内填写的内容为格内填写的内容为QQ1 1n+1n+1QQ0 0n+1n+1/Y/Y采用下降沿采用下降沿采用下降沿采用下降沿JKJK触发器构触发器构触发器构触发器构成电路，驱动方程为：成电路，驱动方程为：成电路，驱动方程为：成电路，驱动方程为：J J0 0=XQ=XQ1 1，KK0 0=1=1J J1 1=XQ=XQ0 0，KK1 1=XQ=XQ0 0+X=X+X=X

61、化化简后得：后得：画出电路的逻辑图：画出电路的逻辑图：画出电路的逻辑图：画出电路的逻辑图：进行自启动检查：若电路初始进行自启动检查：若电路初始进行自启动检查：若电路初始进行自启动检查：若电路初始为为为为1111状态状态状态状态 X=0 QX=0 Q1 1n+1n+1=0 =0 即为即为即为即为0000状态状态状态状态 QQ0 0n+1n+1=0 Y=0 Y为为为为0 0X=1 QX=1 Q1 1n+1n+1=1 =1 即为即为即为即为1010状态状态状态状态 QQ0 0n+1n+1=0 Y=0 Y为为为为1 1电路的完整状态转换图：电路的完整状态转换图：电路的完整状态转换图：电路的完整状态转换

62、图： 设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币

63、。硬币后，在给出饮料的同时找回一枚五角的硬币。硬币后，在给出饮料的同时找回一枚五角的硬币。硬币后，在给出饮料的同时找回一枚五角的硬币。解：解：解：解：1.1.分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入分析：取投入硬币的状态为输入逻辑变量，投入一枚一元硬币用一枚一元硬币用一枚一元硬币用一枚一元硬币用A=1A=1表示，未投入则用表示，未投入则用表示，未投入则用表示，未投入则用A=0A=0表示；投入表示；投入表示；投入表示；投入一枚五角硬币用一枚五角硬币用一枚五角硬币用一枚五角硬币用B=1B=1表示，未投入则用表示，

64、未投入则用表示，未投入则用表示，未投入则用B=0B=0表示；给出表示；给出表示；给出表示；给出饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，饮料和找五角钱为两个输出逻辑变量，Y=1Y=1表示给出饮表示给出饮表示给出饮表示给出饮料，料，料，料，Y=0Y=0则表示未给出饮料，则表示未给出饮料，则表示未给出饮料，则表示未给出饮料，Z=1Z=1表示找回一枚五角硬表示找回一枚五角硬表示找回一枚五角硬表示找回一枚五角硬币，币，币，币，Z=0Z=0则表示不找。则表示不找。则表示不找。则表示不找。设未投币的状态为设未投币的状态为设未投币的状态为设未投币的

65、状态为S0S0S0S0，投一枚五角硬币后为，投一枚五角硬币后为，投一枚五角硬币后为，投一枚五角硬币后为S1S1S1S1，投入，投入，投入，投入一枚一元硬币后为一枚一元硬币后为一枚一元硬币后为一枚一元硬币后为S2 S2 S2 S2 。在。在。在。在S2S2S2S2状态再投入五角硬币后状态再投入五角硬币后状态再投入五角硬币后状态再投入五角硬币后应转回应转回应转回应转回S0S0S0S0状态，状态，状态，状态，Y=1Y=1Y=1Y=1，Z=0;Z=0;Z=0;Z=0;再投入一元硬币后应转回再投入一元硬币后应转回再投入一元硬币后应转回再投入一元硬币后应转回S0S0S0S0状态同时找出一枚五角硬币，状态同

66、时找出一枚五角硬币，状态同时找出一枚五角硬币，状态同时找出一枚五角硬币，Y=1Y=1Y=1Y=1，Z=1Z=1Z=1Z=1。2.2.所以状态数为所以状态数为所以状态数为所以状态数为3 3，触发器确定用，触发器确定用，触发器确定用，触发器确定用2 2个，令：个，令：个，令：个，令： S0 00 S0 00 （未投币）（未投币）（未投币）（未投币） S1 01 S1 01 （投入（投入（投入（投入5 5角）角）角）角） S2 10 S2 10 （投入（投入（投入（投入1 1元）元）元）元）01/0001/0010/1010/1001/0001/0001/1001/1010/1110/11或或10/

67、0010/0000/0000/0000/0000/0000/0000/00 S0 00 S0 00 S0 00 S0 00 （未投（未投（未投（未投币币） S1 01 S1 01 S1 01 S1 01 （投入（投入（投入（投入5 5 5 5角）角）角）角） S2 10 S2 10 S2 10 S2 10 （投入（投入（投入（投入1 1 1 1元）元）元）元） A A A A 是否投入是否投入是否投入是否投入1 1 1 1元硬元硬元硬元硬币币 B B B B 是否投入是否投入是否投入是否投入5 5 5 5角硬角硬角硬角硬币币 Y Y Y Y 是否付是否付是否付是否付饮饮料料料料 Z Z Z Z

68、 是否找零是否找零是否找零是否找零AB/YZAB/YZ3. 3.经化简后，得：经化简后，得：经化简后，得：经化简后，得：QQ1 1n+1n+1= Q= Q1 1QQ0 0A+QA+Q0 0B+QB+Q1 1ABAB Q Q0 0n+1n+1=Q=Q1 1QQ0 0B+QB+Q0 0ABAB Y YQQ1 1B+QB+Q1 1A+QA+Q0 0A A Z = Q Z = Q1 1A A4. 4.选用选用选用选用D D触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：触发器和与非门构成此时序逻辑电路：可使可使可使可使D D0 0= Q= Q1 1

69、QQ0 0B+QB+Q0 0AB= QAB= Q1 1QQ0 0B QB Q0 0ABAB D D1 1= Q= Q1 1QQ0 0A+QA+Q0 0B+QB+Q1 1ABAB5. 5.画出逻辑图：略画出逻辑图：略画出逻辑图：略画出逻辑图：略6. 6.进行自启动检查：初态若为进行自启动检查：初态若为进行自启动检查：初态若为进行自启动检查：初态若为1111，则分为，则分为，则分为，则分为4 4种情况考虑种情况考虑种情况考虑种情况考虑AB=00 AB=00 则：则：则：则：QQ1 1n+1n+1=1=1，QQ0 0n+1n+1=1=1，Y=0Y=0，Z=0Z=0AB=01 AB=01 则：则：则：

70、则：QQ1 1n+1n+1=1=1，QQ0 0n+1n+1=0=0，Y=1Y=1，Z=0Z=0AB=10 AB=10 则：则：则：则：QQ1 1n+1n+1=0=0，QQ0 0n+1n+1=0=0，Y=1Y=1，Z=1Z=1AB=11 AB=11 则：则：则：则：QQ1 1n+1n+1=X=X，QQ0 0n+1n+1=X=X，Y=XY=X，Z=XZ=X可见在输入为可见在输入为可见在输入为可见在输入为0000时，时，时，时，电路的次态不能回到电路的次态不能回到电路的次态不能回到电路的次态不能回到有效循环中去，所以，有效循环中去，所以，有效循环中去，所以，有效循环中去，所以，此电路不具有自启动此电

71、路不具有自启动此电路不具有自启动此电路不具有自启动功能。功能。功能。功能。时序逻辑电路时序逻辑电路时序逻辑电路的分析时序逻辑电路的分析常用的时序逻辑电路常用的时序逻辑电路时序逻辑电路的设计时序逻辑电路的设计步骤步骤同步时序逻辑电路的分析同步时序逻辑电路的分析异步时序逻辑电路的分析异步时序逻辑电路的分析计数器计数器、寄存器、移位寄存器、寄存器、移位寄存器步骤步骤任任意意进进制制计计数数器器的的构构成成方方法法（74160、74161、74LS290）时时序序逻逻辑辑电电路路分分析析的的基基本本思思路路逻辑功能逻辑功能输出方程输出方程各触发器特性方程各触发器特性方程状态转换图状态转换图状态转换表状

72、态转换表工作波形图工作波形图电路状态及输出方程电路状态及输出方程各触发器驱动方程各触发器驱动方程时钟信号时钟信号异步异步逻辑电路逻辑电路同步时序逻辑电路的设计1、建立并化简原始状态转换图、建立并化简原始状态转换图2、确确定定触触发发器器的的数数目目，若若原原始始状状态态图图中中有有N个个状状态态，则则需需要要n个触发器，且有：个触发器，且有：3、将原始状态编码，列状态转换表，求状态方程、输出方程、将原始状态编码，列状态转换表，求状态方程、输出方程4、触发器选型，求驱动方程、触发器选型，求驱动方程5、画逻辑图、画逻辑图6、检查电路的自启动特性、检查电路的自启动特性作业：2、6、9、10、12、13、15、16、17、18、19、20、22、24、26、28、29、34