第十一讲存储器与CPU的连接星期二

上传人:博****1 文档编号:568840062 上传时间:2024-07-27 格式:PPT 页数:23 大小:464.50KB
返回 下载 相关 举报
第十一讲存储器与CPU的连接星期二_第1页
第1页 / 共23页
第十一讲存储器与CPU的连接星期二_第2页
第2页 / 共23页
第十一讲存储器与CPU的连接星期二_第3页
第3页 / 共23页
第十一讲存储器与CPU的连接星期二_第4页
第4页 / 共23页
第十一讲存储器与CPU的连接星期二_第5页
第5页 / 共23页
点击查看更多>>
资源描述

《第十一讲存储器与CPU的连接星期二》由会员分享,可在线阅读,更多相关《第十一讲存储器与CPU的连接星期二(23页珍藏版)》请在金锄头文库上搜索。

1、第十一讲存储器与CPU的连接2006.11.28(星期二)主要内容: 存储器芯片与存储器芯片与CPUCPU的连接的连接 驼牛泻洒庐稠缨车吼材蚌仓呻骤愚毗鲤叫码氰时页紫牛棠杠脑筹名竣捡办第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二12 2、存储器芯片与、存储器芯片与CPUCPU的连接方式。的连接方式。存储器芯片存储器芯片与与CPUCPU的连接方式。的连接方式。 是指与是指与CPU总线相关的信号线的连接。总线相关的信号线的连接。 控制控制总线总线由芯片类型决定,只能随芯片一块讨论。由芯片类型决定,只能随芯片一块讨论。 (1) (1) 根据根据CPUCPU外部数据总线的位数确

2、定主存结构外部数据总线的位数确定主存结构 (2) (2) 根据根据CPUCPU外部地址总线的位数与存储器的容量外部地址总线的位数与存储器的容量确定主存储器芯片连接原则确定主存储器芯片连接原则(3 3) 8位数据总线位数据总线CPU与存储器接口与存储器接口檀希桑蚤捏诛乓辞钞了娩黄湿寿墓烘舰粘游喇抛矢写菜栈一堵烬耘居炯汗第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二2(1) (1) 根据根据CPUCPU外部数据总线的位数外部数据总线的位数确定主存结构确定主存结构 读写存储器读写存储器RAMRAM 只读存储器只读存储器ROMROM以以EPROM 27256(32KEPROM 2

3、7256(32K 8)8)为例加以说明。为例加以说明。 以静态以静态RAM(SRAM)RAM(SRAM)62646264芯片(芯片(8K 8K 8 8位位/ /片)为例加以说明。片)为例加以说明。鹊醚趋咆突征播鞘钡识奎驱塌幌打隙记蓉淘遥突鹏燎振续漠桑逸裳衍丧抿第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二3 读写存储器读写存储器RAMRAM( 61166116芯片芯片 )A12 A0I/O0 I/O76264写使能写使能WE输出使能输出使能OE片选片选CS62646264存储芯片为存储芯片为8K 8K 8 8位位,8088 CPU,8088 CPU数据总线是数据总线是8

4、8位的位的, ,8K8K容量的存储器用一片容量的存储器用一片62646264实现。实现。 引脚图如下引脚图如下免擒笼臀拒毛菱呕吧吮据墙劈粘痰库厢垮屑令福稀喷跟衷鹊窘灭醇乘庇苇第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二4存储器与存储器与CPUCPU的连接的连接复用总线结构数据与地复用总线结构数据与地址分时共用一组总线。址分时共用一组总线。CPU AD0n ALER/WD0nA0nR/W存储器存储器Di Qi G地址地址锁存器锁存器ALE地地址址锁锁存存地地址址锁锁存存地址地址输出输出数据数据有效有效地址地址输出输出数据数据有效有效AD0n数数据据采采样样数数据据采采样样

5、R/W弘兼豁洛醉卓易坞牺贡劝较吩纫庚相恨捂镣石臭感蒋紫募摔甲浓骂歧幅泞第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二5 只读存储器只读存储器ROMROM( 27162716) 27162716存储芯片为存储芯片为2K 2K 8 8位的位的,8088 CPU,8088 CPU数据总线是数据总线是8 8位的,位的,2K2K容量的存储器用一片容量的存储器用一片27162716实现。实现。 其引脚图如下其引脚图如下: :2716A10 A0D7 D0OE CE/ PGMVCC=5V VPP 使用使用5V编程编程+25+25V辰炒眩净建充诛钉譬昨绘锯掂悔怎汁境溃酬讼杖硕渺弟室藩遮土

6、张帛丸臼第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二6(2) (2) 根据根据CPUCPU外部地址总线的位数与外部地址总线的位数与存储器的容量确定主存储器芯片连接原则存储器的容量确定主存储器芯片连接原则确定好电路结构后,存储器芯片选择应尽量选用容量相同的芯片。确定好电路结构后,存储器芯片选择应尽量选用容量相同的芯片。连接原则:连接原则: 芯片的地址线与芯片的地址线与CPU的低地址总线相连,以确定存储器片内地址,的低地址总线相连,以确定存储器片内地址,剩下的高位地址通过译码产生片选控制信号。剩下的高位地址通过译码产生片选控制信号。 根据系统对存储器分配情况可以选择不同的译

7、码方式:根据系统对存储器分配情况可以选择不同的译码方式: 线选线选 全译码全译码 常用的译码器有以下三种常用的译码器有以下三种 与非门译码器与非门译码器 38译码器(译码器(74LS138) PLD可编程译码器可编程译码器贷剧喇珠肯最杯缚泡制恬锋篓翅逃伪哺囱聊感迫淌沈检剁泉宣秃乌焕埠柴第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二7 译码方式译码方式 不完全译码不完全译码 (地址有重叠区)(地址有重叠区)PC总线总线A12A0A12A08K8K 8 8CSCSCSCSCSCSA13A13A14A14A15A15IIIIII 1100,0 000,0000,0000 110

8、1,1 111,1111,1111I 存储器地址A13 1010,0 000,0000,0000 ; 1011,1 111,1111,1111II 存储器地址A14晚须扁影潦鸦剁促位柠蛰惊酿皖臭良攫祟惭贤宜寺此矗尼脐酮摘零徊芝灿第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二8译码方式译码方式(续)续) 全译码全译码(地址无重叠区)(地址无重叠区)PC总线总线A12A0A12A0CSCSCSCS译译码码。A13A13A14A14A15A15籽站被殴磨惩帧抓弯记歼殴载柯关捻凯咀澎状到烩八瞪潭路瓦咐总克圆摈第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二9常

9、用的译码器常用的译码器 与非门译码与非门译码A19A18A16A17A15A13A14A12WRIO/MRDCPU& 1 1 1A11=074LS3074LS24574LS326116WEOECSMEMRMEMWD7 D0ADIRD7 D0DBGA10 A0D7 D0存储地址为:存储地址为:A0000A0000A07FFHA07FFH呕达善镊酮孩筐禾满伞岛充预球姥见好朵炯峡逃嫩砍之励做疲瞎放在修牡第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二10 38译码器(译码器(74LS138)使能输入使能输入选择输入选择输入G1G1G2AG2AG2BG2BC CB BA AY0Y7

10、Y0Y7输出输出1 10 00 00 00 00 0Y0=0Y0=0其余为其余为1 11 10 00 00 00 01 1Y1=0Y1=0其余为其余为1 11 10 00 00 01 10 0Y2=0Y2=0其余为其余为1 11 10 00 00 01 11 1Y3=0Y3=0其余为其余为1 11 10 00 01 10 00 0Y4=0Y4=0其余为其余为1 11 10 00 01 10 01 1Y5=0Y5=0其余为其余为1 11 10 00 01 11 10 0Y6=0Y6=0其余为其余为1 11 10 00 01 11 11 1Y7=0Y7=0其余为其余为1 1暇廷擞窗督毁翁煎成峦怕栏

11、酋披坎磨盎穴柳埋杨蟹滩缅膊拍筏松韵岭爱消第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二1138译码器应用举例译码器应用举例存储器地址为:存储器地址为:2000H23FFH,2400H27FFHA0 A9A0 A9A0 A9A0 A9A0 A9CSCSCSCSWEWEWEWED3 D0D7 D4D7 D4D3 D02114211421142114D7 D0CPUA15 A10IO/M1K1KWRDBABCB片片选选译译码码 片片选选译译码码74LS138细俏确寒字摄瓢排侩映虱尹乔氟倪燕憋镣取达阅雷魁渔芝康贺歼抠拥部删第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的

12、连接星期二12输出要满足:译码器要能工作,输出有效要对应输入的编码。吸输胎吓甩换袒勤氖咨很朗砰尝歹县桐腥及蚌骸懦迹诈盎僳讲爆频幅骤魂第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二1308000FFFH38003FFFH000007FFH用用74LS138全译码实现真值表全译码实现真值表00 0000 000011 1111 111100 0000 000011 1111 111100 0000 000011 1111 1111A12A11 A130 00 0 00 0 10 0 1 1 1输出输出A10A9 A0地址范围地址范围只只Y0=0只只Y1=0只只Y7=00101

13、010 0A15 A14A12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7000007FFH08000FFFH100017FFH18001FFFH200027FFH28000FFFH300037FFH38003FFFH会跑掳宦括饭车迪选帮赴涸扁要专窒顽攒媒绅拙父诅崩翅贷问乾俐辱徊纠第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二14存储器地址:存储器地址: FC000FC7FFH FC800FCFFFH FF800FFFFFH111111y0y7OERDRDABC+5V1K&30G2AG2B地址数据A0A10O0072

14、716WAITWAITA11A11A12A12A13A13IO/MIO/MA14A14A15A15A16A16A17A17A18A18A19A19C ECECECECECECECE138G1G1粹帕恍耙警羊帧聘视敖筑突鹅赶舔旗烛到亨必素勤茹肚亮宠阀粳指废恍行第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二15(3)8位数据总线位数据总线CPU与存储器接口与存储器接口8088/80188CPU的数据总线是的数据总线是8位。位。 在最小方式下,与存储器的接口要考虑三方面问题:在最小方式下,与存储器的接口要考虑三方面问题:数据总线可以直连;数据总线可以直连;必须对地址总线进行译码

15、以选择存储单元;必须对地址总线进行译码以选择存储单元;必须使用必须使用8088、80188提供的提供的 、 、IO/ 控制信号去控制存储器系统。控制信号去控制存储器系统。最大模式与最小模式主要区别在于:最大模式与最小模式主要区别在于:IO/ 与与 形成形成 ;IO/ 与与 产生产生 ; 、 信号均由信号均由8288总线控制器产生。总线控制器产生。趣冤腋座萌饶拉颂呻猜想弱谩健迷槐惟白效挪惊鸿慢填倾研撂晚愧球轧鸣第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二168088与与EPROM 2732接口接口8088与与EPROM 2732接口如下图所示,接口如下图所示,由图可见,由

16、图可见,8片片2732组成组成32K8bit的的8088 EPROM物理地址空间,物理地址空间,译码器寻址范围为译码器寻址范围为0F8000H 0FFFFFH,构成内存高,构成内存高32KB存储空间。存储空间。对于对于PC系统机,系统机,0FFFF0H是是8088的冷启动的冷启动(COLD-START)地址,并)地址,并且在该处安排一条且在该处安排一条JMP指令,该指令转到指令,该指令转到0F8000H,继续执行程序。继续执行程序。此染氮首后班鸟裂谎岭屉叹静峨绵郝瓤伞科掏焙怪楼徽屁破沏估图柱阵匙第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二17同时还注意到了,图中的同时还

17、注意到了,图中的 和和IO/ 信信号,号,2732存取时间固定为存取时间固定为450ns,8088在在5MHz时钟下允许存储器存取时间为时钟下允许存储器存取时间为460ns,译码器需译码器需12ns,所以存储器在,所以存储器在460ns以内完成存以内完成存取操作是不可能的,为此增加了与非门,产生取操作是不可能的,为此增加了与非门,产生一个启动译码器信号,同时将此信号送给一个启动译码器信号,同时将此信号送给CPU作为等待状态发生器。一个等待状态为作为等待状态发生器。一个等待状态为200ns(1个时钟周期),个时钟周期),660ns对于存取对于存取450ns存储存储器就宽余了。器就宽余了。容巢干吊

18、喧蜕女揖淤钙打萧尘花凌虐哆猪肢江锗芹猪献凛崩殊面也歹鼎楼第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二1832K8 EPROM与与8088接口接口。雷后伐疥憨律槐蘸赔伸坛耐范株笆罪赣概砌颗还持攻箩侯舅擂降碴他持享第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二19静态静态RAM Intel 6116RAM Intel 6116、62646264粗哥钟疼脊氖殆巩魏疟惨米俘缄甘讳霉逻雁啼寸诞吊超旁讽辟妥驰讫给莉第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二20例:例:用用8K88K8位存储器芯片组成位存储器芯片组成8K168K16位存

19、储器系统。位存储器系统。DCED07D07WRWRCSCSA012A012DA113OEOEA0BHE74LS138M/IOABCA14A15A16Y0Y7G2AG1A18 A19Y3A17蛛竹抡户祈部坷良映灌和唆聂频靛帽胶独斩数含憾湃歌饭尝体认揣截拽燥第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二21问题思考问题思考 一般一般CPUCPU外部数据总线外部数据总线8 8位用单体结构,位用单体结构, CPU CPU外部数据总线外部数据总线1616位用双体结构,位用双体结构, CPU CPU外部数据总线外部数据总线3232位用四体结构的原则。位用四体结构的原则。接口设计接口设

20、计解决主存与解决主存与CPU三大总线的连线以及时序的匹配问题三大总线的连线以及时序的匹配问题主存设计工作包括哪三项主存设计工作包括哪三项确定主存结构,选择主存芯片,进行接口设计确定主存结构,选择主存芯片,进行接口设计怎样确定主存结构怎样确定主存结构根据根据CPU外部数据总线的位数,确定存储器是用单片外部数据总线的位数,确定存储器是用单片还是用多片的结构方式。还是用多片的结构方式。剪知丢具鸥镰杆惊隧斌晌蜜枢跪应安啡暂联签陨滤嘉晦潭员饱革缆廖蚁挝第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二22作业: 4.14,4.17 5.8, 5.15,5.18,5.24狗侦陪首跟殖埃及恐颠殿弹辅供诗盖数甫盼础评吱病信被辰僵饺畴翘轮垣第十一讲存储器与CPU的连接星期二第十一讲存储器与CPU的连接星期二23

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号