教学课件第20章门电路和组合逻辑电路

《教学课件第20章门电路和组合逻辑电路》由会员分享，可在线阅读，更多相关《教学课件第20章门电路和组合逻辑电路（179页珍藏版）》请在金锄头文库上搜索。

1、下一页下一页总目录总目录 章目录章目录返回返回上一页上一页第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路20.1 20.1 脉冲信号脉冲信号脉冲信号脉冲信号20.2 20.2 基本门电路及其组合基本门电路及其组合基本门电路及其组合基本门电路及其组合 20.5 20.5 逻辑代数逻辑代数逻辑代数逻辑代数 20.4 CMOS 20.4 CMOS门电路门电路门电路门电路20.3 TTL20.3 TTL门电路门电路门电路门电路 20.6 20.6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合20.7 20.7 加法器加法器加法器加法器20.8

2、 20.8 编码器编码器编码器编码器20.9 20.9 译码器和数字显示译码器和数字显示译码器和数字显示译码器和数字显示20.10 20.10 数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器20.11 20.11 应用举例应用举例应用举例应用举例下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1. 1. 掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解

3、TTL TTL门电路、门电路、门电路、门电路、CMOSCMOS门门门门电路的特点。电路的特点。电路的特点。电路的特点。3. 3. 会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。4.理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑5. 电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。5. 5. 学会数字集成电路的使用方法。学会数字集成电路的使用方法。学会数字集成电路

4、的使用方法。学会数字集成电路的使用方法。本章要求：本章要求：2. 2. 会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。 第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页模拟信号：模拟信号：模拟信号：模拟信号：随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号随时间连续变化的信号20.1 脉冲信号脉冲信号模拟信号模拟信号模拟信号模拟信号数字信号数字信号数字信号数字信号电子电路中的信号电子电路中的信号电子电路中的

5、信号电子电路中的信号1. 1. 模拟信号模拟信号模拟信号模拟信号正弦波信号正弦波信号正弦波信号正弦波信号t t三角波信号三角波信号三角波信号三角波信号t t下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路。如整流如整流如整流如整流电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。信号间的大小及相位关系。信号间的大小及相位关系。信号间

6、的大小及相位关系。 在模拟电路中在模拟电路中在模拟电路中在模拟电路中，晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工作在放晶体管三极管通常工作在放大区。大区。大区。大区。 2. 2. 脉冲信号脉冲信号脉冲信号脉冲信号 是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。尖顶波尖顶波尖顶波尖顶波t矩形波矩形波矩形波矩形波t下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路处理数字信号的电路称为数

7、字电路，它注重，它注重，它注重，它注重研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。 在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。饱和区，起开关的作用。饱和区，起开关的作用。饱和区，起开关的作用。脉冲信号脉冲信号脉冲信号脉冲信号正脉冲：正脉冲：正脉冲：正脉冲：脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高负脉冲：负脉冲：负脉冲：负脉冲：脉冲跃变后的值比初始值低

8、脉冲跃变后的值比初始值低如：如：如：如：0+3V0-3V正脉冲正脉冲正脉冲正脉冲0+3V0-3V负脉冲负脉冲负脉冲负脉冲下一页下一页总目录总目录 章目录章目录返回返回上一页上一页脉冲幅度脉冲幅度脉冲幅度脉冲幅度 A A脉冲上升沿脉冲上升沿脉冲上升沿脉冲上升沿 t tr r 脉冲周期脉冲周期脉冲周期脉冲周期 T T脉冲下降沿脉冲下降沿脉冲下降沿脉冲下降沿 t tf f 脉冲宽度脉冲宽度脉冲宽度脉冲宽度 t tp p 脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波实际的矩形波实际的矩形波实际的矩形波下一页下一页总

9、目录总目录 章目录章目录返回返回上一页上一页R 晶体管的开关作用晶体管的开关作用1. 1. 二极管的开关特性二极管的开关特性二极管的开关特性二极管的开关特性导通导通截止截止相当于相当于相当于相当于开关断开开关断开开关断开开关断开相当于相当于相当于相当于开关闭合开关闭合开关闭合开关闭合S3V0VSRRD3V0V20.2 基本门电路及其组合基本门电路及其组合下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2. 2. 三极管的开关特性三极管的开关特性三极管的开关特性三极管的开关特性饱和饱和截止截止截止截止3V0VuO 0相当于相当于相当于相当于开关断开开关断开开关断开开关断开相当于相当于相

10、当于相当于开关闭合开关闭合开关闭合开关闭合uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，

11、所以门电路又称为逻辑门电路逻辑门电路。 逻辑门电路的基本概念逻辑门电路的基本概念 基本逻辑关系为基本逻辑关系为“ “与与与与” ”、“ “或或或或” ”、“ “非非非非” ”三三种。种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及“ “与与与与” ”、“ “或或或或” ”、“ “非非非非” ”的意义。的意义。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页220V+- 设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑 “0” “0”表示，开关表示，开关表示，开关表示，开关闭合、灯亮用闭合、灯亮用闭合、灯亮用

12、闭合、灯亮用 逻辑逻辑逻辑逻辑“1”“1”表示。表示。表示。表示。逻辑表达式逻辑表达式逻辑表达式逻辑表达式： Y = A B1. “1. “与与与与” ”逻辑关系逻辑关系逻辑关系逻辑关系 “ “与与与与” ”逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。具备时，该事件才发生。000101110100ABYBYA状态表状态表状态表状态表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BY220VA+-2. “2. “或或或或” ”逻

13、辑关系逻辑关系逻辑关系逻辑关系 “ “或或或或” ”逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。一具备时，该事件就发生。一具备时，该事件就发生。一具备时，该事件就发生。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y = A + B真值表真值表真值表真值表000111110110ABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3. “3. “非非非非” ”逻辑关系逻辑关系逻辑关系逻辑关系 “非非”逻辑关系是否定或相反的意思。逻辑关系是否定或相反的意思。逻辑关系是否定或

14、相反的意思。逻辑关系是否定或相反的意思。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：Y = A状态表状态表状态表状态表101AY0Y220VA+-R下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 由电子电路实现逻辑运算时，它的输入和由电子电路实现逻辑运算时，它的输入和由电子电路实现逻辑运算时，它的输入和由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示输出信号都是用电位（或称电平）的高低表示输出信号都是用电位（或称电平）的高低表示输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，的。高电平和低电平都不是一个固定的数值，的。

15、高电平和低电平都不是一个固定的数值，的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。而是有一定的变化范围。而是有一定的变化范围。而是有一定的变化范围。20.3.3 分立元件逻辑门电路分立元件逻辑门电路 门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。 门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或门、非门、与非门、门电路主要有：与门、或

16、门、非门、与非门、门电路主要有：与门、或门、非门、与非门、或非门、异或门等。或非门、异或门等。或非门、异或门等。或非门、异或门等。1. 门电路的概念门电路的概念下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 电平的高低电平的高低一般用一般用“1”和和“0”两种两种状态区别，若状态区别，若规定规定高电平为高电平为“1”，低电，低电平为平为“0”则则称为称为正逻辑正逻辑。反之则称为反之则称为负负逻辑逻辑。若无特。若无特殊说明，均采殊说明，均采用正逻辑。用正逻辑。100VUCC高电平高电平低电平低电平下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2. 二极管二极管“与与” 门

17、电路门电路 1. 1. 电路电路电路电路2. 2. 工作原理工作原理工作原理工作原理输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“ “与与与与” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表0V3V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2. 二极管二极管“与与” 门电路门电路3. 3. 逻辑关系：逻辑关系：逻辑关系：逻辑关系： “

18、“与与与与” ”逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：&ABYC00000010101011001000011001001111ABYC“ “与与与与” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3. 二极管二极管“或或” 门电路门电路 1. 1. 电路电路电路电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“ “或或或或” ” 门逻辑

19、状态表门逻辑状态表门逻辑状态表门逻辑状态表3V3V-U 12VRDADCABYDBC2. 2. 工作原理工作原理工作原理工作原理输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3. 二极管二极管“或或” 门电路门电路3. 逻辑关系逻辑关系： “ “或或或或” ”逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 逻辑符号：逻辑符号：逻辑符号：逻辑符号：ABYC 1000000

20、11101111011001011101011111ABYC“ “或或或或” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4. 三极管三极管“非非” 门电路门电路+UCC-UBBARKRBRCYT 1 0截止截止截止截止饱和饱和逻辑表达式：逻辑表达式：Y=A“0”10“1” 1. 1. 电路电路电路电路“0”“1”AY“ “非非非非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表逻辑符号逻辑符号1AY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.“1.“与非与非与非与非” ” 门电路门电路门电路门电路有有

21、“0”出出“1”，全，全“1”出出“0”“ “与与与与” ”门门门门&ABCY&ABC“ “与非与非与非与非” ”门门门门00010011101111011001011101011110ABYC“ “与非与非与非与非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 1Y“ “非非非非” ”门门门门20.3.4 基本逻辑门电路的组合基本逻辑门电路的组合下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2.“2.“或非或非或非或非” ” 门电路门电路门电路门电路有有“1”出出“0”，全，全“0”出出“1”1Y“ “非非非

22、非” ”门门门门00010010101011001000011001001110ABYC“ “或非或非或非或非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表“ “或或或或” ”门门门门ABC 1“ “或非或非或非或非” ”门门门门YABC 1Y=A+B+C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2

23、Y2下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.3 TTL门电路门电路( (三极管三极管三极管三极管三极管逻辑门电路三极管逻辑门电路三极管逻辑门电路三极管逻辑门电路) ) TTL门电路是双极型集成电路，与分立门电路是双极型集成电路，与分立元件相比，元件相比，具有速度快、可靠性高和微型具有速度快、可靠性高和微型化等优点化等优点，目前分立元件电路已被集成电，目前分立元件电路已被集成电路替代。下面介绍集成路替代。下面介绍集成 “与非与非”门电路的门电路的工作原理、特性和参数。工作原理、特性和参数。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页输入级输入级输入级输入级中

24、间级中间级中间级中间级输出级输出级输出级输出级20.3.1 TTL“与非与非”门电门电路路1. 1. 电路电路电路电路R3AB CR4R2R1T2+5V T1 T3 T4Y D3下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.3.1 TTL“与非与非”门电门电路路1. 1. 电路电路电路电路R3AB CR4R2R1T2+5V T1 T3 T4Y D3E2E3E1B等效电路等效电路等效电路等效电路C多发射极多发射极多发射极多发射极三极管三极管三极管三极管下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R3AB CR4R2R1T2+5V T1 T3 T4D3“1”(3.6

25、V)(1) (1) 输入全为高电平输入全为高电平输入全为高电平输入全为高电平“1”(3.6V)“1”(3.6V)时时时时2. 2. 工作原理工作原理工作原理工作原理4.3VT T2 2、T T4 4饱和导通饱和导通饱和导通饱和导通钳位钳位2.1VE E结反偏结反偏结反偏结反偏截止截止截止截止“0”(0.3V) 负载电流负载电流负载电流负载电流（灌电流）（灌电流）（灌电流）（灌电流）输入全高输入全高“1”,输出为输出为低低“0”1V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R3AB CR4R2R1T2+5V T1 T3 T4Y D32. 2. 工作原理工作原理工作原理工作原理1V

26、T T2 2、T T4 4截止截止截止截止 负载电流负载电流负载电流负载电流（拉电流）（拉电流）（拉电流）（拉电流）(2) (2) 输入端有任一低电平输入端有任一低电平输入端有任一低电平输入端有任一低电平“0”(0.3V)“0”(0.3V)(0.3V)“1”“0”输入有低输入有低“0”输出为输出为高高“1” 流过流过 E结的电结的电流为正向电流流为正向电流VY 5-0.7-0.7 =3.6V5V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页有有有有“0”“0”出出出出“1”“1”全全全全“1”“1”出出出出“0”“0”“与非与非”逻辑关系逻辑关系000100111011110110

27、01011101011110ABYC“ “与非与非与非与非” ” 门逻辑状态表门逻辑状态表门逻辑状态表门逻辑状态表Y=A B C逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： Y&ABC“ “与非与非与非与非” ”门门门门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1) (1) 电压传输特性：电压传输特性：电压传输特性：电压传输特性：输出电压输出电压输出电压输出电压 U UOO与输入电压与输入电压与输入电压与输入电压 U Ui i的关系。的关系。的关系。的关系。C CD DE E3. TTL“3. TTL“与非与非与非与非” ”门特性及参数门特性及参数门特性及参数门特性及参数

28、电压传输特性电压传输特性电压传输特性电压传输特性测试电路测试电路测试电路测试电路0 01 12 23 31 12 23 34 4 U Ui i /V/VU UOO/V/V& &+5V+5VU Ui iU Uo oV VV VA AB B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2)TTL“(2)TTL“与非与非与非与非” ”门的参数门的参数门的参数门的参数电压传输特性电压传输特性电压传输特性电压传输特性输出高电平电压输出高电平电压输出高电平电压输出高电平电压U UOHOH和输出低电平电压和输出低电平电压和输出低电平电压和输出低电平电压U UOLOLA AB BC CD DE

29、EU UOO/V/V0 00.50.5 1.31.31.41.40.30.33.63.6 U Ui i /V/V(1)(1)U Ui i0.5V1.4V1.4VU U0 0=0.3V=0.3V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页TTL“TTL“与非与非与非与非” ”门的参数门的参数门的参数门的参数典型值典型值典型值典型值3.6V3.6V， 2.4V2.4V为合格为合格为合格为合格典型值典型值典型值典型值0.3V0.3V， 0.4V0.4V为合格为合格为合格为合格输出高电平电压输出高电平电压输出高电平电压输出高电平电压U UOHOH输出低电平电压输出低电平电压输出低电平电压

30、输出低电平电压U UOLOL(a)(a)输出高电平电压输出高电平电压输出高电平电压输出高电平电压U UOHOH和输出低电平电压和输出低电平电压和输出低电平电压和输出低电平电压U UOLOLA AB BC CD DE EU UOO/V/V0 00.50.5 1.31.31.41.40.30.33.63.6 U Ui i /V/V电压传输特性电压传输特性电压传输特性电压传输特性下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 指一个指一个指一个指一个“ “与非与非与非与非” ”门能带同类门的最大数目，它门能带同类门的最大数目，它门能带同类门的最大数目，它门能带同类门的最大数目，它表示带负

31、载的能力。对于表示带负载的能力。对于表示带负载的能力。对于表示带负载的能力。对于TTL“TTL“与非与非与非与非” ”门门门门 N NOO 8 8。( c )( c )输入高电平电流输入高电平电流输入高电平电流输入高电平电流 I IIHIH和输入低电平电流和输入低电平电流和输入低电平电流和输入低电平电流 I IILIL 当某一输入端接当某一输入端接当某一输入端接当某一输入端接高电平高电平高电平高电平，其余输入端接低电，其余输入端接低电，其余输入端接低电，其余输入端接低电 平平平平时，时，时，时，流入该输入端的电流，流入该输入端的电流，流入该输入端的电流，流入该输入端的电流，称为高电平输入电流称

32、为高电平输入电流称为高电平输入电流称为高电平输入电流 I IIHIH（ A A）。）。）。）。 当某一输入端接当某一输入端接当某一输入端接当某一输入端接低电平低电平低电平低电平，其余输入端接高电平其余输入端接高电平其余输入端接高电平其余输入端接高电平时，时，时，时，流出该输入端的电流，流出该输入端的电流，流出该输入端的电流，流出该输入端的电流，称为低电平输入电流称为低电平输入电流称为低电平输入电流称为低电平输入电流 I IILIL（mAmA）。）。）。）。(b)(b)扇出系数扇出系数扇出系数扇出系数N NOO下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：估算图示电路扇出系数例：

33、估算图示电路扇出系数例：估算图示电路扇出系数例：估算图示电路扇出系数N NOO&GGP PGG1 1GGn n已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：I IoHoH/ / I IoLoL=1.0mA/-20mA=1.0mA/-20mAI IiHiH/ / I IiLiL=50=50 A/-1.43mAA/-1.43mA试求门试求门试求门试求门GGP P扇出系扇出系扇出系扇出系N NOO解：讨论这类问题时，要对解：讨论这类问题时，要对解：讨论这类问题时，要对解：讨论这类问题时，要对GGP P 门输出门输出门输出门输出低电平和高电平情况，分别讨论，然

34、低电平和高电平情况，分别讨论，然低电平和高电平情况，分别讨论，然低电平和高电平情况，分别讨论，然后取两个数中较小的作为后取两个数中较小的作为后取两个数中较小的作为后取两个数中较小的作为扇出系扇出系扇出系扇出系N NOO下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：估算图示电路扇出系数例：估算图示电路扇出系数例：估算图示电路扇出系数例：估算图示电路扇出系数N NOO已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：I IoHoH/ / I IoLoL=1.0mA/-20mA=1.0mA/-20mAI IiHiH/ / I IiLiL=50=5

35、0 A/-1.43mAA/-1.43mA试求门试求门试求门试求门GGP P扇出系扇出系扇出系扇出系N NOOGGP P 门输出高电平时，后接的每个门流入的电流门输出高电平时，后接的每个门流入的电流门输出高电平时，后接的每个门流入的电流门输出高电平时，后接的每个门流入的电流为为为为2 2I IiHiH，则可带的同类门的个数，则可带的同类门的个数，则可带的同类门的个数，则可带的同类门的个数N NOHOH应为：应为：应为：应为：+5V+5VI IiHiH下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：估算图示电路扇出系数例：估算图示电路扇出系数例：估算图示电路扇出系数例：估算图示电路扇

36、出系数N NOO已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：已知门电路的参数如下：I IoHoH/ / I IoLoL=1.0mA/-20mA=1.0mA/-20mAI IiHiH/ / I IiLiL=50=50 A/-1.43mAA/-1.43mA试求门试求门试求门试求门GGP P扇出系扇出系扇出系扇出系N NOOGGP P 门输出低电平时，负载门流入的电流为流出门输出低电平时，负载门流入的电流为流出门输出低电平时，负载门流入的电流为流出门输出低电平时，负载门流入的电流为流出的灌电流，的灌电流，的灌电流，的灌电流，I IiLiL I IiSiS ，因此，因此，因此，因

37、此I IiLiL 的大小与门输入端的大小与门输入端的大小与门输入端的大小与门输入端的并接数量无关，的并接数量无关，的并接数量无关，的并接数量无关，N NOLOL应为：应为：应为：应为：+5V+5VI IiLiL门门门门GGP P扇出系扇出系扇出系扇出系N NOO=10=10下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(d)(d)平均传输延迟时间平均传输延迟时间平均传输延迟时间平均传输延迟时间 t tpd pd 50%50%tpd1tpd2 TTL TTL的的的的 t tpd pd 约在约在约在约在 10ns 40ns 10ns 40ns，此值愈小愈，此值愈小愈，此值愈小愈，此值愈

38、小愈好。好。好。好。输入波形输入波形ui输出波形输出波形uO下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 三态输出三态输出“与非与非”门门当控制端当控制端当控制端当控制端为高电平为高电平为高电平为高电平“1”“1”时，时，时，时，实现正常实现正常实现正常实现正常的的的的“ “与非与非与非与非” ”逻辑关逻辑关逻辑关逻辑关系系系系 Y Y= =ABAB“1”控制端控制端 DE1. 1. 电路电路电路电路截止截止截止截止 T4Y R3D3AB R4R2R1 T3T2+5V T1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 三态输出三态输出“与非与非”门门“0” DE1.

39、 1. 电路电路电路电路导通导通导通导通1V1V截止截止截止截止截止截止截止截止当控制端当控制端当控制端当控制端为低电平为低电平为低电平为低电平“0”“0”时，时，时，时，输出输出输出输出 Y Y处处处处于开路状于开路状于开路状于开路状态，也称态，也称态，也称态，也称为高阻状为高阻状为高阻状为高阻状态。态。态。态。 T4Y R3D3AB R4R2R1 T3T2+5V T1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0 表示任意态表示任意态表示任意态表示任意态 三态输出三态输出“与非与

40、非”门门三态输出三态输出三态输出三态输出“ “与非与非与非与非” ”状态表状态表状态表状态表ABEY输出高阻输出高阻输出高阻输出高阻功能表功能表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三态门应用：三态门应用：三态门应用：三态门应用：可构成多路开关，数据双向可构成多路开关，数据双向可构成多路开关，数据双向可构成多路开关，数据双向传递，多路数据分时传送等。传递，多路数据分时传送等。传递，多路数据分时传送等。传递，多路数据分时传送等。总总总总线线线线& &A A0 0& & &A A1 1A A2 2顺顺顺顺序序序序脉脉脉脉冲冲冲冲发发发发生生生生器器器器Y Y0 0Y Y1 1Y

41、 Y7 7D D0 0D D1 1D D7 7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三态门应用：三态门应用：三态门应用：三态门应用： 实现数据双向传输实现数据双向传输实现数据双向传输实现数据双向传输如图所示：如图所示：如图所示：如图所示：GG1 11 1A AB B1 11 11 11 1E EGG4 4GG2 2GG3 3GG5 5ENENENEN 当当当当E=0E=0时，信号由时，信号由时，信号由时，信号由A A传至传至传至传至B B； 当当当当E=1E=1时，信号由时，信号由时，信号由时，信号由B B传至传至传至传至A A；下一页下一页总目录总目录 章目录章目录返回返

42、回上一页上一页1. 1. 电路电路电路电路有有有有源源源源负负负负载载载载&YCBA逻辑符号逻辑符号逻辑符号逻辑符号 T4Y R3AB CR2R1T2+5V T1RLU 集电极开路集电极开路“与非与非”门电路门电路(OC门门)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页OCOC门的特点：门的特点：门的特点：门的特点：1.1.输出端可直接驱动负载输出端可直接驱动负载输出端可直接驱动负载输出端可直接驱动负载如：如：如：如：Y&CBAKA+24VKA2202.2.几个输出端可直接相联几个输出端可直接相联几个输出端可直接相联几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B

43、3C3Y3URLY“1”“0”“0”“0”“0”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页OCOC门的特点：门的特点：门的特点：门的特点：1.1.输出端可直接驱动负载输出端可直接驱动负载输出端可直接驱动负载输出端可直接驱动负载如：如：如：如：Y&CBAKA+24VKA2202.2.几个输出端可直接相联几个输出端可直接相联几个输出端可直接相联几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“ “线与线与线与线与” ”功能功能功能功能0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 CMOS 非非门电路门电路 D

44、 DS SGGS SD DGG+ +U UDDDDA AY YT T1 1T T2 2PMOSPMOS管管管管NMOSNMOS管管管管CMOS CMOS 管管管管负载管负载管负载管负载管驱动管驱动管驱动管驱动管( (互补对称管互补对称管互补对称管互补对称管) )A A=“1”=“1”时，时，时，时，T T1 1导导通，通，通，通， T T2 2截止，截止，截止，截止，Y Y=“0”=“0”A A=“0”=“0”时，时，时，时，T T1 1截止，截止，截止，截止， T T2 2导导通，通，通，通，Y Y=“1”=“1”Y= AY= A20.4 CMOS门电路门电路 下一页下一页总目录总目录 章目

45、录章目录返回返回上一页上一页20.3.2. CMOS“与与非非”门电路门电路 “1”“0”B“0”全全“1”Y=A B+UDDBYT2AT1T4T3导通导通导通导通截止截止截止截止SGDSGD下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.3.2. CMOS“与与非非”门电路门电路Y=A B+UDDBYT2AT1T4T3SGDSGD存在问题：当变存在问题：当变量数增多时，量数增多时，1）造成电路输）造成电路输出特性的不对称，出特性的不对称，2）会引起输出）会引起输出低电平的上升，低电平的上升，导致噪声容限的导致噪声容限的下降。下降。解决办法：加缓冲电路解决办法：加缓冲电路下一页

46、下一页总目录总目录 章目录章目录返回返回上一页上一页20.3.3. 带缓冲门的带缓冲门的CMOS“与与非非”门电路门电路Y+UDDT3AT1BT2T4SGDSGD1 11 11 1如如CC4011下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.3.3. CMOS“或或非非”门电路门电路 B“1”“0”全全“0”“1”Y=A+BY+UDDT3AT1BT2T4SGDSGD导通导通导通导通截止截止截止截止下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.3.2. 带缓冲门的带缓冲门的CMOS“或或非非”门电路门电路+UDDBYT2AT1T4T3SGDSGD1 11 11

47、 1如如CC4001下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.4.5. 三态输出三态输出CMOS门电路门电路 Y=A +UDDEYT1AT 1T21T 2截止截止截止截止截止截止截止截止为高阻状态为高阻状态当当E=1时时当当E=0时时下一页下一页总目录总目录 章目录章目录返回返回上一页上一页双向总线数据传输双向总线数据传输双向总线数据传输双向总线数据传输如图所示：如图所示：如图所示：如图所示： 当当当当E=1E=1时，信号由时，信号由时，信号由时，信号由A A 从从从从GG1 1输入，经总线到输入，经总线到输入，经总线到输入，经总线到GG2 2输出；输出；输出；输出； 当

48、当当当E=0E=0时，信号由时，信号由时，信号由时，信号由B B 从从从从GG3 3输入，经总线到输入，经总线到输入，经总线到输入，经总线到GG4 4输出；输出；输出；输出；A AB B1 1E EGG2 2A A1 1GG3 3ENEN1 1ENENGG1 11 11 1GG4 4ENENENENB B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.4.4.CMOS传输传输门电路门电路U UDDDDu uiT T1 1T T2 2C CC Cu uO O O O控制极控制极控制极控制极控制极控制极控制极控制极（1 1）电路）电路）电路）电路（2 2）工作原理）工作原理）工作原

49、理）工作原理设：设：设：设：10V10V0V0V可见可见可见可见u ui在在在在010V010V010V010V连续变连续变连续变连续变化时，至少有一个管化时，至少有一个管化时，至少有一个管化时，至少有一个管子导通，传输门打开，子导通，传输门打开，子导通，传输门打开，子导通，传输门打开，（相当于开关接通）（相当于开关接通）（相当于开关接通）（相当于开关接通） u ui可传输到输出端，即可传输到输出端，即可传输到输出端，即可传输到输出端，即u uO O O O=u ui，所以，所以，所以，所以COMSCOMSCOMSCOMS传输传输传输传输门可以传输模拟信号，门可以传输模拟信号，门可以传输模拟信

50、号，门可以传输模拟信号，也称为也称为也称为也称为模拟开关模拟开关模拟开关模拟开关。（07V07V07V07V）导通导通导通导通（310V310V310V310V）导通导通导通导通下一页下一页总目录总目录 章目录章目录返回返回上一页上一页U UDDDDu uiT T1 1T T2 2C CC Cu uO O O O控制极控制极控制极控制极控制极控制极控制极控制极0V0V10V10V可见可见可见可见u ui在在在在010V010V010V010V连续变连续变连续变连续变化时，两管子均截止，化时，两管子均截止，化时，两管子均截止，化时，两管子均截止，传输门关断，（相当传输门关断，（相当传输门关断，（

51、相当传输门关断，（相当于开关断开）于开关断开）于开关断开）于开关断开） u ui不能不能不能不能传输到输出端。传输到输出端。传输到输出端。传输到输出端。（010V010V010V010V）截止截止截止截止截止截止截止截止结论：结论：结论：结论：C C C C=“1”(=“1”(=“1”(=“1”(C C C C=“0”)=“0”)=“0”)=“0”)时传输门开通。时传输门开通。时传输门开通。时传输门开通。C C C C=“0”(=“0”(=“0”(=“0”(C C C C=“1”)=“1”)=“1”)=“1”)时传输门关断。时传输门关断。时传输门关断。时传输门关断。（2 2）工作原理）工作原理

52、）工作原理）工作原理设：设：设：设：20.4.4.CMOS传输传输门电路门电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页TGuiuO OCC逻辑符号逻辑符号逻辑符号逻辑符号开关电路开关电路开关电路开关电路TGuiuiCC1“1”开通开通开通开通TGuiuiCC1“0”关断关断关断关断20.4.4.CMOS传输传输门电路门电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1) (1) 静态功耗低（每门只有静态功耗低（每门只有静态功耗低（每门只有静态功耗低（每门只有1010-5-5mW, TTLmW, TTL每门每门每门每门10mW)10mW)(2) (2) 抗干扰能

53、力强抗干扰能力强抗干扰能力强抗干扰能力强(3) (3) 扇出系数大扇出系数大扇出系数大扇出系数大(4) (4) 允许电源电压范围宽允许电源电压范围宽允许电源电压范围宽允许电源电压范围宽 ( 3 18V ) ( 3 18V )(1) (1) 速度快速度快速度快速度快(2) (2) 抗干扰能力强抗干扰能力强抗干扰能力强抗干扰能力强(3) (3) 带负载能力强带负载能力强带负载能力强带负载能力强20.4.6 几个实际问题几个实际问题1. CMOS1. CMOS门电路与门电路与门电路与门电路与TTLTTL门电路性能的比较门电路性能的比较门电路性能的比较门电路性能的比较下一页下一页总目录总目录 章目录章

54、目录返回返回上一页上一页2. 2. 门电路多余输入端的处理门电路多余输入端的处理门电路多余输入端的处理门电路多余输入端的处理一般不允许多余输入端悬空（相当于高电平）以一般不允许多余输入端悬空（相当于高电平）以一般不允许多余输入端悬空（相当于高电平）以一般不允许多余输入端悬空（相当于高电平）以防引入干扰信号。防引入干扰信号。防引入干扰信号。防引入干扰信号。(1) (1) 对与逻辑门电路，应将多余端经电阻（对与逻辑门电路，应将多余端经电阻（对与逻辑门电路，应将多余端经电阻（对与逻辑门电路，应将多余端经电阻（13K)13K)或直接接正电源。或直接接正电源。或直接接正电源。或直接接正电源。(2) (2

55、) 对或逻辑门电路，应将多余端接地。对或逻辑门电路，应将多余端接地。对或逻辑门电路，应将多余端接地。对或逻辑门电路，应将多余端接地。(3) (3) 如果前级有足够的驱动能力，也可将多余端与如果前级有足够的驱动能力，也可将多余端与如果前级有足够的驱动能力，也可将多余端与如果前级有足够的驱动能力，也可将多余端与信号输入端联在一起。信号输入端联在一起。信号输入端联在一起。信号输入端联在一起。3. CMOS3. CMOS与与与与TTLTTL门电路的连接门电路的连接门电路的连接门电路的连接(1) CMOS(1) CMOS电路驱动电路驱动电路驱动电路驱动TTLTTL电路电路电路电路由于由于由于由于 CMO

56、S CMOS电路的驱动电流小（电路的驱动电流小（电路的驱动电流小（电路的驱动电流小（0.51mA0.51mA），而），而），而），而TTLTTL的输入电流大（的输入电流大（的输入电流大（的输入电流大（1.6mA1.6mA），即），即），即），即I IoLmaxoLmax I IiLmaxiLmax 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页所以需对所以需对所以需对所以需对CMOSCMOS电路的输出电流进行调整，电路的输出电流进行调整，电路的输出电流进行调整，电路的输出电流进行调整，（）中间加驱动级。（）中间加驱动级。（）中间加驱动级。（）中间加驱动级。（）采用漏极开路的）采用漏

57、极开路的）采用漏极开路的）采用漏极开路的CMOSCMOS门驱动。门驱动。门驱动。门驱动。 由于由于由于由于TTLTTL电路的输出高电平低（电路的输出高电平低（电路的输出高电平低（电路的输出高电平低（2.4V2.4V），而），而），而），而CMOSCMOS的输入高电平高（的输入高电平高（的输入高电平高（的输入高电平高（3.5V3.5V），即），即），即），即U UoHminoHmin U1CBA下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.5.3 逻辑函数的化简逻辑函数的化简 由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式及

58、由此画由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若经过简化，则经过简化，则经过简化，则经过简化，则可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。可使用较少的逻辑门实现同样的逻辑功能。从从从从而而而而可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可可节省器件，降低成本，提高电路工作的可靠性。靠性。靠性。靠性。 利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变

59、换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。相同的逻辑功能。化简方法化简方法化简方法化简方法公式法公式法公式法公式法卡诺图法卡诺图法卡诺图法卡诺图法下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1. 1.用用用用 “ “与非与非与非与非” ”门构成基本门电路门构成基本门电路门构成基本门电路门构成基本门电路(2)应用应用“与非与非”门构成门构成“或或”门电路门电路(1) 应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：由

60、逻辑代数运算法则：由逻辑代数运算法则：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页&YA(3) (3) 应用应用应用应用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “非非非非” ”门电路门电路门电路门电路(4) (4) 用用用用“ “与非与非与非与非” ”门构成门构成门构成门构成“ “或非或非或非或非” ”门门门门YBA&由逻辑代数运算法则：由逻辑代数运算法则：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例1：化简化简2. 2.应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简应用逻辑代数运算法则化简（1 1）并项法）并项法）并项

61、法）并项法例例2：化简化简（2 2）配项法）配项法）配项法）配项法下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例3：化简化简（3 3）加项法）加项法）加项法）加项法（4 4）吸收法）吸收法）吸收法）吸收法吸收吸收吸收吸收例例4：化简化简下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例5：化简化简吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收吸收下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 3. 3.应用卡诺图化简应用卡诺图化简应用卡诺图化简应用卡诺图化简卡诺图卡诺图卡诺图卡诺图: :是与变量的最小项对应的按一定规则排列是与变量的最小项对

62、应的按一定规则排列是与变量的最小项对应的按一定规则排列是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。的方格图，每一小方格填入一个最小项。的方格图，每一小方格填入一个最小项。的方格图，每一小方格填入一个最小项。（1 1）最小项：）最小项：）最小项：）最小项： 对于对于对于对于n n输入变量有输入变量有输入变量有输入变量有2 2n n n n种组合种组合种组合种组合, , 其相应其相应其相应其相应的乘积项也有的乘积项也有的乘积项也有的乘积项也有2 2n n n n个，则每一个个，则每一个个，则每一个个，则每一个乘积项就称为一个最乘积项就称为一个最乘积项就称为一个最乘积项就

63、称为一个最小项。其特点是每个输入变量均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。反变量形式出现一次，且仅一次。如：三个变量，有如：三个变量，有如：三个变量，有如：三个变量，有8 8种组合，最小项就是种组合，最小项就是种组合，最小项就是种组合，最小项就是8 8个，卡诺个，卡诺个，卡诺个，卡诺图也相应有图也相应有图也相应有图也相应有8 8个小方格。个小方格。个小方格。个小方格。在卡诺图的行和列分别标出变量

64、及其状态。在卡诺图的行和列分别标出变量及其状态。在卡诺图的行和列分别标出变量及其状态。在卡诺图的行和列分别标出变量及其状态。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (2) (2) 卡诺图卡诺图卡诺图卡诺图BA0101二变量二变量二变量二变量BCA0010011110三变量三变量三变量三变量二进制数对二进制数对二进制数对二进制数对应的十进制应的十进制应的十进制应的十进制数编号数编号数编号数编号AB00011110CD00011110四变量四变量四变量四变量任意两任意两任意两任意两个相邻个相邻个相邻个相邻最小项最小项最小项最小项之间只之间只之间只之间只有一个有一个有一个有一个变

65、量改变变量改变变量改变变量改变下一页下一页总目录总目录 章目录章目录返回返回上一页上一页( 2)( 2)卡诺图卡诺图卡诺图卡诺图（a)a)根据状态表画出卡诺图根据状态表画出卡诺图根据状态表画出卡诺图根据状态表画出卡诺图如如如如: :ABC00100111101111将输出变量为将输出变量为将输出变量为将输出变量为“1”“1”的的的的填入对应的小方格填入对应的小方格填入对应的小方格填入对应的小方格, ,为为为为“0”“0”的可不填。的可不填。的可不填。的可不填。 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1

66、1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页( 2)( 2)卡诺图卡诺图卡诺图卡诺图（b)b)根据逻辑式画出卡诺图根据逻辑式画出卡诺图根据逻辑式画出卡诺图根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分将逻辑式中的最小项分将逻辑式中的最小项分将逻辑式中的最小项分别用别用别用别用“1”“1”填入对应的填入对应的填入对应的填入对应的小方格。如果逻辑式中小方格。如果逻辑式中小方格。如果逻辑式中小方格。如果逻辑式中最小项不全，可不填。最小项不全，可不填。最小项不全，可不填。最小项不全，可不填。如如如如: :注意：注意：注意：注意：如果逻辑式不是由最小项构成

67、，一般应如果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应先化为最小项，或按先化为最小项，或按先化为最小项，或按先化为最小项，或按例例例例7 7方法填写。方法填写。方法填写。方法填写。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页( 3)( 3)应用卡诺图化简逻辑函应用卡诺图化简逻辑函应用卡诺图化简逻辑函应用卡诺图化简逻辑函数数数数ABC00100111101111例例例例6.6.用卡诺图表示并化简。用卡诺图表示并化简。解：解：(a)(a)将取值为将取值为将取值为将取值为“1”“1”的的的的相邻小方格圈成圈，相邻小方格圈成圈，相邻

68、小方格圈成圈，相邻小方格圈成圈，步骤步骤步骤步骤1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式(b)(b)所圈取值为所圈取值为所圈取值为所圈取值为“1”“1”的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数的相邻小方格的个数应为应为应为应为2 2n n n n，( (n n=0,1,2)=0,1,2)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页( 3)( 3)应用卡诺图化简逻辑函应用卡诺图化简逻辑函应用卡诺图化简逻辑函应用卡诺图化简逻辑函数数数数ABC00100111101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项

69、合并最小项写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式卡诺图化简法：保留一个圈内最小项的卡诺图化简法：保留一个圈内最小项的卡诺图化简法：保留一个圈内最小项的卡诺图化简法：保留一个圈内最小项的相同变量，相同变量，相同变量，相同变量，而消去而消去而消去而消去相反变量。相反变量。相反变量。相反变量。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页00ABC100111101111解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式多余多余多余多余AB00011110CD000111101111相邻相邻相邻相邻例例例例6. 6. 应用卡诺图化简逻辑函数应用卡诺图化简逻

70、辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数(1)(2)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页解：解：写出简化逻辑式写出简化逻辑式写出简化逻辑式写出简化逻辑式AB00011110CD000111101例例例例7. 7. 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数111111111 含含含含A A均填均填均填均填“1”“1”注意：注意：注意：注意：1.1.圈的个数应最少圈的个数应最少圈的个数应最少圈的个数应最少2.2.每个每个每个每个“ “圈圈圈圈” ”要最大要最大要最大要最大3.3.每个每个每个每个“ “圈圈圈圈” ”至少

71、要包至少要包至少要包至少要包含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最含一个未被圈过的最小项。小项。小项。小项。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：任何时刻电路的输出状任何时刻电路的输出状任何时刻电路的输出状任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。以前的电路状态无关。以前的电路状态无关。以前的电路

72、状态无关。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图X X1 1X Xn nX X2 2Y Y2 2Y Y1 1Y Yn n. . . . .组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.6.1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式(2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换(3)

73、 (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2) (2) 应用逻辑代数化应

74、用逻辑代数化应用逻辑代数化应用逻辑代数化简简简简Y = A AB B AB. = A AB +B AB.= AB +AB反演律反演律 = A (A+B) +B (A+B).反演律反演律 = A AB +B AB.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表ABY001 100111001Y= AB +AB=A B逻辑式逻辑式逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“0”“0”，输入输入输入输入相异相异相异相异输出为输出为

75、输出为输出为“1”“1”，称为称为称为称为“ “异或异或异或异或” ”逻辑逻辑逻辑逻辑关系。这种电路称关系。这种电路称关系。这种电路称关系。这种电路称“ “异或异或异或异或” ”门。门。门。门。 =1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y = AB AB .AB化简化简化简化简& & &1 11 1.BAY& &AB= AB +AB下一页下一页总目录总目录 章目录章

76、目录返回返回上一页上一页 (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“1”,“1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“0”,“0”,称为称为称为称为“ “判一致电路判一致电路判一致电路判一致电路” ”(“(“同或门同或门同或门同或门”)”) , ,可用可用可用可用于判断各输入端的状态是否相同。于判断各输入端的状态是否相同。于判断各输入端的状态是否相同。于判断各输入端的状态是否相同。=A B逻辑式逻辑式逻辑式逻辑

77、式 =1ABY逻辑符号逻辑符号=A BABY001 100100111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能Y&1.BA&C101AA写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页B BY&1.BA&C001设：设：C=0封锁封锁封锁封锁选通选通B信号信号打开打开打开打开例例例例 3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的

78、逻辑功能B写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.6.2 组合逻辑电路的综合组合逻辑电路的综合根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计设计设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例1 1：设计一个三变量奇偶检验器。设计一个三

79、变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。 要求要求要求要求: : 当输入变量当输入变量当输入变量当输入变量A A、B B、C C中有奇数个同时中有奇数个同时中有奇数个同时中有奇数个同时为为为为“1”“1”时，输出为时，输出为时，输出为时，输出为“1”“1”，否则为，否则为，否则为，否则为 “0” “0”。用。用。用。用“ “与非与非与非与非” ”门实现。门实现。门实现。门实现。 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑

80、式取取 Y = “1”对应于对应于Y=1，若输入变量为若输入变量为若输入变量为若输入变量为“1”“1”，则取输入变量本身则取输入变量本身则取输入变量本身则取输入变量本身( (如如如如 A A ) )；若输入变量为若输入变量为若输入变量为若输入变量为“0”“0”则取则取则取则取其反变量其反变量其反变量其反变量( (如如如如 A A ) )。 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(3) (3) 用用用用“ “与非与非与非与非” ”门构成逻

81、辑电门构成逻辑电门构成逻辑电门构成逻辑电路路路路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“ “与与与与” ”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“ “或或或或” ”关关关关系系系系ABC00100111101111由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。 0 0 0 0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页总目

82、录总目录 章目录章目录返回返回上一页上一页 (4) (4) 逻辑图逻辑图逻辑图逻辑图YCBA01100111110&1010下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例例例 2: 2: 某工厂有某工厂有某工厂有某工厂有A A、B B、C C三个车间和一个自备三个车间和一个自备三个车间和一个自备三个车间和一个自备电站，站内有两台发电机电站，站内有两台发电机电站，站内有两台发电机电站，站内有两台发电机GG1 1和和和和GG2 2。GG1 1的容量是的容量是的容量是的容量是GG2 2的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需的两倍。如果一个车间开工，只需的两倍。如

83、果一个车间开工，只需GG2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间开工，只需满足要求；如果两个车间开工，只需满足要求；如果两个车间开工，只需满足要求；如果两个车间开工，只需GG1 1运行，如运行，如运行，如运行，如果三个车间同时开工，则果三个车间同时开工，则果三个车间同时开工，则果三个车间同时开工，则GG1 1和和和和 GG2 2均需运行。试均需运行。试均需运行。试均需运行。试画出控制画出控制画出控制画出控制GG1 1和和和和 GG2 2运行的逻辑图。运行的逻辑图。运行的逻辑图。运行的逻辑图。 设：设：设：设：A A、B B、C C分别表示三个车间的开工状态：分别表示三个车间

84、的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态： 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。(1) (1) 根据逻辑要求列状态根据逻辑要求列状态根据逻辑要求列状态根据逻辑要求列状态表表表表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“0”“0”、“1”“1”的含义的含义的含义的含义。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，

85、只需间开工，只需间开工，只需GG2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需开工，只需开工，只需GG1 1运行，如果运行，如果运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则GG1 1和和和和 GG2 2均需运行。均需运行。均需运行。均需运行。开工开工开工开工“1”不开工不开工不开工不开工“0”运行运行运行运行“1”不运行不运行不运行不运行“0”(1) (1) 根据逻辑要求列状态根据逻辑要求列状态根据逻辑要求列状态根据逻辑要求列状态表表表表0

86、111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(2) (2) 由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果 (3) (3) 化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111

87、 0 0 1 0A B C G1 G2 100011 0 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(4) (4) 用用用用“ “与非与非与非与非” ”门构成逻辑电门构成逻辑电门构成逻辑电门构成逻辑电路路路路 由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。ABC00100111101111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(5) (5) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图A BC

88、A BC&G1 1G2 2下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.7 加法器加法器20.7.1 二进制二进制 十进制：十进制：十进制：十进制：0909十个数码，十个数码，十个数码，十个数码，“ “逢十进一逢十进一逢十进一逢十进一” ”。 在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这

89、几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。 在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 ( (“1”“1”态和态和态和态和“0”“0”态态态态) )与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用二进二进二进二进制制制制。二进制：二进制：二进制：二进制：

90、0 0，1 1两个数码，两个数码，两个数码，两个数码，“ “逢二进一逢二进一逢二进一逢二进一” ”。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.7 加法器加法器加法器加法器加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.7.1 半

91、加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC

92、 C 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图& &=1=1.ABSC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.7.2 全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进

93、位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i 全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号： 全加器：全加器：全加器：全加器：AiBiCi-1SiCiCOCO CICI下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1) (1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(2) (2) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i

94、B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器1BiAiCi-1SiC Ci iC COO C COO 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 （三）集成全加器（三）集成全加器14 13 1

95、2 11 10 9 81 2 3 4 5 6 774LS18314 13 12 11 10 9 81 2 3 4 5 6 7C661 双全加器外引线排列图双全加器外引线排列图下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二、二、 加法器加法器实现多位二进制数相加的电路，称为加法器。实现多位二进制数相加的电路，称为加法器。实现多位二进制数相加的电路，称为加法器。实现多位二进制数相加的电路，称为加法器。（一）四位串行加法器（一）四位串行加法器（一）四位串行加法器（一）四位串行加法器 根据进位的方式不同，有串行加法器和超根据进位的方式不同，有串行加法器和超根据进位的方式不同，有串行加法器

96、和超根据进位的方式不同，有串行加法器和超前进位加法器。前进位加法器。前进位加法器。前进位加法器。A3B3S3C3COCO CICIA2B2S2C2COCO CICIA1B1S1C1COCO CICIA3B3C0-1S0C0COCO CICI优点：电路简单，缺点速度慢。优点：电路简单，缺点速度慢。优点：电路简单，缺点速度慢。优点：电路简单，缺点速度慢。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页如：如：如：如：+A A3 3A A2 2A A0 0A A1 1B B3 3B B2 2B B0 0B B1 1S S3 3S S2 2S S0 0S S1 1C C3 3C C2 2C

97、C0 0C C1 1实质：将进位用两个加数的各位状态直接表示出来。实质：将进位用两个加数的各位状态直接表示出来。实质：将进位用两个加数的各位状态直接表示出来。实质：将进位用两个加数的各位状态直接表示出来。（二）四位超前进位加法器（二）四位超前进位加法器（二）四位超前进位加法器（二）四位超前进位加法器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页A2B2S3 CICIA1B1S3 CICIA0B0S3 CICI超前进位电路超前进位电路超前进位电路超前进位电路C3C0-1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四位二进制超前加法器外引线排列图四位二进制超前加法器外引线

98、排列图16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CC400816 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS283下一页下一页总目录总目录 章目录章目录返回返回上一页上一页16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS28316 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS2838 8位二进制加法电路位二进制加法电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.8 编码器编码器 把二进制码按一定规律编排，使每组代码把二进制码按一定规律编排，使每

99、组代码把二进制码按一定规律编排，使每组代码把二进制码按一定规律编排，使每组代码具有一特定的含义，具有一特定的含义，具有一特定的含义，具有一特定的含义，称为编码。称为编码。称为编码。称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N下一页下一页总目录总目

100、录 章目录章目录返回返回上一页上一页20.8.1 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(1) (1) 分析要求：分析要求：分析要求：分析要求： 输入有输入有输入有输入有8 8个信号，个信号，个信号，个信号，即即即即 N=8 N=8，根据，根据，根据，根据 2 2n n N N 的关系，的关系

101、，的关系，的关系，即即即即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将将将将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2) (2) 编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码

102、，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3) 设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7 (2) (2) 列编码表：列编码表：列编码表：列编码表：输入输入输输 出出Y2 Y1 Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (3) (3) 写出逻辑式

103、并转换成写出逻辑式并转换成写出逻辑式并转换成写出逻辑式并转换成“ “与非与非与非与非” ”式式式式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (4) (4) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2& & & &1 11 1

104、1 11 11 11 11 1Y2Y1Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页将十进制数将十进制数将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路20.8.2 二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六

105、种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用的是用的是84218421码。码。码。码。0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6)

106、)7 7 ( (I I7 7) )8 8 ( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 000000001118421BCD8421BCD码编码表码编码表码编码表码编码表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“ “或非或非或非或非” ”门和门和门和门和“ “与非与非与非与非” ”门门门门Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9.

107、= I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 法二：法二：法二：法二：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&

108、Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其

109、中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。20.8.3 优先编码器优先编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LSCT74LS4147 4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I

110、 I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输输 入入入入 ( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出( (84218421反码反码反码反码) )0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1

111、 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例: :CT74LS147147集成优先编码器集成优先编码器(10(10线线-4-4线线) )T4147T4147T4147T4147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14

112、13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147下一页下一页总目录总目录 章目录章目录返回返回上一页上一页集成优先编码器集成优先编码器(8(8线线-3-3线线) )16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS148 74LS348为选通输入端，低电平有效为选通输入端，低电平有效为选通输入端，低电平有效为选通输入端，低电平有效编码器工作编码器工作编码器工作编码器工作输出均被锁定在高电平输出均被锁定在高电平输出均被锁定在高电平输出均被锁定在高电平下一页下一页总目录总目录 章目录章目录返回返回上一页上一页集成优先编码器集成优先编码器(

113、8(8线线-3-3线线) )为选通输出端，只有当所有的编码输入都为为选通输出端，只有当所有的编码输入都为为选通输出端，只有当所有的编码输入都为为选通输出端，只有当所有的编码输入都为高电平，且高电平，且高电平，且高电平，且 =0 =0 =0 =0时，时，时，时， ，表示无编码，表示无编码，表示无编码，表示无编码信号输入，级连时可以扩展优先编码功能。信号输入，级连时可以扩展优先编码功能。信号输入，级连时可以扩展优先编码功能。信号输入，级连时可以扩展优先编码功能。为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输

114、出端，级连时可作输出位的扩展端只要有任何一个编码输入，且只要有任何一个编码输入，且只要有任何一个编码输入，且只要有任何一个编码输入，且 =0 =0 =0 =0时，时，时，时， 表示有编码信号输入表示有编码信号输入表示有编码信号输入表示有编码信号输入下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用二片用二片148148接成接成1616线线-4-4线优先编码器线优先编码器74LS148（1）74LS148（2）&Y Y3 3Y Y2 2Y Y1 1Y Y0 0（2 2）有编）有编）有编）有编码为码为码为码为0 0，无，无，无，无编码时为编码时为编码时为编码时为1 10 01 11 11

115、 10 01 11 10 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.9 译码器和数字显示译码器和数字显示 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。个特定的输出信号。个特定的输出信号。个特定的输出信号。21.10.1 二进制译码器二进制译码器8 8个个个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号下一页下一页总目录总目录 章目录章目录返回返回上一

116、页上一页状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出

117、出下一页下一页总目录总目录 章目录章目录返回返回上一页上一页写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑图逻辑图逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：例：例：例：利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机利用译

118、码器分时将采样数据送入计算机总总总总线线线线2-42-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作下一页下一页总目录总目录 章目录章目录返回返回上一页上一页总总线线译码器工作译码器工作译码器工作译码器工作工作原理：工作原理：工作原理：工作原理：( ( ( (以以以以A A0 0A A1 1= 00= 00为例为例为例为例) ) ) )000 0总总线线2-42-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三

119、态门脱离总线脱离总线数数据据全为全为全为全为“1”“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页总总总总线线线线 2-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作工作原理：工作原理：工作原理：工作原理：( ( ( (以以以以A A0 0A A1 1= 00= 00为例为例为例为例) ) ) )000 0脱离总线脱离总线数数据据全为全为全为全为“1”“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LS139型译码器型译码器(a) 外引线排

120、列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能是使能是使能是使能端端端端下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 输输 入入 输输 出出SA0A1Y011000001100110111

121、0139139功能表功能表功能表功能表 Y1Y2Y3111011101110111CT74LS139型型译码器译码器双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能是使能是使能是使能端端端端S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效下一页下一页总目录总目录 章目录章目录返回返回上一页上一页集成集成 3/8 3/8线译码器线译码器16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138三位二进制代码输入端

122、三位二进制代码输入端三位二进制代码输入端三位二进制代码输入端8 8 8 8个输出端个输出端个输出端个输出端3 3 3 3个输入使能端个输入使能端个输入使能端个输入使能端译码器才能处于译译码器才能处于译译码器才能处于译译码器才能处于译码状态，否则译码码状态，否则译码码状态，否则译码码状态，否则译码器禁止译码。器禁止译码。器禁止译码。器禁止译码。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用二片用二片138138接成接成4 4线线-16-16线译码器线译码器1 174LS138（2）74LS138（1）1 0 0 11 0 0 10 0下一页下一页总目录总目录 章目录章目录返回返回上

123、一页上一页20.9.2 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进把运算结果用十进把运算结果用十进把运算结果用十进制制制制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页gfedcba 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极

124、管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba共阴极接法共阴极接法abcdefg下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码( ( ( (共阴极共阴极共阴极共阴极) ) ) )100101111117个个4位位下一页下一页总目录总目录 章目

125、录章目录返回返回上一页上一页七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1

126、 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BS204A0A1A2A3CT74LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg动画动画下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.10

127、 数据分配器和数据选择器数据分配器和数据选择器 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路

128、分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。使能端使能端使能端使能端多路选择器多路选择器多路选择器多路选择器多路分配器多路分配器多路分配器多路分配器发发发发送送送送端端端端接接接接收收收收端端端端IYD0D1D2D3SA1A0传输线传输线传输线传输线A0A1D0D1D2D3S数据选数据选数据选数据选择控制择控制择控制择控制数据分数据分数据分数据分配控制配控制配控制配控制下一页下一页总目录总目录 章目录章目录返回返回上

129、一页上一页20.10.1 数据选择器数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3WSA1A0控制信号控制信号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页11&111&1YD0D1D2D3A0A1S1000000“ “与与与与” ”门被封门被封门被封门被封锁，选择器不锁，选择器不锁，选择器不锁，选择器不工作。工作。工作。工作。CT74LS153型型4选选1数据选择器数据选择器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1

130、1&111&1YD0D1D2D3A0A1S01D0 0000“ “与与与与” ”门打门打门打门打开，选择器开，选择器开，选择器开，选择器工作。工作。工作。工作。由控制端决定选由控制端决定选择哪一路数据输择哪一路数据输出。出。选中选中D0 0001100CT74LS153型型4选选1数据选择器数据选择器动画动画下一页下一页总目录总目录 章目录章目录返回返回上一页上一页由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式CT74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 1S A11D31D21D11

131、D01W地地CT74LS153(双双4选选1)2D32D22D12D02WA02SUCC15 14 13 12 11 1091613245678 多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及 A/D A/D 转换器中。转换器中。转换器中。转换器中。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用用用用2 2片片片片CT74LS153多路选择器选择多路选择器选择多路选择器选择多路选择器选择8 8路信号路信号路信号路信号若若A2A1A0=010, 输出选中输出选中1D2路的数据信

132、号。路的数据信号。CT74LS153(双双4选选1)2D32D22D12D02WA02SUCC15 14 13 12 11 109161S A11D31D21D11D01W地地13245678A0A1A21下一页下一页总目录总目录 章目录章目录返回返回上一页上一页16选选1数据选择器数据选择器(1)1A2A1A0A0A1A2(2)1YD7D6D1D0D15D14D9D8.D15D14. D9D8.D0D1.D6D7SSABCSY1Y3 用用用用2 2片片片片CT74LS151型型8 8选选选选1 1数据选择器构成具有数据选择器构成具有数据选择器构成具有数据选择器构成具有1616选选选选1 1功

133、能的数据选择器功能的数据选择器功能的数据选择器功能的数据选择器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LS151CT74LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 000011100110101111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.5.13.5.13.5.13.5.1用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理

134、和步骤3.5用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理1.1.1.1.数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式若若若若 S=0, S=0, S=0, S=0,则则则则下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.5用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理2.2.2.2.数据选择器输出逻辑表达式的主要特点数据选择器输出逻辑表达式的

135、主要特点数据选择器输出逻辑表达式的主要特点数据选择器输出逻辑表达式的主要特点1)1)1)1)具有标准与或表达式的形式具有标准与或表达式的形式具有标准与或表达式的形式具有标准与或表达式的形式2)2)2)2)提供了地址变量的全部最小项提供了地址变量的全部最小项提供了地址变量的全部最小项提供了地址变量的全部最小项3)D3)D3)D3)Di i i i当作一个变量来处理。当作一个变量来处理。当作一个变量来处理。当作一个变量来处理。3.3.3.3.组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式我们知道，任何组合逻辑函数都可以表示为最小项我们知道，

136、任何组合逻辑函数都可以表示为最小项我们知道，任何组合逻辑函数都可以表示为最小项我们知道，任何组合逻辑函数都可以表示为最小项之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数据选择器可以不受限制的实现任何组合逻辑函数。据选择器可以不受限制的实现任何组合逻辑函数。据选择器可以不受限制的实现任何组合逻辑函数。据选择器可以不受限制的实现任何组合逻辑函数。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例:用用用用CT74LS151CT74LS151型型型型8 8 8

137、 8选选选选1 1 1 1数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式 Y=AB+BC+CAY=AB+BC+CA解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示 将输入变量将输入变量A、B、C分别对应地接到数据分别对应地接到数据选选择器的选择端择器的选择端A2 、A1 、 A0。由状由状态表可知表可知,将数将数据据输入端入端D3 、D5 、 D6 、 D7 接接“1”，其余其余输入端入端接接“0”，即可即可实现输出出Y，如，如图所示。所示。下一页下一页总目录总目录 章目录章目录返

138、回返回上一页上一页用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理1.1.1.1.数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式CT74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 74LS153下一页下一页总目录总目

139、录 章目录章目录返回返回上一页上一页用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用数据选择器实现逻辑函数的基本原理和步骤用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理1.1.1.1.数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式数据选择器输出逻辑表达式的一般形式若若若若 S=0, S=0, S=0, S=0,则则则则下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.5用中规模集成

140、电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理2.2.2.2.数据选择器输出逻辑表达式的主要特点数据选择器输出逻辑表达式的主要特点数据选择器输出逻辑表达式的主要特点数据选择器输出逻辑表达式的主要特点1)1)1)1)具有标准与或表达式的形式具有标准与或表达式的形式具有标准与或表达式的形式具有标准与或表达式的形式2)2)2)2)提供了地址变量的全部最小项提供了地址变量的全部最小项提供了地址变量的全部最小项提供了地址变量的全部最小项3)D3)D3)D3)Di i i i当作一个变量来处理。当作一个变量来处理。当作一个变量来处理。当作一个变

141、量来处理。3.3.3.3.组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式组合逻辑函数的标准表达形式我们知道，任何组合逻辑函数都可以表示为最小项我们知道，任何组合逻辑函数都可以表示为最小项我们知道，任何组合逻辑函数都可以表示为最小项我们知道，任何组合逻辑函数都可以表示为最小项之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数之和的标准形式。因此应用对照比较的方法，用数据选择器可以不受限制的实现任何组合逻辑函数。据选择器可以不受限制的实现任何组合逻辑函数。据选择器可以不受限制的实现任何

142、组合逻辑函数。据选择器可以不受限制的实现任何组合逻辑函数。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3.5用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（二）基本步骤（二）基本步骤（二）基本步骤（二）基本步骤1.1.1.1.确定应该选用的数据选择器。确定应该选用的数据选择器。确定应该选用的数据选择器。确定应该选用的数据选择器。 根据根据根据根据n=k-1n=k-1n=k-1n=k-1确定数据选择器的类型确定数据选择器的类型确定数据选择器的类型确定数据选择器的类型,n,n,n,n为选择为选择为选择为选择器的地址变量个数，器的地址变量个数，器的地址变量个数，器的地

143、址变量个数，kkkk是逻辑函数的变量个数。是逻辑函数的变量个数。是逻辑函数的变量个数。是逻辑函数的变量个数。2.2.2.2.写出组合逻辑函数的标准与或表达形式写出组合逻辑函数的标准与或表达形式写出组合逻辑函数的标准与或表达形式写出组合逻辑函数的标准与或表达形式和选择器的输出表达式。和选择器的输出表达式。和选择器的输出表达式。和选择器的输出表达式。3.3.3.3.确定选择器的输入变量的表达式。确定选择器的输入变量的表达式。确定选择器的输入变量的表达式。确定选择器的输入变量的表达式。4.4.4.4.画逻辑图画逻辑图画逻辑图画逻辑图下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例:用数

144、据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式 Y=AB+BC+CAY=AB+BC+CA2 2）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数1 1）选用）选用）选用）选用74LS15374LS153型型型型4 4 4 4选选选选1 1 1 1数据选择器标准与或式数据选择器标准与或式数据选择器标准与或式数据选择器标准与或式3 3）确定输入变量的表达式）确定输入变量的表达式）确定输入变量的表达式）确定输入变量的表达式下一页下

145、一页总目录总目录 章目录章目录返回返回上一页上一页例例:用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式 Y=AB+BC+CAY=AB+BC+CA用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数3 3）确定输入变量的表达式）确定输入变量的表达式）确定输入变量的表达式）确定输入变量的表达式比较对照可得：比较对照可得：比较对照可得：比较对照可得：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数4 4 4 4）画出逻辑图）画出逻辑图）画出逻辑图）画出逻辑图

146、74LS153B BA AC C1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例:用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式用数据选择器实现逻辑函数式 Y=AB+BC+CAY=AB+BC+CA2 2）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示）将逻辑函数式用最小项表示 将输入变量将输入变量A、B、C分别对应地接到数据分别对应地接到数据选选择器的选择端择器的选择端A2 、A1 、 A0。由状由状态表可知表可知,将数将数据据输入端入端D3 、D5 、 D6 、 D7 接接“1”，其余其余输入端入端接接“0”，

147、即可即可实现输出出Y，如，如图所示。所示。用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数1 1）选用）选用）选用）选用74LS15174LS151型型型型8 8 8 8选选选选1 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 将输入变量将输入变量将输入变量将输入变量A A、B B、C C分别分别分别分别对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据选择器的选择端择端择端择端 A A2 2 、A A1 1 、 A A0 0。由状由状由状由状态态表可知表可知表可知表可知, , 将数据将数据将数据将数据输输入端入端入端

148、入端D D3 3 、D D5 5 、 D D6 6 、 D D7 7 接接接接“1”,“1”,其余其余其余其余输输入端接入端接入端接入端接“0”,“0”,即可即可即可即可实现输实现输出出出出Y Y, , 如如如如图图所示所示所示所示。CT74LS151CT74LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 000011100110101111CT74LS151ABCYSD7D6D5D4D3D2D1D0“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用译码器实现逻

149、辑函数的基本原理和步骤用译码器实现逻辑函数的基本原理和步骤用译码器实现逻辑函数的基本原理和步骤用译码器实现逻辑函数的基本原理和步骤用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数（一）基本原理（一）基本原理（一）基本原理（一）基本原理1.1.1.1.二进制译码器可以产生全部输入地址变量的最二进制译码器可以产生全部输入地址变量的最二进制译码器可以产生全部输入地址变量的最二进制译码器可以产生全部输入地址变量的最小项。小项。小项。小项。 输输 入入 输输 出出SA0A1Y0110000011001101110139139功能表功能表功能表功能表 Y1Y2Y31110111011101

150、1174LS139下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数1.1.1.1.译码器器输出逻辑表达式的一般形式译码器器输出逻辑表达式的一般形式译码器器输出逻辑表达式的一般形式译码器器输出逻辑表达式的一般形式若若若若 S=0, S=0, S=0, S=0,则则则则下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4 4）画出逻辑图）画出逻辑图）画出逻辑图）画出逻辑图1 174LS138&Y Y下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例:用译码器器和数据选择器实现两个用译码器器和数据选择器实现

151、两个用译码器器和数据选择器实现两个用译码器器和数据选择器实现两个4 4 4 4位二进制位二进制位二进制位二进制数码比较器，判断两个数码比较器，判断两个数码比较器，判断两个数码比较器，判断两个4 4 4 4位二进制数是否相等。位二进制数是否相等。位二进制数是否相等。位二进制数是否相等。用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数 因为实现因为实现因为实现因为实现4 4位二进制比较，所以选用一片位二进制比较，所以选用一片位二进制比较，所以选用一片位二进制比较，所以选用一片4/164/16线译码器和一片线译码器和一片线译码器和一片线译码器和一片1616选选选选1 1数据选择器。数

152、据选择器。数据选择器。数据选择器。Y Y1 10 0译译译译码码码码器器器器4 4位位位位二二二二进进进进制制制制数数数数4 4位二进制数位二进制数位二进制数位二进制数当当当当A A3 3 A A2 2 A A1 1 A A0 0= = B B3 3 B B2 2 B B1 1 B B0 0时时时时Y=0,Y=0,否则否则否则否则Y=1Y=10 00 00 01 10 01 10 0 0 00 00 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.10.2 数据分配器数据分配器将一个数据将一个数据将一个数据将一个数据分时分时分时分时分送到多个输出端输出。分送到多个输出端输出。

153、分送到多个输出端输出。分送到多个输出端输出。数数数数据据据据输输输输入入入入控制信号控制信号控制信号控制信号使能端使能端使能端使能端D DY Y0 0Y Y1 1Y Y2 2Y Y3 3S SA A1 1A A0 0数据输出端数据输出端数据输出端数据输出端确定芯片是否工作确定芯片是否工作确定芯片是否工作确定芯片是否工作确定将信确定将信确定将信确定将信号送到哪号送到哪号送到哪号送到哪个输出端个输出端个输出端个输出端下一页下一页总目录总目录 章目录章目录返回返回上一页上一页数据分配器的功能表数据分配器的功能表数据分配器的功能表数据分配器的功能表Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0

154、使能使能使能使能控控控控 制制制制输输输输 出出出出S SA A0 0A A1 11 10 00 00 00 00 00 01 11 10 00 01 11 10 0D D0 00 00 0 0 00 0D D0 00 00 00 00 0D D0 00 00 00 00 0D D下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 10 0 1例：用集成例：用集成例：用集成例：用集成 3/8 3/8 3/8 3/8线译码器构成线译码器构成线译码器构成线译码器构成1 1 1 1路路路路8 8 8 8路分配器路分配器路分配器路分配器74LS138D D1 10 0下一页下一页总目录总

155、目录 章目录章目录返回返回上一页上一页20.12 应用举例应用举例20.12.1 交通信号灯故障检测电路交通信号灯故障检测电路交通信号灯在正常情况下，交通信号灯在正常情况下，红灯红灯红灯红灯(R)亮亮停车，停车，黄灯黄灯黄灯黄灯(Y)亮亮准备，准备，绿灯绿灯绿灯绿灯(G)亮亮通行。正通行。正常时，只有一个灯亮。如果灯全不亮或全亮或常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。两个灯同时亮，都是故障。解：解：解：解：灯亮灯亮灯亮灯亮 “1” “1” “1” “1”表示，灯灭表示，灯灭表示，灯灭表示，灯灭 “0” “0” “0” “0”表示，表示，表示，表示，故障故障故障故障 “

156、1” “1” “1” “1”表示，正常表示，正常表示，正常表示，正常 “0” “0” “0” “0”表示，表示，表示，表示，输入信号三个，输出信号一个输入信号三个，输出信号一个动画动画下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式(3) (3) 化简可得化简可得化简可得化简可得: :为减少所用门数为减少所用门数为减少所用门数为减少所用门数, ,将上式变换为将上式变换为将上式变换为将上式变换为: : 0 0 0 1 R R Y Y G F F0 0

157、 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 (4) (4) 画画画画逻辑图逻辑图逻辑图逻辑图FGYR&11&11KAKAKAKA 发生故障时，发生故障时，发生故障时，发生故障时，F F=1=1，晶体管导通，晶体管导通，晶体管导通，晶体管导通, , 继电器继电器继电器继电器KAKA通电，其触点闭合通电，其触点闭合通电，其触点闭合通电，其触点闭合, , 故障指示灯亮。故障指示灯亮。故障指示灯亮。故障指示灯亮。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页数值比较器数值比较器 在数

158、字和计算机系统中，经常需要比较在数字和计算机系统中，经常需要比较两个数的大小。能实现两数比较功能的逻辑两个数的大小。能实现两数比较功能的逻辑电路，称为数值比较器。电路，称为数值比较器。一、一、一、一、1 1位数值比较器位数值比较器位数值比较器位数值比较器A Ai iB Bi i两个输入两个输入两个输入两个输入表示两个比较的数表示两个比较的数表示两个比较的数表示两个比较的数三个输出三个输出三个输出三个输出L Li i=1=1 表示表示表示表示A Ai iBBi iGGi i=1=1 表示表示表示表示A Ai i=B=Bi iMMi i=1=1 表示表示表示表示A Ai iB1&L Li i11B Bi iGGi iMMi i逻辑逻辑逻辑逻辑 图图图图