《数字电子技术：第3章 逻辑门电路》由会员分享，可在线阅读，更多相关《数字电子技术：第3章 逻辑门电路（114页珍藏版）》请在金锄头文库上搜索。
1、EXIT逻辑门电路逻辑门电路EXIT第第3章逻辑门电路章逻辑门电路MOS逻辑门电路逻辑门电路TTL逻辑门电路逻辑门电路逻辑描述中的几个问题逻辑描述中的几个问题逻辑门使用中的几个实际问题逻辑门使用中的几个实际问题本章小结本章小结EXIT逻辑门电路逻辑门电路EXIT教学基本要求教学基本要求：1、了解半导体器件的开关特性。、了解半导体器件的开关特性。2、熟练掌握熟练掌握基本逻辑门（与、或、与非、基本逻辑门（与、或、与非、或非、异或门）、三态门、或非、异或门）、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。、学会门电路逻辑功能分析方法。4、掌握
2、掌握逻辑门的主要参数及在应用中的接逻辑门的主要参数及在应用中的接口问题。口问题。EXIT逻辑门电路逻辑门电路EXIT3.1 3.1 逻辑门电路逻辑门电路主要要求：主要要求： 了解了解MOS逻辑门电路的作用和常用类型。逻辑门电路的作用和常用类型。 理解理解CMOS逻辑门电路的技术参数逻辑门电路的技术参数EXIT逻辑门电路逻辑门电路EXIT1、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路
3、逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介EXIT逻辑门电路逻辑门电路EXIT3.1.1数字集成电路简介数字集成电路简介1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 40004000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功
4、耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路EXIT逻辑门电路逻辑门电路EXIT3.1.2逻辑门电路的一般特性逻辑门电路的一般特性1、输入和输出的高、低电平、输入和输出的高、低电平高电平和低电平为某高电平和低电平为某规定范围规定范围的电位值，而非一固定值。的电位值，而非一固定值。高电平信号是多大的信号？低高电平信号是多大的信号？低电平信号又是多大的信号？电平信号又是多大的
5、信号？10高电平高电平低电平低电平01高电平高电平低电平低电平正逻辑体制正逻辑体制负逻辑体制负逻辑体制由门电路种类等决定由门电路种类等决定EXIT逻辑门电路逻辑门电路EXIT输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIL(min)输出高电平的下限值输出高电平的下限值 VOH(min) 输出低电平的上限值输出低电平的上限值 VOL(max)EXIT逻辑门电路逻辑门电路EXIT在保证输出电平不变的条件下，输入电平允许波动的范在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力围。它表示门电路的抗干扰能力2、噪声容限、噪声容
6、限VNH=VOH(min)VIH(min)负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：负载门输入低电平时的噪声负载门输入低电平时的噪声容限：容限： VNL=VIL(max)VOL(max)EXIT逻辑门电路逻辑门电路EXIT3.传输延迟时间传输延迟时间传输延迟时间是表征传输延迟时间是表征门电路开关速度的参门电路开关速度的参数，它说明门电路在数，它说明门电路在输入脉冲波形的作用输入脉冲波形的作用下，其输出波形相对下，其输出波形相对于输入波形延迟了多于输入波形延迟了多长的时间长的时间。tPHL输出输出50%90%50%10%tPLHtftr输入输入50%50%10%90%CMOS电
7、路传输延迟时间电路传输延迟时间类类型型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.9EXIT逻辑门电路逻辑门电路EXIT4.功耗功耗1、静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，即指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流门电路空载时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。2、动态功耗：动态功耗：指的是电路在输出状态转换时的功耗。指的是电路在输出状态转换时的功耗。对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静
8、态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功门电路有动态功耗耗5.延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标.延时延时 功耗积功耗积，用符号用符号DP表示表示EXIT逻辑门电路逻辑门电路EXIT6.扇入与扇出数扇入与扇出数扇入数：扇入数：取决于逻辑门的输入端的个数。取决于逻辑门的输入端的个数。扇出数：扇出数：是指其在正常工作情况下，所能是指其在正常工作情况下，所能带同类门电路的最大数目。带同类门电路的最大数目。EXIT逻辑门电路逻辑门电路EXIT（a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，当负载门的个数增加时，总的拉电流将增加，会
9、引起输出高电压的降低。但不得低于输出高会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。电平的下限值，这就限制了负载门的个数。高电平扇出数高电平扇出数:IOH:驱动门的输出端为高电平电流。驱动门的输出端为高电平电流。IIH:负载门的输入电流。负载门的输入电流。EXIT逻辑门电路逻辑门电路EXIT(b)带灌电流负载带灌电流负载当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上
10、限值。IOL：驱动门的输出端为低电平电流驱动门的输出端为低电平电流IIL：负载门输入端电流之和负载门输入端电流之和EXIT逻辑门电路逻辑门电路EXIT电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗延迟积/mW-ns直流噪声容限 输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.2
11、3.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较EXIT逻辑门电路逻辑门电路EXIT3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平: : MOS管截止，管截止， 输出高电平输出高电平当当I VTEXIT逻辑门电路逻辑门电路EXITMOS管相当于一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出
12、为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为高电平。输出为高电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：EXIT逻辑门电路逻辑门电路EXITAuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增强型增强型NMOS管管(驱动管驱动管)增强型增强型PMOS管管(负载管负载管)构成互补构成互补对称结构对称结构3.1.4 3.1.4 CMOS反相器反相器 ( (一一) )电路基本结构电路基本结构 要求要求VDDUGS(th)N+UGS(th)P且且UGS(th)N=UGS(th)P UGS(th)
13、N增强型增强型NMOS管开启电压管开启电压AuIYuOVDDSGDDGSBVPVNBNMOS管的衬底接管的衬底接电路最低电位，电路最低电位，PMOS管的衬底接最高电位，管的衬底接最高电位，从而从而保证衬底与漏源间保证衬底与漏源间的的PN结始终反偏。结始终反偏。.uGSN+- -增强型增强型PMOS管开启电压管开启电压uGSP+- -UGS(th)PuGSNUGS(th)N时，增强型时，增强型NMOS管导通管导通uGSNUGS(th)N时，增强型时，增强型NMOS管截止管截止OiDuGSUGS(th)N增强型增强型NMOS管管转移特性转移特性时时,增强型增强型PMOS管导管导通通时时,增强型增强
14、型PMOS管截管截止止OiDuGSUGS(th)P增强型增强型PMOS管管转移特性转移特性AuIYuOVDDSGDDGSBVPVNB( (一一) )电路基本结构电路基本结构 UIL=0V，UIH=VDDEXIT逻辑门电路逻辑门电路EXITAuIYuOVDDSGDDGSVP衬底衬底BVN衬底衬底B( (二二) )工作原理工作原理 ROFFNRONPuO+VDDSDDS导通电阻导通电阻RON截止电阻截止电阻ROFFRONNROFFPuO+VDDSDDS可见该电路构成可见该电路构成CMOS非门，又称非门，又称CMOS反相器。反相器。无论输入高低，无论输入高低，VN、VP中总有一管截止，使静态漏中总有
15、一管截止，使静态漏极电流极电流iD 0。因此因此CMOS反相器静态功耗极微小。反相器静态功耗极微小。输入为低电平，输入为低电平，UIL=0V时，时，uGSN=0VUGS(th)N,VN导通，导通，VP截止，截止，输入为低电平输入为低电平UIL=0V时，时，uGSN=0VUGS(th)N， VN截止，截止，VP导通，导通， uO VDD,为高电平。为高电平。UIH=VDDuO 0V，为低电平。为低电平。EXIT逻辑门电路逻辑门电路EXIT（三）（三）电压电压传输特性和电流传输特性传输特性和电流传输特性VTN电压传输特性电压传输特性EXIT逻辑门电路逻辑门电路EXIT（四）、（四）、CMOS反相器
16、反相器的工作速度的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10ns。带电容负载带电容负载EXIT逻辑门电路逻辑门电路EXIT3.1.5 3.1.5 CMOS逻辑逻辑门电路门电路 1. . CMOS与非门与非门ABVDDVPBVPAVNAVNBY每个输入端对应一每个输入端对应一对对NMOS管和管和PMOS管。管。NMOS管为驱动管，管为驱动管，PMOS管为负载管。输管为负载管。输入端与它们的栅极相连。入端与它们的栅极相连。与非门结构特点：与非门结构特点：驱动管相串联驱动管相串联
17、，负载管相并联负载管相并联。VTN=2VVTP= 2VEXIT逻辑门电路逻辑门电路EXITABVDDVPBVPAVNAVNBYCMOS与非门工作原理与非门工作原理11导通导通导通导通截止截止截止截止0驱动管均导通，驱动管均导通，负载管均截止，负载管均截止，输出为低电平。输出为低电平。当输入均为当输入均为高电平时：高电平时：低电平输入端低电平输入端相对应的驱动管截相对应的驱动管截止，负载管导通，止，负载管导通，输出为高电平。输出为高电平。当输入中有当输入中有低电平时：低电平时：ABVDDVPBVPAVNAVNBY0截止截止导通导通1因此因此Y =ABN输入的与非门的电路输入的与非门的电路?输入端
18、增加有什么问题输入端增加有什么问题?EXIT逻辑门电路逻辑门电路EXIT2. . CMOS或非门或非门ABVDDVPBVPAVNAVNBY或非门结构特点：或非门结构特点：驱动管相并联驱动管相并联，负载管相串联负载管相串联。EXIT逻辑门电路逻辑门电路EXITABVNAVPAVNBVPBY00011011截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000ABVDDVPBVPAVNAVNBY或非门或非门AB1N输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?工作原理工
19、作原理:EXIT逻辑门电路逻辑门电路EXIT3.异或门电路异或门电路=ABEXIT逻辑门电路逻辑门电路EXIT4.4.输入保护电路和缓冲电路输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。EXIT逻辑门电路逻辑门电路EXIT（1 1）输入端保护电路）输入端保护电路: :(1)0vIVDD+vDF二极管导通电压：二极管导通电压：vDF(3)vIiB0条件饱 和放 大截 止工作状态BJT的开关条件的开关条件 0 iB RON，相应输入相应输入端为高电平。端为高电平。51
20、0 RIROFF，相应相应输入端为低电平。输入端为低电平。EXIT逻辑门电路逻辑门电路EXIT主要要求：主要要求： 了解了解TTL和和CMOS电路的主要差异。电路的主要差异。了解了解集成门电路的选用和应用。集成门电路的选用和应用。 3.5集成逻辑门电路的应用集成逻辑门电路的应用 EXIT逻辑门电路逻辑门电路EXIT一、一、CMOS门门电路比之电路比之TTL的主要特点的主要特点 注意：注意：CMOS电路的扇出系数大是由于其负载门的电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，输入阻抗很高，所需驱动功率极小，并非并非CMOS电路的电路的驱动能力比驱动能力比TTL强。强。实际上实际
21、上CMOS4000系列驱动能力系列驱动能力远小于远小于TTL，HCMOS驱动能力与驱动能力与TTL相近。相近。功耗极低功耗极低抗干扰能力强抗干扰能力强电源电压范围宽电源电压范围宽输出信号摆幅大输出信号摆幅大( (UOH VDD，UOL 0V) )输入阻抗高输入阻抗高扇出系数大扇出系数大EXIT逻辑门电路逻辑门电路EXIT二、集成逻辑门电路的选用二、集成逻辑门电路的选用 根据电路工作要求和市场因素等综合决定根据电路工作要求和市场因素等综合决定若对功耗和抗干扰能力要求一般，可选用若对功耗和抗干扰能力要求一般，可选用TTL电路。电路。目前多用目前多用74LS系列，它的功系列，它的功耗较小，工作频率一
22、般可用至耗较小，工作频率一般可用至20MHz；如工作频率较高，可选用如工作频率较高，可选用CT74ALS系列，系列，其工作频率一般可至其工作频率一般可至50MHz。若要求功耗低、抗干扰能力强，则应选用若要求功耗低、抗干扰能力强，则应选用CMOS电路。电路。其中其中CMOS4000系列一般用于系列一般用于工作频率工作频率1MHz以下、驱动能力要求不高的以下、驱动能力要求不高的场合；场合；HCMOS常用于工作频率常用于工作频率20MHz以下、以下、要求较强驱动能力的场合。要求较强驱动能力的场合。EXIT逻辑门电路逻辑门电路EXIT解：解：三、集成逻辑门电路应用举例三、集成逻辑门电路应用举例 例例
23、试改正下图电路的错误，使其正常工作。试改正下图电路的错误，使其正常工作。CMOS门门TTL门门OD门门(a)(b)(c)(d)VDDCMOS门门Ya=ABVDDYb=A +BTTL门门OD门门Yc=AVDDENYd=ABEN =1时时EN =0时时OD门门&TTL门门悬空悬空CMOS门门悬空悬空EXIT逻辑门电路逻辑门电路EXIT可用两级电路可用两级电路2个与非门实现之个与非门实现之 例例 试分别采用与非门和或非门实现与门和或门。试分别采用与非门和或非门实现与门和或门。解：解：( (1) )用与非门实现与门用与非门实现与门设法将设法将Y =AB 用与非式表示用与非式表示因为因为Y =AB =A
24、B因此，用与非门实现的与门电路为因此，用与非门实现的与门电路为Y =AB将与非门多余输入端与有用端并联使用构成非门将与非门多余输入端与有用端并联使用构成非门EXIT逻辑门电路逻辑门电路EXIT可用两级电路可用两级电路3个与非门实现个与非门实现( (2) )用与非门实现或门用与非门实现或门因此，用与非门实现的或门电路为因此，用与非门实现的或门电路为Y =A + B因为因为Y =A + B =A + B =A B设法将设法将Y =A + B 用与非式表示用与非式表示实现实现A实现实现BEXIT逻辑门电路逻辑门电路EXIT可用两级电路可用两级电路3个或非门实现之。个或非门实现之。( (3) )用或非
25、门实现与门用或非门实现与门设法将设法将Y =AB 用或非式表示用或非式表示因此，用或非门实现的与门电路为因此，用或非门实现的与门电路为因为因为Y =AB =A B=A + B将或非门多余输入端与将或非门多余输入端与有用端并联使用构成非门有用端并联使用构成非门Y =ABEXIT逻辑门电路逻辑门电路EXIT可用两级电路可用两级电路2个或非门实现之个或非门实现之( (4) )用或非门实现或门用或非门实现或门设法将设法将Y =A + B 用或非式表示用或非式表示因为因为Y =A + B =A + B因此，用或非门实现的或门电路为因此，用或非门实现的或门电路为Y =A + BEXIT逻辑门电路逻辑门电路
26、EXIT 例例 有一个火灾报警系统，设有烟感、温感和紫外光有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。产生报警信号，试用与非门设计产生报警信号的电路。输输入入输输出出A B CY000001010011100101110111解：解：( (1) )分析设计要求，建立真值表分析设计要求，建立真值表感三种不同类型的火灾探测器感三种不同类型的火灾探测器有烟感、温感和
27、紫外光有烟感、温感和紫外光产生报警信号产生报警信号两种或三种探测器发出探测信号时，报警系统才两种或三种探测器发出探测信号时，报警系统才与非门设计与非门设计 报警电路的输入信号为烟感、温感报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设和紫外光感三种探测器的输出信号，设用用A、B、C 表示，且规定有火灾探测信表示，且规定有火灾探测信号时用号时用1表示，否则用表示，否则用0表示。表示。 报警电路的输出用报警电路的输出用Y 表示，且规表示，且规定需报警时定需报警时Y 为为1，否则，否则Y 为为0。由此可列出真值表如右图所示由此可列出真值表如右图所示11110000( (2) )根据根
28、据真值表画函数卡诺图真值表画函数卡诺图EXIT逻辑门电路逻辑门电路EXIT 1 1ABC01000111 101 1( (3) )用卡诺图化简法求用卡诺图化简法求出输出逻辑函数的最出输出逻辑函数的最简与或表达式，再变简与或表达式，再变换为与非表达式。换为与非表达式。Y =AB + AC + BC( (4) )画逻辑图画逻辑图根据根据Y 的与非表达式画逻辑图的与非表达式画逻辑图=AB AC BCABCY=AB AC BCEXIT逻辑门电路逻辑门电路EXIT门电路是组成数字电路的基本单元之一，最基门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中本的逻辑门电路有与门、
29、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门门、与或非门、异或门、输出开路门、三态门和和CMOS传输门等。门电路的传输门等。门电路的学习重点是常学习重点是常用集成门的逻辑功能、外特性和应用方法。用集成门的逻辑功能、外特性和应用方法。 本章小结本章小结EXIT逻辑门电路逻辑门电路EXIT在数字电路中，三极管作为开关使用。在数字电路中，三极管作为开关使用。硅硅NPN管管的的截截止止条条件件为为UBE0.5V，可可靠靠截截止止条条件件为为UBE0V，这这时时iB 0，iC 0，集集电电极极和和发发射射极极之
30、之间间相相当当于于开开关关断断开开；饱饱和和条条件件为为iBIB(sat) ，这这时时，硅硅管管的的 UBE(sat) 0.7 V，UCE(sat) 0.3V，集集电电极极和和发发射射极极之之间间相相当当于于开开关关闭合。闭合。三三极极管管的的开开关关时时间间限限制制了了开开关关速速度度。开开关关时时间间主主要要由由电电荷荷存存储储效效应应引引起起，要要提提高高开开关关速速度度，必必须须降降低低三三极极管管饱饱和和深深度度，加加速速基基区区存存储储电荷的消散。电荷的消散。EXIT逻辑门电路逻辑门电路EXITTTL数字集成电路主要有数字集成电路主要有CT74标准系列、标准系列、CT74L低功耗系
31、列、低功耗系列、CT74H高速系列、高速系列、CT74S肖特基系列、肖特基系列、CT74LS低功耗肖特基低功耗肖特基系列、系列、CT74AS先进肖特基系列和先进肖特基系列和CT74ALS先进低功耗肖特基系列。其中，先进低功耗肖特基系列。其中，CT74L系列系列功耗最小，功耗最小，CT74AS系列工作频率最高。系列工作频率最高。通常用功耗通常用功耗- -延迟积来综合评价门电路性能。延迟积来综合评价门电路性能。CT74LS系列功耗系列功耗- -延迟积很小、性能优越、延迟积很小、性能优越、品种多、价格便宜，实用中多选用之。品种多、价格便宜，实用中多选用之。ALSTTL系列性能更优于系列性能更优于LS
32、TTL，但品种少、价格较高。但品种少、价格较高。EXIT逻辑门电路逻辑门电路EXITCMOS数数字字集集成成电电路路主主要要有有CMOS4000系系列列和和HCMOS系系列列。CMOS4000系系列列工工作作速速度度低低，负负载载能能力力差差，但但功功耗耗极极低低、抗抗干干扰扰能能力力强强，电电源源电电压压范范围围宽宽，因因此此，在在工工作作频频率率不不高高的的情情况况下下应应用用很很多多。CC74HC和和CC74HCT两两个个系系列列的的工工作作频频率率和和负负载载能能力力都都已已达达到到TTL集集成成电电路路CT74LS的的水水平平，但但功功耗耗、抗抗干干扰扰能能力力和和对对电电源源电电压
33、压变变化化的的适适应应性性等等比比CT74LS更更优优越越。因因此此，CMOS电电路路在在数数字字集集成成电电路路中中，特特别别是是大大规规模模集集成成电电路路应应用用更更广广泛泛，已已成成为为数数字字集集成成电路的发展方向。电路的发展方向。EXIT逻辑门电路逻辑门电路EXIT应用集成门电路时，应注意：应用集成门电路时，应注意：TTL电路只能用电路只能用5V( (74系列允许误差系列允许误差5%) )；CMOS4000系系列列可可用用315V；HCMOS系系列列可可用用26V；CTMOS系系列列用用4.55.5V。一一般般情情况况下下，CMOS门门多多用用5V，以便与以便与 TTL电路兼容电路
34、兼容。( (1) )电源电压的正确使用电源电压的正确使用( (2) )输出端的连接输出端的连接 开路门的输出端可并联使用实现线与开路门的输出端可并联使用实现线与，还可用来驱动需，还可用来驱动需要一定功率的负载。要一定功率的负载。三态输出门的输出端也可并联，用来实现总线结构，三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。但三态输出门必须分时使能。使用三态门时，需注使用三态门时，需注意使能端的有效电平。意使能端的有效电平。 普通门普通门( (具有推拉式输出结构具有推拉式输出结构) )的输出端不的输出端不允许直接并联实现线与允许直接并联实现线与。EXIT逻辑门电路逻辑门电路
35、EXIT( (3) )闲置输入端的处理闲置输入端的处理( (4) )信号信号的正确使用的正确使用 TTL电路输入端悬空时相当于输入高电平，电路输入端悬空时相当于输入高电平，CMOS电路多余输入端不允许悬空。电路多余输入端不允许悬空。 CMOS电路多余输电路多余输入端与有用入端与有用输入端的并输入端的并接仅适用于接仅适用于工作频率很工作频率很低的场合。低的场合。数数字字电电路路中中的的信信号号有有高高电电平平和和低低电电平平两两种种取取值值，高高电电平平和和低低电电平平为为某某规规定定范范围围的的电电位位值值，而而非非一一固固定定值值。门门电电路路种种类类不不同同，高高电平和低电平的允许范围也不
36、同。电平和低电平的允许范围也不同。 或门和或非门或门和或非门与门和与非门与门和与非门多余输入端接地或多余输入端接地或与有用输入端并接与有用输入端并接多余输入端接正电源多余输入端接正电源或与有用输入端并接或与有用输入端并接EXIT逻辑门电路逻辑门电路EXITUILUOFFUIHUONUILUSLUIHUSH通通常常以以保保证证有有较较大大的的噪声容限噪声容限噪声容限越大，则电路抗干扰能力越强。噪声容限越大，则电路抗干扰能力越强。UIL UOL 0VUIH UOH VDD UNL UNH VDD/2，噪声容限很大，噪声容限很大，因此电路抗干扰能力很强。因此电路抗干扰能力很强。CMOS传输门既可传输数字信号，传输门既可传输数字信号，也可传输模拟信号。也可传输模拟信号。当当输输入入端端外外接电阻接电阻RI时时RIROFF相当于输入逻辑相当于输入逻辑0RIRON相当于输入逻辑相当于输入逻辑1TTL电电路路CMOS电电路路CMOS门电路由于输入电流为门电路由于输入电流为零零，因此不存在开门电阻和关门电阻。因此不存在开门电阻和关门电阻。
