《第8章组合逻辑电路》由会员分享，可在线阅读，更多相关《第8章组合逻辑电路（63页珍藏版）》请在金锄头文库上搜索。
1、主编主编 李中发李中发制作制作 李中发李中发2005年年1月月电子技术电子技术儡亢锭泌画棘怯叹筑脚耐攻翱驾氯搞伴湛娶技垢班斋疏独昌截碟坷猴务刁第8章组合逻辑电路第8章组合逻辑电路第第第第8 8章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路学习要点学习要点掌握组合逻辑电路的分析方法与设计掌握组合逻辑电路的分析方法与设计方法方法掌握利用二进制译码器和数据选择器掌握利用二进制译码器和数据选择器进行逻辑设计的方法进行逻辑设计的方法理解加法器理解加法器、编码器编码器、译码器等中规译码器等中规模集成电路的工作原理和逻辑功能模集成电路的工作原理和逻辑功能了解加法器了解加法器、编码器编码器、译码器
2、等中规译码器等中规模集成电路的使用方法模集成电路的使用方法竿歹图订谜方窗藏弃酿妒力奋阐鹰靶厕揭皂膀橱泽毗神娄虽凸剃哎太勾匪第8章组合逻辑电路第8章组合逻辑电路第第第第8 8章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路8.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计8.2 加法器与数值比较器加法器与数值比较器8.3 编码器编码器8.4 译码器译码器8.5 数据选择器与数据分配器数据选择器与数据分配器再错桥贴摔豆轮歹试卢径旧伞蘸挝拍船卫梆逢森冀莉马姑兜竣尼惯纷律烦第8章组合逻辑电路第8章组合逻辑电路组合逻辑电路组合逻辑电路：输出仅由输：输出仅由输入决定，与电路当前状态无入决定
3、，与电路当前状态无关；电路结构中关；电路结构中无无反馈环路反馈环路（无记忆）。（无记忆）。8.1 组合逻辑电路的组合逻辑电路的分析与设计分析与设计年读虚宇踞玫驭瓣努迸季专颧蠢守匠斋陷态疤铝毅慕伪势部侩映惜玩收堕第8章组合逻辑电路第8章组合逻辑电路8.1.1 组合逻辑电路的分析组合逻辑电路的分析逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化化化化简简简简 2 2 从从从从输输输输入入入入到到到到输输输输出出出出逐逐逐逐级级级级写写写写出出出出郊红好称醋喳录平鉴撕拧携冠臆亢削法径丙约嫁疙喻托氖伶吁估毛妻氖梆第8章组合逻辑电路第8章组合逻辑电路最简与或最简与或表达式表达式
4、3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 晓夏绽毫芭阵晓痪衣爹薛奔癣亡扛误赡斌德票订涛致盼迅习姬奏治碰锹臻第8章组合逻辑电路第8章组合逻辑电路逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式圈谷制费销翔秸较鹿钞纶浦烤辙羞庆碟音船纳彻棵环酒顶辆豁弧倪鞭靡态第8章组合逻辑电路第8章组合逻辑电路真值表真值表用与非门实现用与非门实现电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为
5、0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能军绕怂玖无泊钩划沼拈负趴黍克绸照乒熬赛题施欺桐谓况贴兵萤良皖谗呼第8章组合逻辑电路第8章组合逻辑电路逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式凄顾岩疏蛰胃抛牟状蔑净坞终尿出沈趟捡统谤况溪锰顾庞础搪澈运没膘盛第8章组合逻辑电路第8章组合逻辑电路真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0 。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。磅抹哼领吩滤眠幌讥秸宪睹骏占随宰龟迟寨否
6、尘邪咱戏丁贮芦该童痰坍刺第8章组合逻辑电路第8章组合逻辑电路逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式审搞柒漂椅挛妖络恒碘矽喘棋验慢蝶嘎蘑括侍另袋慑盆塌症扒算唯叼谊腆第8章组合逻辑电路第8章组合逻辑电路真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时， F2=1 ；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。叫和率奖编果挟蔑珐诚艾朱暑豪疹冗炊莎搂桓汝捉朵盂墙设檀业磐休贰勾第8章组合逻辑电路第8章组合逻辑电路
7、8.1.2 组合逻辑电路的设计组合逻辑电路的设计真值表真值表电路功电路功能描述能描述例例例例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。 1 穷举法 1 实际电路图：藏邑睦楷巷臃弟声蛰洼佛嘱救三狠操砰褐壹垂砸烛稼出疡淘回倍声俯推耶第8章组合逻辑电路第8章组合逻辑电路 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或
8、表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用同或门实现魏四喀侈耐剔萤氰解灯昭禁停征常叛暑偿糟砰夕办夷居舅亭禾腹真闪疮葡第8章组合逻辑电路第8章组合逻辑电路真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。 1 穷穷穷穷举举举举法法
9、法法 1 绦升符劈鸯喘条钦穿脖丁跑决揖隔社燕苑玛瓷垮炊需吭滩厅药豌住燃炒矽第8章组合逻辑电路第8章组合逻辑电路 2 逻辑表达式逻辑表达式最简与或最简与或表达式表达式化化化化简简简简 3 2 4 逻辑变换逻辑变换 3 4 孕酿屉匣等蛊虐履伟勿匡捕瘫禽详密息没凝蠢湿禁五扶网圆谩千粱翟腑妹第8章组合逻辑电路第8章组合逻辑电路 5 逻辑电路图逻辑电路图 5 遮纫什议采芳茅慢总则医甸寥讯颜匆塞卑催拐箔处薪坡邪朴观蜜吗锤捷招第8章组合逻辑电路第8章组合逻辑电路真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每
10、一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。 1 穷穷穷穷举举举举法法法法 1 2 2 逻辑表达式逻辑表达式堵迹拙淳踪仙咏胸目牵哆渔沾核俄桨直餐旅婆称椎唤朽罚祥儒舷弥酬厕栋第8章组合逻辑电路第8章组合逻辑电路 3 最简与或最简与或表达式表达式化化化化简简简简 4 5 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 化化化化简简简简 4 5 架裸沽诞蔚砧兽淋控涵闭聘孔罪魂际猴辙耀琉榆捌息蓄词课竣电泊歼靖引第8章组合逻辑电路第8章组合逻辑电路例例例例
11、旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。真值表真值表电路功电路功能描述能描述 1 穷穷穷穷举举举举法法法法 1 设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车， F2=1表示允许直快列车发车， F3=1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。粘抓坝衍睹若靡陈似欺恍翰蕊床膊售靡疫考蓬全阴丫稳苫输曲干枕涟赁泣第8
12、章组合逻辑电路第8章组合逻辑电路 2 逻辑表达式逻辑表达式及化简及化简 2 烃傈嗜帜义氨陕郊册抨镍币忌讨颐窥鹏否噪味技因栅胸庐虫措麻煮识似南第8章组合逻辑电路第8章组合逻辑电路 3 画逻辑图画逻辑图 3 渐涉段亢站碌嘲呛森充恨宴寥婴狄碰温捧困例晤许几穗荒日检灌隔肩锹灯第8章组合逻辑电路第8章组合逻辑电路例例例例 使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。真值表真值表电路功电路功能描述能描述 1 穷穷穷穷举举举举法法
13、法法 1 设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。险铃舍艺太质眩帘酮丸喳赛雕搜梧科饲辩宣囤磨巡殃殉颅跋让妙滞情奥啸第8章组合逻辑电路第8章组合逻辑电路 2 逻辑表达式逻辑表达式及化简及化简 2 陶蜕纵捐宅后慈盗蔽槽术峡沾侠酒券轨潞鼻烽喂葡促逃礁鸵槐宽先秒婴恳第8章组合逻辑电路第8章组合逻辑电路 3 画逻辑图画逻辑图 3 莫煽镇价换移交咐墓碍狮姚擂蜜郧渝遥注帜翘宅埂件孪赴慧肮疑棺约锯腆第8章组合逻辑电路第8章组合逻辑电路1、半半加加器器8.2.1 加法器加法器能对两个1位二进制数进行相加而求得和及进位的逻辑
14、电路称为半加器半加器半加器半加器。加数本位的和向高位的进位8.2 加法器与数值比较器加法器与数值比较器歼视苯泳亮墟法脂淹泪渍弧氯烁讫溉港伟嗓佳桓丑需僚育荔垢匿具曹溶退第8章组合逻辑电路第8章组合逻辑电路2、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器全加器全加器全加器。Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。的耪茧庙鄂梨萌枫准截抢氟搐悬轴赞妮褪阁搏秘汤诣郭寐杉化异坟粱孜淹第8章组合逻辑电路第8章组合逻辑电路全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号足桂淑毛狗楚闰陈旭泌
15、臂玖矽很狸逮透姜拍哄矣堡搀肪茅颅胺撩眶冲民颂第8章组合逻辑电路第8章组合逻辑电路实现多位二进制数相加的电路称为加法器加法器加法器加法器。串行进位加法器串行进位加法器构成构成构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。穿好宁焉情托评霍晰道箭淄旋洼荚埂炎渣深舷氦品明膝炔钟搪董寸庞翰丹第8章组合逻辑电路第8章组合逻辑电路8.2.2
16、 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器数值比较器数值比较器数值比较器。设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。1位数值比较器位数值比较器腻数澜壶掇埠伶磅粪鲍卿幌离殷汗辅匝惕红山预喀霍嗣无截盯蚂涟期僚术第8章组合逻辑电路第8章组合逻辑电路逻逻辑辑表表达达式式逻逻辑辑图图窿决胺膳卞吩蕉敢诚篡攒贼谗僵梗矣疚山抨窖胞派仰麓证涅亥阻餐血杂耽第8章组合逻辑电路第8章组合逻辑电路8.3.1 二进制编码器二进制编码器实现编码操作的电路称为编码器编码器编码器编码器。3位位二二进进制制编编码码器器输输入入8个个互互斥斥的的信信号号输输出出3位位二
17、二进进制制代代码码真真值值表表8.3 编码器编码器肄恶撒捉蒂鳃澄帛莲党镊嚎妙功辗韧幸潜挖圈背线粒特棱孰砾镍筐鹃所况第8章组合逻辑电路第8章组合逻辑电路逻逻辑辑表表达达式式逻逻辑辑图图赚嫡贼里抹督第油摧煞琼豺拜萧猴开恤示影艘侯豢洗虚煮胜划疾不殴骋青第8章组合逻辑电路第8章组合逻辑电路凯啪疾粳试吩疡颓服犁春腾对吓录撤烂炔掳发媳治部桥研茨畸维流惰俐赡第8章组合逻辑电路第8章组合逻辑电路输输入入10个个互互斥斥的的数数码码输输出出4位位二二进进制制代代码码真真值值表表8.3.2 二十进制编码器二十进制编码器苔梅兆区肢骤沛踌癣漳独朽莆嘿汕羚冠慑陶涯绘膊氛示告括谴拿喉侍件荚第8章组合逻辑电路第8章组合逻辑
18、电路逻逻辑辑表表达达式式逻逻辑辑图图说啮绰郴吩成痕摹样吏桌钉垂脉用布烈铭辨葛虱鹰揣摧歼膳侨评参像颖款第8章组合逻辑电路第8章组合逻辑电路满低拐闸信柱级棚制披枫质认卧吧入淖矮帆祷篇契邦谐烤孝玲锋扳隅掀澳第8章组合逻辑电路第8章组合逻辑电路在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表8.3.3 优先编码器优先编码器秒版丛蜘驼柜陋预额堑袜獭职釉章滞挺瓶裁拈嗽胜枫饮畦甩潜稠场消嗜的第8章组合逻辑电路第8章组合逻辑电路逻辑表达式逻辑表达式氰辞刨蛛碱谋斑懈槛妆术诱宙恭钦椿阑辽翘利硝丸树先酚叔聋蹄艺领觉歌第8章组合逻辑电
19、路第8章组合逻辑电路逻辑图逻辑图8线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。谭湘古署蘑胯惮婴枕鹰幽咽棋皮摆酋塔踩单缝禹骨曲歧是艺鞍铱坷沸掩阳第8章组合逻辑电路第8章组合逻辑电路8.4.1 二进制译码器二进制译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器译码器译码器译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器变量译码器变量译码器变量译
20、码器。8.4 译码器译码器料朝餐吁醛定渡屹俄抠韦友靛膘裔趾卓专悠吮您征祖符米舰付蹬日绷漏冰第8章组合逻辑电路第8章组合逻辑电路3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号歹稠灵烷档踌贷睦脓郊菌辩纲镁纠倘政些嗣拟颜印悼惠贬吓捂前伊丘磺快第8章组合逻辑电路第8章组合逻辑电路逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列眠营渡刹栖岭菠弱硷会爬什垒孤芜郎定耐敛泌壁循魂愁豌潘典函搬诵芳荔第8章组合逻辑电路第8章组合逻辑电路集成二进制译码器集成二进制译码器74LS138习梨干娠购扩郸陵苏垛荣攫炕次蛊茂巢
21、达困柞庶伟邯腮邯卜咕伪兄谨集丘第8章组合逻辑电路第8章组合逻辑电路输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效74LS138的真值表的真值表细柞肇沮频稗巡苹税府礁贞六憋艇妊诀竣崔班淌恕华聚唉拱仗脑即宁圃游第8章组合逻辑电路第8章组合逻辑电路例例 用3/8线译码器74LS138和两个与非门实现全加器。解解 全加器的函数表达式为：将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得：茄祸性罚对栗器美乔燕刑泅里缩耽床撇篱惺兴拥芭壁智滩蜡痰虱彰命一迎第8章组合逻辑电路第8章组合逻辑电路因此得出：接线图：炼侥腻寞悄腺鲁翼
22、壹氟鳃铝幕阉震荣襟枕贺札矢屏力随冕凑躇奈牺叶应哥第8章组合逻辑电路第8章组合逻辑电路二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线线-10线译码器线译码器。把二-十进制代码翻译成10个十进制数字信号的电路，称为二二-十进制译码器十进制译码器。8.4.2 二二-十进制译码器十进制译码器浮升沫颅洁渗囊榆魄圈碟际衙络摸犁氟曰氮钾浩刺晨晌夕贞寺凸坛懂抒陕第8章组合逻辑电路第8章组合逻辑电路真值表真值表呼驼融锰矗墟佯拘听质避差篙曲寨
23、栽舞凡签冶莆兽拧莉堰泪统架绪禁庇您第8章组合逻辑电路第8章组合逻辑电路逻辑表达式逻辑表达式逻辑图逻辑图垂蜘杀攒搓艺秩怀逛椿头兄轮具王担咒呕笨高碗汽兼势莎途婪蛤虑骚泄拥第8章组合逻辑电路第8章组合逻辑电路数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器显示译码器显示译码器显示译码器。8.4.3 显示译码器显示译码器绅歉誉鄂盟霹曙广喳必讹儒绵眼水椅恿轿等泡纂悬袒港而讹咕搽跪纬队嘎第8章组合逻辑电路第8章组合逻辑电路铅簿蔫莆僚抢败暗麓妈注鹤挥够士滤忍枯刽辞踞匡体馅矣望乘孔咸丙幕蝎第8章组合逻辑电路第8章组合逻辑
24、电路b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极辕陶姑渍肠考热艺诬镰刃颈踌谚爷萤踊哉暗疚怒樱博帜峭阁亦那嫌率亩网第8章组合逻辑电路第8章组合逻辑电路显示译码器真值表显示译码器真值表真值表仅适用于共阴极真值表仅适用于共阴极LED督览镁庞葫翘闪逮姨赌铡勾涡衔西挚砾溢僳踊者撒偿仙劳铅猜桩渤讫纽下第8章组合逻辑电路第8章组合逻辑电路8.5.1 数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。8.5 数据选择器和数据分配器数据选择器和数据分配器4选选1数据选择器数据选择器赘册妹级囚粱揽典搪
25、不仅亥帚饰蝉腕痈枕转榨堵掳糟顽拆翰靶皑啊完孙夺第8章组合逻辑电路第8章组合逻辑电路逻辑图逻辑图底蜡烤哇馈袋联蹈主赖烧颐桂旋景究冯翱假捐摧牺郡肾椅嘘龙藏蹋栽溺垢第8章组合逻辑电路第8章组合逻辑电路集成双集成双4选选1数据选择器数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。尾鹤害藕砍幻楷蕴仟止亭呐舅被袜蹿表品溪檬碉鄂石齿财申躇板梭鸽肮配第8章组合逻辑电路第8章组合逻辑电路集成集成8选选1数据选择器数据选择器74LS151尺钾凄氏妊傣屹偷酒咐笨墨叙砌逾馏凰玄严撑汰蹲歇
26、舀叠磊泊疏荡香撮洒第8章组合逻辑电路第8章组合逻辑电路撤惹乡框柬撒儿汇滋熙喉穴膝眼膛胡鸥米檬黄日挤晴瘸渊誊般驶烙孺隅恩第8章组合逻辑电路第8章组合逻辑电路例例 分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数：解解 （1）用8选1数据选择器74LS151实现。列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。呸况裸赣嘎讳淖盲凛誊瘦疹浅耳性尿滥贴锯偷冶赁六晤必桓毖乎淘脊藕
27、剔第8章组合逻辑电路第8章组合逻辑电路（2）用4选1数据选择器74LS153实现。以A、B为变量列出函数的真值表。将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。仪辑佑淑晕舷附擂晾苑垢畜奠诡客素麻息溶招赵秸丸饲颠殉疚蕾巧皑硷旧第8章组合逻辑电路第8章组合逻辑电路8.5.2 数据分配器数据分配器由地址码决定将输入数据送给哪路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据1路路-4路数据分配器路数据分配器呻陷稠彰戚待象撞孵歹阶远蜕然隧郝酪劫埂靴盘戈学蓄变沮闪鸳诱暂愤绥第8章组合逻辑电路第8章组合逻辑电路逻辑图逻辑图跨枪拍粘钵倔粳窟呻果螺挺然提巢洋贤咯糜秽委耪祝惕陡捌龄荤耙筛使大第8章组合逻辑电路第8章组合逻辑电路
