《最新微机原理5章PPT课件》由会员分享，可在线阅读，更多相关《最新微机原理5章PPT课件（95页珍藏版）》请在金锄头文库上搜索。
1、微机原理微机原理5章章l微型计算机的存储结构微型计算机的存储结构寄存器寄存器位于位于CPU中中主存主存由半导体存储器由半导体存储器(ROM/RAM)构成构成外部存储器外部存储器指磁盘、磁带、磁指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、鼓、光盘等大容量存储器，采用磁、光原理工作光原理工作高速缓存高速缓存(CACHE)由静态由静态RAM芯片构成芯片构成l计算机工作时，一般由计算机工作时，一般由ROM（BIOS)中的引导程序启动系统，再从外存中中的引导程序启动系统，再从外存中读取系统程序和应用程序，送到读取系统程序和应用程序，送到RAM中，程序运行的中间结果放在中，程序运行的中间结果放在RAM
2、中中（RAM不够时也放在外存中），程序不够时也放在外存中），程序结束时将最后结果放入外部存储器。结束时将最后结果放入外部存储器。CPU（寄存器）（寄存器）CACHE（高速缓存）（高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）5.1存储器概述存储器概述5.2.1静态随机存取存储器静态随机存取存储器SRAM一、静态一、静态RAM的构成的构成APAKA0AP-1地地址址译译码器码器存储矩阵存储矩阵控制电路控制电路I/O缓缓冲冲D0DNR/WCS地址地址译码器译码器存储器芯片内部结构框图存储器芯片内部结构框图（一）（一）存储矩阵存储矩阵用来存储信息，由若干个存储单元组成。用来存储信息，由若
3、干个存储单元组成。l每个存储单元每个存储单元 具有一个唯一的地址具有一个唯一的地址 可存储可存储1位（位片结构）位（位片结构）或或多位（字片结构）多位（字片结构）二进二进制数据制数据l芯片存储体的存储容量芯片存储体的存储容量 存储单元数存储单元数存储单元的位数存储单元的位数 2MN（BIT） 存储容量与地址、数据线根数有关：存储容量与地址、数据线根数有关： M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 封装引线数减少，芯片成品合格率就会提高封装引线数减少，芯片成品合格率就会提高有关存储容量的概念有关存储容量的概念：基本存储电路基本存储电路（1位信息）位信息）存
4、储单元存储单元（1位位、4位、位、8位、位、16位）位）具有唯一的地址具有唯一的地址一个芯片的存储体一个芯片的存储体多个存储单元多个存储单元一台计算机的内存一台计算机的内存若干个存储芯片若干个存储芯片例：例：INTEL2114为为1K4位位的静态的静态RAM例： 2MB位片结构位片结构字片结构字片结构（二）地址选择电路（二）地址选择电路地址选择电路包括地址码缓冲器，地址译码器等。地址选择电路包括地址码缓冲器，地址译码器等。 地址译码器用来对地址码译码。地址译码器用来对地址码译码。l地址译码方式有两种：地址译码方式有两种： 1. 1.单（线性）译码方式单（线性）译码方式 它的全部地址只用一个电路
5、译码，译码输出的选择线直它的全部地址只用一个电路译码，译码输出的选择线直接选中对应地址码的存储单元。接选中对应地址码的存储单元。 2. 2. 双（复合）译码方式双（复合）译码方式 行译码行译码: : 其输出线称行选择线其输出线称行选择线, ,它选中存储矩阵中一行的它选中存储矩阵中一行的 所有存储单元所有存储单元. . 列译码列译码 : : 其输出线称列选择线，它选中一列的所有单元。其输出线称列选择线，它选中一列的所有单元。 只有只有X X向和向和Y Y向的选择线同时选中的那一位存储单元向的选择线同时选中的那一位存储单元, ,才能才能 进行读或写操作。进行读或写操作。译译码码器器A5A4A3A2
6、A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码单译码双译码双译码l单译码结构单译码结构l双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计减少选择线的数目减少选择线的数目时主要采用的译码结构时主要采用的译码结构26223（三）控制电路与读（三）控制电路与读/写电路写电路CPU对存储器的控制信号有读信号（）、对存储器的控制信号有读信号（）、写信号（）和片选信号（）等。写信号（）和片选信号（）等。CPU送出的高位地址经译码后，送到送出的高位地址经译码后，送到片选信号片选信号端，使其有效，则存储器芯片被选中
7、，允许与外界端，使其有效，则存储器芯片被选中，允许与外界交换信息。当读写控制信号交换信息。当读写控制信号RD,WR送到芯片的送到芯片的R/W端时，存储器的数据经三态数据缓冲器的端时，存储器的数据经三态数据缓冲器的D0D7端端输入输入/输出。输出。读读/写写电电路路包括读包括读/写放大器、双向三态缓冲器写放大器、双向三态缓冲器等。等。它是数据信息输入和输出的通道它是数据信息输入和输出的通道。SRAM结构框图：结构框图：存储矩阵存储矩阵可选用位结构矩阵或字结构矩阵可选用位结构矩阵或字结构矩阵地址译码器地址译码器采用双译码采用双译码控制逻辑和三态数据缓冲器控制逻辑和三态数据缓冲器 通过读通过读/写端
8、和写端和CS片选端控制由片选端控制由I/O电路对存储电路对存储器单元输入器单元输入/输出信号。输出信号。二、静态二、静态RAM(SRAM)的基本存储电路的基本存储电路基本存储电路用于存储一位二进制信息：基本存储电路用于存储一位二进制信息：“0”或或“1”。l构成器件：构成器件：双极型双极型快速稳定，集成度低，工艺复杂。快速稳定，集成度低，工艺复杂。MOSMOS速度较双极型低，比速度较双极型低，比DramDram快。快。l特点：存取周期快（双极型特点：存取周期快（双极型10nS,MOS10nS,MOS几十几十- -几百几百nSnS），不需），不需刷新，外电路简单，基本单元晶刷新，外电路简单，基本
9、单元晶体管数目较多，适于小容体管数目较多，适于小容量。量。l六管静态存储电路六管静态存储电路，由，由RS触发器存储信息。触发器存储信息。 T1T2双稳态触发器双稳态触发器T3T4负载管负载管T5T6控制管控制管特点：非破坏性读出，双稳态保持稳态不用刷新。特点：非破坏性读出，双稳态保持稳态不用刷新。T81、双稳态触发器：、双稳态触发器：T1、T2是工作管是工作管T3、T4是负载管是负载管两个稳定状态：两个稳定状态：A=1，B=0“1”A=0，B=1“0”2、开关管：、开关管：T5、T6、 T7、T8加高电平，导通，开加高电平，导通，开低电平，截止，关低电平，截止，关3、作为存储单元作为存储单元单
10、元被选中单元被选中两种操作两种操作写写：1或或0读读：里边的信息出现在数据线上。：里边的信息出现在数据线上。单元不被选中单元不被选中：存贮信息：存贮信息一旦掉电，再上电，状态不一定。一旦掉电，再上电，状态不一定。T6VccT2T4T3T5T7T1 行选线行选线X列选线列选线YABD位位线线D位位线线六管静态存储电路六管静态存储电路I/OI/O三、三、静态静态RAM芯片例子芯片例子lSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：每个存储单元存放多位（每个存储单元存放多位（4、8位）位）一般为小容量，快速存储芯片一般为小容量，快速存储芯片l典型典型SRAM芯片：芯片：21141K4位
11、位61162K8位位62648K8位位6212816K8位位6225632K8位位SRAM芯片芯片62646264采用采用CMOS工艺制作，单工艺制作，单一一5V电源，额定功耗电源，额定功耗200mW，典型存取时间为典型存取时间为200ns，双列直，双列直插式封装。插式封装。l存储容量为存储容量为 8K8bit，字结，字结构构l13 根地址线根地址线 A12A08 根数据线根数据线 IO7IO02 根片选根片选 CE1、CE2读写读写 WE、OENC表示空端，该引脚未被使用表示空端，该引脚未被使用6264引脚排列图 6264工作方式工作方式6264D0D7CEOEWEVccGND6264逻辑关
12、系图A0A13四、静态四、静态RAM的读的读/写过程写过程静态静态RAM的结构组成原理图如图所示：的结构组成原理图如图所示：4K*1位位1）.读出过程读出过程（1）地址码加到）地址码加到RAM芯片的地址输芯片的地址输入端，经入端，经X与与Y地址译码器译码，产生行选与列选地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在经一定时间，出现在IO电路的输入端。电路的输入端。电路对读出的信号进行放大、整形，送至输出缓电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，冲寄存器。缓冲寄存
13、器一般具有三态控制功能，没有开门信号，所存数据还不能送到没有开门信号，所存数据还不能送到DB上。上。（2）在送上地址码的同时，还要送上读）在送上地址码的同时，还要送上读/写控制信写控制信号（号（R/W或或RD、WR）和片选信号（）和片选信号（CS）。读出）。读出时，使时，使R/W，CS，这时，输出缓冲寄存，这时，输出缓冲寄存器的三态门将被打开，所存信息送至器的三态门将被打开，所存信息送至DB上。于是，上。于是，存储单元中的信息被读出。存储单元中的信息被读出。2）.写入过程写入过程（）地址码加在（）地址码加在RAM芯片的地址输入端，选中相芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。
14、应的存储单元，使其可以进行写操作。（）将要写入的数据放在（）将要写入的数据放在DB上。上。（）加上片选信号（）加上片选信号CS及写入信号及写入信号R/W。这两个有效控制信号打开三态门使这两个有效控制信号打开三态门使DB上的数据进上的数据进入输入电路，送到存储单元的位线上，从而写入入输入电路，送到存储单元的位线上，从而写入该存储单元。该存储单元。5.2.2DRAM的存储电路的存储电路动态动态RAM芯片是以芯片是以MOS管栅极电容是否充有管栅极电容是否充有电荷来存储信息的。电荷来存储信息的。其基本单元电路一般由四管、三管和单管组其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用成，以三
15、管和单管较为常用。由于它所需要的管子较少，故可以扩大每片由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态机系统中，大多数采用动态RAM芯片。芯片。 DRAM芯片一般采用芯片一般采用“位结构位结构”存储矩阵，容量存储矩阵，容量大，集成度高，但速度比大，集成度高，但速度比SRAM慢。慢。DT1Cs字选线字选线l信息存储在电容信息存储在电容Cs内。内。lT1为开关管。为开关管。字选线为字选线为1，T1导通，导通，信息由信息由D线入线入/出出CS。l缺点缺点:漏电和破坏性读出漏电和破坏性读出,需要需要恢复
16、恢复。l改进：加刷新放大器，改进：加刷新放大器，重写与重写与定时刷新，定时刷新，速度几百次速度几百次/秒。秒。l改进后动态改进后动态RAM特点：特点：读写操作读写操作地址两次打入地址两次打入先输先输RAS，后，后CAS。（为了减少。（为了减少引脚的封装数）引脚的封装数）刷新刷新操作只输入操作只输入RAS（整行同（整行同时涮新）时涮新）刷新周期不能进行读写操作刷新周期不能进行读写操作列选线列选线数据线数据线T2单管基本单管基本存储单元存储单元CD单管单管动态动态基本存储电路基本存储电路一、单管存储电路一、单管存储电路二、二、 DRAM DRAM的刷新的刷新l电容电容C C上高电平保持时间：约上高
17、电平保持时间：约2mS2mS 刷新时间间隔：刷新时间间隔：2mS2mSlDRAMDRAM内刷新：矩阵内一行行地进行，刷新一行的时间为刷内刷新：矩阵内一行行地进行，刷新一行的时间为刷新周期。把信息读出来，再写进去。新周期。把信息读出来，再写进去。l刷新控制：由读写控制电路系统地完成刷新控制：由读写控制电路系统地完成DRAMDRAM刷新刷新 注：读写过程也有刷新功能，但是随机的，不保证所有注：读写过程也有刷新功能，但是随机的，不保证所有RAMRAM单元都单元都 能经读写刷新能经读写刷新。l刷新控制器刷新控制器( (图图5-7)5-7)；协调完成前述；协调完成前述DRAMDRAM特点中三项。特点中三
18、项。 构成：构成： 地址多路器地址多路器 刷新地址计数器刷新地址计数器 刷新定时器刷新定时器 仲裁电路仲裁电路 定时发生器定时发生器 刷新定时器定时发出刷新请求刷新定时器定时发出刷新请求 CPUCPU发出读发出读/ /写申请写申请 定时发生器按刷新或读写要求提供定时发生器按刷新或读写要求提供RASRAS、CASCAS和和 WE WE给给DRAMDRAM芯片。芯片。 地址多路器地址多路器 CPU CPU地址转换为行地地址转换为行地址，列地址分两次送入址，列地址分两次送入DRAMDRAM芯片，实现两次打芯片，实现两次打入。先入。先RASRAS，后，后CASCAS 刷新地址计数器产刷新地址计数器产生
19、行扫地址，由生行扫地址，由RASRAS打打入，无列扫地址。入，无列扫地址。 仲裁电路对优先权仲裁。注意仲裁电路对优先权仲裁。注意在刷新周期不接受在刷新周期不接受CPUCPU的申请。的申请。三、三、DRAM芯片举例芯片举例lDRAM的基本存储单元是单个场效应管及其极间的基本存储单元是单个场效应管及其极间电容电容l每个基本存储单元存储每个基本存储单元存储1位二进制数位二进制数许多个基本存储单元形成行、列存储矩阵许多个基本存储单元形成行、列存储矩阵l必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新每次同时对每次同时对1行的存储单元进行刷新行的存储单元进行刷新1、DRAM芯片芯片2
20、164l存储容量为存储容量为 64K1位位 l16个个引脚：引脚：8 根地址线根地址线A7A01 根数据输入线根数据输入线DIN1 根数据输出线根数据输出线DOUT行地址选通行地址选通 RAS列地址选通列地址选通 CAS读写控制读写控制 WEN/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A712345678161514131211109l2164A的片内有的片内有64K（65536）个内存单元，）个内存单元，有有64K个存储地址，每个存储单元存储一位数据，个存储地址，每个存储单元存储一位数据，片内要寻址片内要寻址64K个单元，需要个单元，需要16条地址线，条地址线
21、，l为了减少封装引脚，地址线分为两部分为了减少封装引脚，地址线分为两部分行地址和列行地址和列地址，地址，A0A7为芯片行地址，为芯片行地址，A8A15为列地址，为列地址，l芯片的地址引脚只有芯片的地址引脚只有8条。条。l数据线是输入和输出分开的，由数据线是输入和输出分开的，由WE信号控制读写。信号控制读写。l无专门的片选信号。无专门的片选信号。存储器与存储器与CPU连接应注意的问题连接应注意的问题1. CPU1. CPU总线的负载能力。总线的负载能力。CPUCPU外部总线的负载能力可带外部总线的负载能力可带一个标准一个标准TTLTTL负载，连接的存储器芯片较多时，应增负载，连接的存储器芯片较多
22、时，应增加总线驱动能力，常用缓冲器或总线驱动器。加总线驱动能力，常用缓冲器或总线驱动器。2. 2. 各种信号的配合与连接。各种信号的配合与连接。数据线数据线: :存储器芯片的数据入、出线分开的芯片需加存储器芯片的数据入、出线分开的芯片需加三态门三态门, ,才和才和DBDB连接连接. .地址线地址线: :对动态对动态RAMRAM，在，在CPUCPU和存储器之间加多路开关，和存储器之间加多路开关，将地址的行列（高位与低位）分别送存储器。将地址的行列（高位与低位）分别送存储器。控制线：需注意电平的配合。控制线：需注意电平的配合。3.CPU3.CPU的时序与存储器速度配合。的时序与存储器速度配合。4.
23、 4. 存储器的地址分配及片选信号的产生。存储器的地址分配及片选信号的产生。二、二、IBMPC/XT中的存储器系统中的存储器系统构成系统的内存时，存储器类型选择方法：构成系统的内存时，存储器类型选择方法：uSRAM SRAM 小容量的缓存小容量的缓存uDRAM DRAM 大容量的存储器（程序，数据）大容量的存储器（程序，数据）uEPROM EPROM 程序存储器（系统程序）程序存储器（系统程序）uEEPROM EEPROM 数据、参数等掉电保护的数据存储器数据、参数等掉电保护的数据存储器第第5 5章教学要求章教学要求1.掌握半导体存储器的分类，了解应用特点；掌握半导体存储器的分类，了解应用特点
24、；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.理解理解SRAM读写原理、读写原理、DRAM读写和刷新原理、读写和刷新原理、EPROM和和EEPROM工作方式工作方式4.了解典型芯片的引脚功能；了解典型芯片的引脚功能；5.掌握存储芯片与掌握存储芯片与CPU连接的方法，特别是片选端连接的方法，特别是片选端的处理；的处理；6.了解存储芯片与了解存储芯片与CPU连接的总线驱动和时序配合连接的总线驱动和时序配合问题。问题。芯片的内部结构芯片的内部结构 T5T4T3T2T1VDD读出再生读出再生放大电路放大电路列列128列列2DINDOUT列列1行行128行行66行行65行行64行行2
25、行行1I/O缓冲缓冲单管基本单管基本存储单元存储单元读出再生读出再生放大电路放大电路2164的读写的读写l存储体由存储体由4个个128 128的存储矩阵组成。的存储矩阵组成。lRA0RA67条行地址产生条行地址产生128个行选信号，个行选信号，CA0CA67条列地址条列地址产生产生128个列选信号，同时加到个列选信号，同时加到4个存储矩阵上，选中个存储矩阵上，选中4个单元，个单元，最后经最后经1:4I/O门电路（由门电路（由RA7和和CA7控制）选中控制）选中1个单元进行读个单元进行读或写。或写。lWE为高，读，为高，读，WE为低，写。为低，写。2164的刷新的刷新l采用采用“仅行地址有效仅行
26、地址有效”方法方法刷新刷新行地址选通行地址选通RAS有效，传送行地址，在有效，传送行地址，在4个存个存储矩阵中都选中储矩阵中都选中1行，每次同时刷新行，每次同时刷新512个单元。个单元。列地址选通列地址选通CAS无效，没有列地址无效，没有列地址没有数据从芯片中输出（即没有数据从芯片中输出（即Dout为高阻），也为高阻），也没有数据输入芯片没有数据输入芯片SRAM与与DRAM比较比较SRAM的特点：的特点：l用双稳态触发器存储信息。用双稳态触发器存储信息。l速度快（速度快（5ns5ns），），不需刷新，外围电路比较简单，但集成度不需刷新，外围电路比较简单，但集成度低（存储容量小，约低（存储容量小
27、，约1Mbit/1Mbit/片），功耗大。片），功耗大。l在在PCPC机中，机中，SRAMSRAM被广泛地用作高速缓冲存储器被广泛地用作高速缓冲存储器CacheCache。l采用字片结构。采用字片结构。DRAM的特点特点：的特点特点：lDRAMDRAM的集成度高（存储容量大，可达的集成度高（存储容量大，可达1Gbit/1Gbit/片以上），功耗片以上），功耗低，但速度慢（低，但速度慢（10ns10ns左右）。需要刷新，相应外围电路就较左右）。需要刷新，相应外围电路就较为复杂。为复杂。lDRAMDRAM在微机中应用非常广泛，如微机中的内存条（主存）、在微机中应用非常广泛，如微机中的内存条（主存）
28、、显卡上的显示存储器几乎都是用显卡上的显示存储器几乎都是用DRAMDRAM制造的。制造的。l采用位片结构。采用位片结构。5.2.3存储器的工作时序存储器的工作时序l微机系统中存储器的工作时序和微机系统中存储器的工作时序和CPU的读的读/写时序写时序密切配合。密切配合。l重要参数：存储器的重要参数：存储器的存取时间存取时间读周期中为读周期中为读取时间读取时间。写周期中为写周期中为写入时间写入时间。存储器接到稳定的地址输入到读存储器接到稳定的地址输入到读/写操作所需时间。写操作所需时间。l用存储器读写周期的时序图来说明存储器的用存储器读写周期的时序图来说明存储器的最快最快工作时间工作时间。实际系统
29、中，整体考虑时。实际系统中，整体考虑时，周期要长，周期要长，即要慢的多。即要慢的多。lSRAM对读周期的时序要求：对读周期的时序要求：读的最终目的是要让选中单元的数据稳定的出现在系读的最终目的是要让选中单元的数据稳定的出现在系统的数据总线上，然后被输入统的数据总线上，然后被输入CPU。tRC读周期读周期tA读取时间读取时间tCO片选到稳定输出片选到稳定输出tCX片选到输出有效片选到输出有效ABCD数据输出数据输出tARCS地址地址tAR读恢复时间读恢复时间数据稳定出现在数据数据稳定出现在数据总线上总线上存储器的读周期存储器的读周期l存储器对读周期的时序要求：存储器对读周期的时序要求：见教材见教
30、材P-212l在存储器和在存储器和CPU连接时，如下时间配合：连接时，如下时间配合：存储器和存储器和CPU同步：同步：从地址有效到从地址有效到CPU要求的数据稳定时间间隔必须大于要求的数据稳定时间间隔必须大于tA。从片选有效到从片选有效到CPU要求的数据稳定时间间隔必须大于要求的数据稳定时间间隔必须大于tCO。存储器慢：存储器慢：否则，外部电路必须产生否则，外部电路必须产生WAIT信号，迫使信号，迫使CPU插入等待周期插入等待周期TW来配合存储器的时间要求。来配合存储器的时间要求。5.2.4、高速缓冲存储器（、高速缓冲存储器（ Cache）用用CacheCache来解决来解决CPUCPU与内存
31、之间的速度差与内存之间的速度差。CacheCache工作原理：程序访问在时空上的局部性。工作原理：程序访问在时空上的局部性。CacheCache设设计计思思想想：对对典典型型程程序序运运行行情情况况分分析析表表明明，程程序序产产生生的的地地址址往往往往集集中中在在存存储储器器逻逻辑辑地地址址空空间间的的很很小小范范围围内内，即即总总对对某某一一部部分分地地址址进进行行频频繁繁的的访访问问，而而其其它它地地址址则则用用得得很很少少。据据此此，可可在在主主存存和和CPUCPU之之间间设设置置一一个个高高速速、容容量量较较小小的的SRAMSRAM作作为为Cache Cache ，把把主主存存中中经经
32、常常被被CPUCPU访访问问的的那那一一部部分分内内容容复复制制到到CacheCache中中，使使CPUCPU在在一一段段时时间间内内对对CacheCache快快速速读读取取数数据据。主主存存可可采采用用价价低低的的DRAMDRAM构构成成，容容量量大大但但速度慢。这样既降低了成本，又提高了速度。速度慢。这样既降低了成本，又提高了速度。Cpu-Cache-Dram-外存外存多层次存储器结构图多层次存储器结构图Cache的的命命中中和和命命中中率率：CPU访访存存的的内内容容正正好好在在Cache中就称为命中。命中的几率即命中率。中就称为命中。命中的几率即命中率。主主存存和和Cache比比例例与
33、与命命中中率率关关系系：一一般般主主存存和和Cache比比例为例为1M：4K时命中率为时命中率为90%。主存（MB）8163264128Cache( KB )3264128256512 主存与主存与Cache地址映象的地址映象的3种基本结构：种基本结构：全相联全相联Cache直接映象直接映象Cache组相联组相联Cache Cache的数据更新方式：的数据更新方式：通写式通写式回写式回写式5.3只读存储器只读存储器ROMl可以看作是一个单向导通可以看作是一个单向导通的开关电路。的开关电路。l当字线上加有选中信号时，当字线上加有选中信号时，如是断开的，位线如是断开的，位线上将输出；上将输出；如果
34、是接通的，则如果是接通的，则位线经接地，位线经接地，将输出信息将输出信息0 0。一、只读存储器存储信息的原理和组成一、只读存储器存储信息的原理和组成不可编程掩模不可编程掩模ROM一次性可写一次性可写PROM可读写可读写ROM分分 类类EPROM（紫外线擦除）（紫外线擦除）EEPROM（电擦除）（电擦除）二、只读存储器的分类二、只读存储器的分类（一）不可编程掩模式（一）不可编程掩模式MOS只读存储器只读存储器l不可编程掩模式不可编程掩模式MOSROM又称为固定存储器，又称为固定存储器，其内部存储矩阵的结构如其内部存储矩阵的结构如图图所示。它是由厂家根所示。它是由厂家根据用户事先编好的机器码程序，
35、把据用户事先编好的机器码程序，把0、1信息存储信息存储在掩模图形中而制成的在掩模图形中而制成的ROM芯片。芯片制成以后，芯片。芯片制成以后，存储矩阵中所存储的信息存储矩阵中所存储的信息0或或1不能再改变，而只不能再改变，而只能读出。如果要修改其内容，只有重新制作。因能读出。如果要修改其内容，只有重新制作。因此，它只适用于大批量生产，不适用于科学研究。此，它只适用于大批量生产，不适用于科学研究。位线位线地地址址译译码码A1A0字线字线3字线字线2字线字线1字线字线011100100VDDD0D1D2D3掩膜式掩膜式ROM4*4位l用户在使用前可以根据自用户在使用前可以根据自己的需要编制己的需要编
36、制ROM中的程中的程序。序。l熔丝式熔丝式PROM的存储电路的存储电路中一段熔丝相当于电子开中一段熔丝相当于电子开关，保留或熔断相当于关，保留或熔断相当于0或或1信息。信息。l熔丝可用镍铬丝或多晶硅熔丝可用镍铬丝或多晶硅制成。制成。 熔丝式熔丝式PROM（二）可编程存储器（二）可编程存储器PROM(ProgrammableROM）制造时，每一单元都由熔丝接通，则存储的都是制造时，每一单元都由熔丝接通，则存储的都是信息。信息。用户在使用前根据程序的需要，利用编程写入器用户在使用前根据程序的需要，利用编程写入器对选中的基本存储电路通以对选中的基本存储电路通以mAmA的的电流，将熔丝烧断，则该单元将
37、存储信息。这电流，将熔丝烧断，则该单元将存储信息。这样，便完成了程序修改。样，便完成了程序修改。由于熔丝烧断后，无法再接通，所以，由于熔丝烧断后，无法再接通，所以，PROM只只能一次编程。编程后，不能再修改。能一次编程。编程后，不能再修改。造价贵，非批量时可使用。造价贵，非批量时可使用。（三）可擦除、可再编程的只读存储器（三）可擦除、可再编程的只读存储器lEPROM（ErasablePROM）为了便于研究工作，研制了为了便于研究工作，研制了一种可擦除、可再编程的一种可擦除、可再编程的ROM，即，即EPROM。数据以电荷的形式储存在浮栅电极上数据以电荷的形式储存在浮栅电极上有电荷时为有电荷时为0
38、无电荷时为无电荷时为1相当于开关接通和开关断开GSDEPROM基本存储电路基本存储电路（1 1 1 1）由浮栅雪崩注入的）由浮栅雪崩注入的）由浮栅雪崩注入的）由浮栅雪崩注入的FAMOSFAMOS器件构成器件构成器件构成器件构成。（2 2）当浮栅有足够的电当浮栅有足够的电当浮栅有足够的电当浮栅有足够的电荷积累时，记录的信息为荷积累时，记录的信息为荷积累时，记录的信息为荷积累时，记录的信息为0 0 0 0，没有一定的电荷积累，没有一定的电荷积累，没有一定的电荷积累，没有一定的电荷积累时，信息为时，信息为时，信息为时，信息为1 1 1 1。（3 3 3 3）用用用用户户户户可可可可以以以以多多多多次
39、次次次编编编编程程程程。编编编编程程程程加加加加写写写写脉脉脉脉冲冲冲冲后后后后，某某某某些些些些存存存存储储储储单单单单元元元元的的的的PNPNPNPN结结结结表表表表面面面面形形形形成成成成浮浮浮浮动动动动栅栅栅栅，阻阻阻阻挡挡挡挡通通通通路路路路，实实实实现现现现信信信信息写入。息写入。息写入。息写入。（4 4 4 4）用紫外线照射可驱）用紫外线照射可驱）用紫外线照射可驱）用紫外线照射可驱散浮动栅散浮动栅散浮动栅散浮动栅（浮栅上的电荷（浮栅上的电荷形成光电流泄漏）形成光电流泄漏），原有，原有，原有，原有信息全部擦除信息全部擦除信息全部擦除信息全部擦除（擦除后内（擦除后内容全为容全为“1”
40、 ），便可再次，便可再次，便可再次，便可再次改写。改写。改写。改写。可擦除的可编程的只读存储器可擦除的可编程的只读存储器EPROM使用过程：使用过程：l出厂时，每个基本存储单元存储的都是信息出厂时，每个基本存储单元存储的都是信息“1”，编，编程实际上就是将程实际上就是将“0”写入某些基本存储单元写入某些基本存储单元l使用专门的使用专门的编程器编程器（烧写器）（烧写器）对对EPROM芯片进行编芯片进行编程，编程后，应贴上不透光的封条，可程，编程后，应贴上不透光的封条，可保存保存10年年。lEPROM芯片顶部开有一个圆形的石英窗口，用于芯片顶部开有一个圆形的石英窗口，用于紫外线透过（紫外线透过（1
41、0到到20分钟）、以擦除芯片中保存的分钟）、以擦除芯片中保存的信息，恢复出厂的状态。经过照射后的信息，恢复出厂的状态。经过照射后的EPROM，内，内容全变为容全变为“1”，可再重新写入信息。，可再重新写入信息。l只能把存储的信息全部擦除后再重新写入，不能只擦只能把存储的信息全部擦除后再重新写入，不能只擦除个别单元或某几位的信息，而且擦除的时间也长。除个别单元或某几位的信息，而且擦除的时间也长。出厂（出厂（1 1）-编程写入编程写入-擦除（擦除（1 1）-再写入再写入EPROM芯片实例芯片实例-Intel2716l采用采用NMOS工艺和双列直插工艺和双列直插式封装。式封装。l存储容量为存储容量为
42、 2K8l24个个引脚：引脚：11根地址线根地址线 A10A08 根数据线根数据线 DO7DO0片选片选/编程脉冲控制端编程脉冲控制端 CE/PGM输出允许输出允许 OE编程电压编程电压 VPPVDDA8A9VPP-OEA10CE/PGMO7O6O5O4O3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0O0O1O2Vssl27162716的工作方式的工作方式工作方式工作方式CE/PGMOEVCCVPPDO7DO0备用备用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲1
43、5V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻l正常使用时，正常使用时，EPROMEPROM与与CPUCPU的连接的连接 见见P-223P-223，图，图5.16-27645.16-2764与与CPUCPU连接连接 只能读只能读（四）、电可擦除的可编程序的（四）、电可擦除的可编程序的ROM（EEPROM）l用加电方法，进行在线（无需拔下，直接在应用系用加电方法，进行在线（无需拔下，直接在应用系统中）擦写（擦除和编程一次完成，写入过程中自统中）擦写（擦除和编程一次完成，写入过程中自动擦除）。动擦除）。l在芯片内部集成了升压电路。在芯片内部集成了升压
44、电路。l有字节擦写、块擦写和整片擦写等方法有字节擦写、块擦写和整片擦写等方法l并行并行EEPROM：多位数据线：多位数据线l串行串行EEPROM：1位数据线位数据线,I2C数据以电荷的形式储存在浮栅电极上数据以电荷的形式储存在浮栅电极上有电荷时为有电荷时为0无电荷时为无电荷时为1EEPROM芯片芯片2817Al存储容量为存储容量为 2K8l28个个引脚：引脚：11根地址线根地址线 A10A08根数据线根数据线 I/O7I/O0片选片选 CE读写读写 OE、WE状态输出状态输出 RDY/BUSYNCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOE
45、A10CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM2817A的功能的功能工作方式工作方式CEOEWERDY/BUSYI/O7I/O0读出读出维持维持字节写入字节写入0100110高阻高阻高阻高阻0输出输出高阻高阻输入输入（五）（五）FlashMemory(快擦写存储器）快擦写存储器）l数据以电荷的形式储存在浮栅电极上数据以电荷的形式储存在浮栅电极上有电荷时为有电荷时为0无电荷时为无电荷时为1l集成度高集成度高l寿命长寿命长lNOR闪存（随机读取）：闪存（随机读取）：Intel1988,适用
46、于适用于PC机内的机内的BIOS或固件，手机或固件，手机NAND闪存（只许连续读取擦除）：闪存（只许连续读取擦除）：1989适用于适用于USB闪存盘，固态硬盘闪存盘，固态硬盘5.4 CPU与存储器的连接RAM、ROM与与CPU的连接的连接1.存储芯片的存储芯片的数据线数据线2.存储芯片的存储芯片的地址线地址线3.存储芯片的存储芯片的片选端片选端4.存储芯片的存储芯片的读写控制线读写控制线CPU8/16位数位数据总线据总线地址总线地址总线控制线控制线RAM/ROM芯片本节要解决问题：本节要解决问题：l一个是如何用容量较一个是如何用容量较小、字长较短的芯片，小、字长较短的芯片，组成微机系统所需的组
47、成微机系统所需的内存系统；内存系统；连接时要考虑以下几个问题连接时要考虑以下几个问题：（1）CPU总线的负载能力总线的负载能力CPU总线的直流负载能力总线的直流负载能力-一个一个TTL负载负载小型系统小型系统-直接和存储器芯片相连直接和存储器芯片相连较大的系统较大的系统-加数据缓冲器或总线驱动器加数据缓冲器或总线驱动器（2）CPU的时序和存储器存取速度之间的配合的时序和存储器存取速度之间的配合选择合适的存储器选择合适的存储器（3）存储器的地址分配和片选）存储器的地址分配和片选多芯片时芯片选择多芯片时芯片选择芯片内存储器单元选择芯片内存储器单元选择系统数据总线的宽度系统数据总线的宽度8086为按
48、字节编址的为按字节编址的16位数据总线，存储空间分为两个位数据总线，存储空间分为两个存储体：存储体：奇、偶存储体。奇、偶存储体。（4）控制信号的连接）控制信号的连接一、一、存储器容量存储器容量根据要构成的存储器系统的容量要求决定选用的存根据要构成的存储器系统的容量要求决定选用的存储器芯片的数量。其中涉及储器芯片的数量。其中涉及到到位扩充位扩充和和字扩充字扩充。1、位扩充位扩充通常，如果该存储器是按字节编址的，即一个单元通常，如果该存储器是按字节编址的，即一个单元为为8位，首先要根据选用的存储器芯片的位数，来判断是位，首先要根据选用的存储器芯片的位数，来判断是否要进行位扩充。否要进行位扩充。l当
49、选用的芯片的位数不足当选用的芯片的位数不足8位时，要进行位扩充。位时，要进行位扩充。利用利用多个芯片扩充数据位。多个芯片扩充数据位。这些芯片的地址线和控制线联在一起，是一样的。这些芯片的地址线和控制线联在一起，是一样的。芯片数据线各自独立，分别提供芯片数据线各自独立，分别提供8位数据的一部份。位数据的一部份。要构建要构建XKB的内存。的内存。芯片的容量为芯片的容量为YK*Z位位位扩充例：位扩充例：2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CSCS两片同时选中两片同时选中数据分别提供数据分别提供用用2114（1K*4位）构成容量为
50、位）构成容量为1KB的内存的内存读写信号读写信号一次读写操作同时选中两个一次读写操作同时选中两个芯片中的同地址单元芯片中的同地址单元2、字扩充、字扩充l当选用芯片的单元数不足时，要当选用芯片的单元数不足时，要字扩充字扩充。也即也即存储容量的扩充存储容量的扩充或称或称地址扩充、字扩充地址扩充、字扩充。l进行进行“字扩充字扩充”，需要利用多组存储芯片，需要利用多组存储芯片。l如何区分（寻址）不同的存储芯片组？如何区分（寻址）不同的存储芯片组？将存储芯片的片选端与系统的高位地址线相关将存储芯片的片选端与系统的高位地址线相关联来实现联来实现-片选地址片选地址。要构建要构建XKB的内存。的内存。芯片的容
51、量为芯片的容量为YK*Z位位字扩充例：字扩充例：片选端片选端D7D0A19A10A9A02114（2）A9A0D3D0CE2114（1）A9A0D3D0CE译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线用用2114（1K*4位）构成容量为位）构成容量为2KB的内存的内存 扩充连接图扩充连接图二、二、存储器与存储器与CPU的连接的连接l存储芯片存储芯片地址线地址线的处理的处理l存储芯片存储芯片片选端片选端的处理的处理l存储芯片存储芯片数据线数据线的处理的处理l存储芯片存储芯片读写控制线读写控制线的处理的处理1、地址线的连接、地址线的连接-地址线的连接决定了
52、存储器的地址分配。地址线的连接决定了存储器的地址分配。l片内寻址片内寻址：芯片的地址线芯片的地址线通常应全部与通常应全部与系统的低位地址线系统的低位地址线相相连，这部分地址的译码是在存储芯片内完成的，称为连，这部分地址的译码是在存储芯片内完成的，称为“片内片内译码译码”l片间寻址片间寻址：将将系统的高位地址线系统的高位地址线通过译码器或线性组合后产通过译码器或线性组合后产生各个芯片组的片选信号。称为片间寻址。用来对不同的生各个芯片组的片选信号。称为片间寻址。用来对不同的存存储芯片组储芯片组进行区分。进行区分。片间寻址有三种译码方法：片间寻址有三种译码方法：线选法、全译码、部分译码线选法、全译码
53、、部分译码另外，也可令另外，也可令片选端常有效片选端常有效片间寻址的三种译码方式：片间寻址的三种译码方式：l线性选择方式高位地址线直接作芯片控制优点：电路简单，经济缺点：地址分配重叠，且地址空间不连续l全译码选择方式高位地址线全部经译码器译码后作为片选控制优点：地址分配不重叠，且地址空间连续部分译码选择方式l部分译码选择方式将高位地址线中的几位经过译码后作为片选控制，它是线性选择法与全译码选择法的混合方式。也会出现地址分配重叠例5-1线性选择1号芯片寻址： 0000IFFFH，40005FFFH， 80009FFFH，C000DFFFH 2 号芯片寻址： 20003FFFH，60007FFFH
54、， A000BFFFH，E000FFFFH1号地址计算基 本 地 址： 0000IFFFHA15 A14 A13000 0000H+基本地址= 0000IFFFH010 4000H+基本地址= 40005FFFH100 8000H+基本地址= 80009FFFH110 C000H+基本地址= C000DFFFH芯片占用的地址空间分别为：芯片占用的地址空间分别为： 第一组：地址范围为第一组：地址范围为 000003FFH 第二组：地址范围为第二组：地址范围为040007FFH 第三组：地址范围为第三组：地址范围为0800OBFFH 第四组：地址范围为第四组：地址范围为0C00OFFFH例例5-2
55、 全译码方式全译码方式三-八译码器是最常用译码器例5.3： 第一种（Y0-Y3译码） 第二种（Y4-Y7译码） 第一片：地址范围为 000007FFH 200027FFH 第二片：地址范围为04000FFFH 28002FFFH 第三片：地址范围为080017FFH 300037FFH 第四片：地址范围为0C001FFFH 38003FFFH 例例5-2 部分译码方式部分译码方式例：例： 静态静态RAMRAM与与8086CPU8086CPU芯片的连接芯片的连接 （存储器均按字节编址）（存储器均按字节编址）存储器芯片选用存储器芯片选用2 2片静态片静态RAM 6116(2K8RAM 6116(2
56、K8位位) )。4KB4KB的读写存储器子系统的读写存储器子系统u系统数据总线的宽度系统数据总线的宽度8086为按字节编址的为按字节编址的16位数据总线，存储空间分为两个位数据总线，存储空间分为两个存储体：存储体：奇、偶存储体。奇、偶存储体。例例 5 5一一4 4要求用要求用 4K 4K 8 8的的 EPROM EPROM芯片芯片 2732 2732， 8K 8K 8 8的的 RAM RAM芯片芯片 6264 6264，译码器，译码器74LS13874LS138构成构成8K8K字字ROMROM和和8K8K字字RAMRAM的存储器系统，系统配置为最小模式。图的存储器系统，系统配置为最小模式。图5
57、 51717给出了系统连接图。给出了系统连接图。例例5-4地址分析地址分析000000001A16A1400000H01FFFH00002H03FFFH04000H04FFFH一个可用地址一个可用地址X00X00X00A19A17芯片芯片全全0全全1A13A12A1A0全全0全全1全全0全全101通过与门组合通过与门组合这这2个译码输出信号个译码输出信号2选选1译码译码8选选1译码译码01 01 01 2732-12732-26264-3片选端译码小结片选端译码小结l存储芯片的片选控制端可以被看作是一根最高位存储芯片的片选控制端可以被看作是一根最高位地址线地址线l在系统中，主要与地址发生联系：
58、包括在系统中，主要与地址发生联系：包括地址空间地址空间的选择的选择（例如接系统的（例如接系统的IO/M*信号）和信号）和高位地址的高位地址的译码选择译码选择（与系统的高位地址线相关联）（与系统的高位地址线相关联）l对一些存储芯片通过片选无效可关闭内部的输出对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用驱动机制，起到降低功耗的作用若想让一个存储区域的地址改变时，只若想让一个存储区域的地址改变时，只能改变产生能改变产生CS的地址线，而片内地址不好的地址线，而片内地址不好改变。改变。补充：译码和译码器补充：译码和译码器l译码译码：将某个特定的将某个特定的“编码输入编码输入”翻
59、译为唯一翻译为唯一“有效有效输出输出”的过程的过程l译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑l译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器常用的常用的2:4译码器：译码器： 74LS139常用的常用的3:8译码器：译码器： 74LS138常用的常用的4:16译码器：译码器：74LS154译码器译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CG1G1G2AG2AG2BG2BY7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc7
60、4LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G2BG2BG2AG2AG1G1C CB BA A74LS13874LS138原理图原理图74LS138的功能表的功能表片选输入编码输入输出G1G2A*G2B*CBAY7*Y0*10000011111110（仅（仅Y0*有效）有效）00111111101（仅（仅Y1*有效）有效）01011111011（仅（仅Y2*有效）有效）01111110111（仅（仅Y3*有效）有效）10011101111（仅（仅Y4*有效）有效）10111011111（仅（仅Y5*有效）有效）11010111111（仅
61、（仅Y6*有效）有效）11101111111（仅（仅Y7*有效）有效）非上述情况11111111（全无效）74LS138连接示例连接示例G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入“00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入“10101”，哪个输出端有效？，哪个输出端有效？1）全译码）全译码l全译码：片内寻址未用的高位地址线都参加译码，全译码：片内寻址未用的高位地址线都参加译码，译码输出作为片选信号。译码输出作为片选信号。l特点：特点：每个存储单元
62、的地址都是每个存储单元的地址都是唯一的唯一的，不存在地不存在地址重复。址重复。l译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多例：例：用用4片片6264构成构成32K8的存贮区。的存贮区。l整个整个32K8存储器的地址范围：存储器的地址范围：00000H07FFFH仅占用仅占用80881M容量的容量的32K地址范围。地址范围。高位地址线高位地址线A19A13全部参加译码，产生全部参加译码，产生6264的片选信号的片选信号l全译码的优点全译码的优点地址唯一实现地址唯一实现地址连续地址连续便于扩充便于扩充2）部分译码）部分译码l部分译码：部分译码：除片内寻址外的高位地址的一部分来
63、除片内寻址外的高位地址的一部分来译码产生片选信号（简单）。译码产生片选信号（简单）。缺点：缺点：地址重叠，每个地址有地址重叠，每个地址有 2（2015）= 25个重叠地址。个重叠地址。令未用到的高位地址全为令未用到的高位地址全为0，则称为，则称为基本存贮器地址。基本存贮器地址。00000H07FFFH可简化译码电路。可简化译码电路。但系统的部分地址空间将但系统的部分地址空间将被浪费被浪费A19、A18、A17、A16、 A15这这5位无论为什么，对芯片寻址都没影响。所以每个位无论为什么，对芯片寻址都没影响。所以每个芯片将同时具有芯片将同时具有32个地址范围。我们选用其中连续、好用又不冲突的一组
64、地址。个地址范围。我们选用其中连续、好用又不冲突的一组地址。3）线选译码）线选译码l线选译码：线选译码：用除片内寻址外的高位地址线中的任用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。区别各芯片的地址。l缺点缺点：必然会出现地址重叠；必然会出现地址重叠；还会出现一个存储地址会对应多个存储单元的还会出现一个存储地址会对应多个存储单元的情况情况，该地址不应使用。，该地址不应使用。l优点优点：不用译码器，只用简单的门电路，线路简：不用译码器，只用简单的门电路，线路简单。适用于小系统。单。适用于小系统。特点：特点：
65、线选法也有地址重叠区。 地址不连续，但简单。 例：例：用线选法产生用线选法产生4片片6264 （0#3#） 片选信号：片选信号： A16A13用作片选，用作片选， A19A17未用，未用， 其它信号（数据线，读写信号）的其它信号（数据线，读写信号）的 连接同图连接同图5-18。这时，这时，32K存储器的基本地址范围为：存储器的基本地址范围为：芯片芯片A19A17A16A13A12A0地址范围地址范围00000111000至至1110E000H0FFFFH10001011000至至11116000H17FFFH20001101000至至1111A000H1BFFFH30001110000至至11
66、11C000H1DFFFH注意：注意： 软件上必须保证这些片选线每次寻址时只能有一位有效，决不允软件上必须保证这些片选线每次寻址时只能有一位有效，决不允许多于一位同时有效。许多于一位同时有效。片选端译码小结片选端译码小结l存储芯片的片选控制端可以被看作是一根最高位存储芯片的片选控制端可以被看作是一根最高位地址线地址线l在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址空间地址空间的选择的选择（例如接系统的（例如接系统的IO/M*信号）和信号）和高位地址的高位地址的译码选择译码选择（与系统的高位地址线相关联）（与系统的高位地址线相关联）l对一些存储芯片通过片选无效可关闭内部
67、的输出对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用驱动机制，起到降低功耗的作用若想让一个存储区域的地址改变时，只若想让一个存储区域的地址改变时，只能改变产生能改变产生CS的地址线，而片内地址不好的地址线，而片内地址不好改变。改变。4）、片选端常有效）、片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效片选端常有效与与A19A15 无关无关32K*82、存储芯片存储芯片数据线数据线的处理的处理l若芯片的数据线正好若芯片的数据线正好 8根：根：一次可从芯片中访问到一次可从芯片中访问到 8位数据位数据全部数据线与系统的全
68、部数据线与系统的 8位数据总线相连位数据总线相连l若芯片的数据线不足若芯片的数据线不足 8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8位数据位数据利用多个芯片进行利用多个芯片进行位扩充。位扩充。3.存储芯片的读写控制存储芯片的读写控制芯片芯片OE与系统的读命令线相连与系统的读命令线相连 当芯片被选中、且读命令当芯片被选中、且读命令RD有效时，有效时， 存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线芯片芯片WE与系统的写命令线相连与系统的写命令线相连 当芯片被选中、且写命令当芯片被选中、且写命令WR有时，允许总线数据有时，允许总线数据写入存储芯片写入存储芯片若芯
69、片只有一个若芯片只有一个WE引脚引脚则用则用CPU的的WR信号作为存储器的信号作为存储器的WE控制信号控制信号。u用户扩展存储器地址空间的范围决定了存储芯片的片选信号用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式。的实现方式。u地址总线余下的高位地址线经译码后，做各存储芯片的片选。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常通常IO/M信号也参与片选译码。信号也参与片选译码。u低位地址线低位地址线A12A0直接接在存储芯片上，寻址片内直接接在存储芯片上，寻址片内8K单元；单元；u次高位地址线次高位地址线A15A13译码后产生片选信号区分译码后产生片选信号区分4个存
70、储芯片；个存储芯片；u最高位地址线最高位地址线A19A16及及IO/M用作片选信号有效的使能控制。用作片选信号有效的使能控制。u 实际应用中，存储器芯片的片选信号可根据需要选择上述某实际应用中，存储器芯片的片选信号可根据需要选择上述某种方法或几种方法并用。种方法或几种方法并用。u ROM与与CPU的连接同的连接同RAM。门电路译码门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1YA15 A14A13A16CBAG1138 G2AG2BM/IOCBAG1138 G2AG2B把内存和把内存和I/O的译码器分开的译码器分开M/IO接口内存1000000000000000000080000H807FFH100000000111111111111000000010000000000080800H80FFFH100000001111111111111000000100000000000081000H817FFH100000010111111111111000000110000000000081800H81FFFH100000011111111111118K连续的地址结束语结束语谢谢大家聆听！谢谢大家聆听！95
