《基本RS触发器0课件》由会员分享，可在线阅读，更多相关《基本RS触发器0课件（98页珍藏版）》请在金锄头文库上搜索。
1、第第5章章 触发器触发器 5.1 基本基本RS触发器触发器5.2 同步触发器同步触发器5.3 主从触发器和边沿触发器主从触发器和边沿触发器5.4 触发器逻辑功能的相互转换触发器逻辑功能的相互转换5.5 集成触发器及触发器的典型应用集成触发器及触发器的典型应用 基本RS触发器0重点掌握1触发器及其特点，触发器现态、次态和时触发器及其特点，触发器现态、次态和时序的概念。序的概念。 2触发器的电路组成、逻辑功能表示和动作特触发器的电路组成、逻辑功能表示和动作特点。点。 3触发器逻辑功能之间的相互转换。触发器逻辑功能之间的相互转换。 5.触发器典型应用。触发器典型应用。基本RS触发器0概概 述述触发器
2、及其特点触发器触发器(Flip Flop，缩写，缩写FF)能够记忆二值信息能够记忆二值信息(“1” 和和 “0”)的基本时序逻辑单元电路。的基本时序逻辑单元电路。触发器由门电路构成，分为双稳态触发器、单稳态触发器由门电路构成，分为双稳态触发器、单稳态触发器、无稳态触发器触发器、无稳态触发器(多谐振荡器多谐振荡器)等几种。本章介绍等几种。本章介绍双稳态触发器，两个稳状态分别用双稳态触发器，两个稳状态分别用“1”和和“0”表示。表示。双稳态触发器具有以下基本特点：双稳态触发器具有以下基本特点： 有两个稳定的状态，以便于记忆有两个稳定的状态，以便于记忆“1”和和“0” 。 在输入的触发信号作用下，电
3、路能被置于在输入的触发信号作用下，电路能被置于“1”或或“0” 。基本RS触发器0 输入信号消失后，电路能保持获得的状态具输入信号消失后，电路能保持获得的状态具有有“记忆记忆” 能力。能力。触发器现态、次态和时序的概念现态输入信号作用的现态输入信号作用的t 时刻，触发器所处的状时刻，触发器所处的状态，用态，用Qn表示表示 。次态次态 t 时刻输入信号作用后，触发器获得的新时刻输入信号作用后，触发器获得的新状态，用状态，用Qn+1表示。表示。 时序在输入信号作用下，触发器状态更新和演时序在输入信号作用下，触发器状态更新和演化过程的时间序列。化过程的时间序列。触发器的状态方程：触发器的状态方程：
4、Qn+1(tn) =f Qn(tn)、xi (tn) 触发器的种类基本RS触发器0根据电路结构的不同，将触发器分为：基本根据电路结构的不同，将触发器分为：基本RS触发触发器、同步触发器、主从触发器和边缘触发器等。器、同步触发器、主从触发器和边缘触发器等。根据逻辑功能的不同，将触发器分为：根据逻辑功能的不同，将触发器分为：RS触发器、触发器、JK触发器、触发器、D触发器和触发器和T触发器等。触发器等。根据时钟触发方式不同，将触发器分为：同步根据时钟触发方式不同，将触发器分为：同步(电平电平)触发器和边缘触发器等。触发器和边缘触发器等。不同的电路结构，有不同的动作特点；不同的逻辑不同的电路结构，有
5、不同的动作特点；不同的逻辑功能，有不同的工作原理。了解触发器的这些特点，对功能，有不同的工作原理。了解触发器的这些特点，对本章的学习内容十分重要。本章的学习内容十分重要。5.触发器逻辑功能的表示方法 逻辑电路实现触发器逻辑功能的电路。逻辑电路实现触发器逻辑功能的电路。基本RS触发器0 特性表又称功能表，用来反映触发器输出状特性表又称功能表，用来反映触发器输出状态的变化规律。态的变化规律。 特性方程又称状态方程，反映触发器输出状特性方程又称状态方程，反映触发器输出状态变化的函数式。态变化的函数式。 状态转换图反映触发器状态转换图反映触发器“0”和和“1”两种状态之两种状态之间转换及条件的图形。间
6、转换及条件的图形。 时序图又称输出状态演化时序波形图，类似时序图又称输出状态演化时序波形图，类似组合逻辑电路的波形图。组合逻辑电路的波形图。基本RS触发器05.1 基本基本RS触发器触发器 5.1.1 基本基本RS触发器电路组成及其基本特点触发器电路组成及其基本特点 5.1.2 基本基本RS触发器工作原理、动作特点触发器工作原理、动作特点 5.1.3 基本基本RS触发器逻辑功能的表示触发器逻辑功能的表示基本RS触发器05.1.1 基本基本RS触发器电路组成及其特点触发器电路组成及其特点(a)与非门电路与非门电路 (b)或非门电或非门电路路图图 5.1.1 基本基本RS触发器原理电路触发器原理电
7、路1 电路组成和电路组成和逻辑符号逻辑符号 与非门和或非门与非门和或非门构成的原理电路，如构成的原理电路，如图图5.1.1(a)、(b)所示。所示。电路有两个输入端电路有两个输入端R和和S，又称触发信号端；有两个又称触发信号端；有两个互反的输出端互反的输出端Q和和Q。把。把Q=1，Q=0的状态称为触发器的的状态称为触发器的“1”状态，把状态，把Q=0，Q=1的状态称为触发器的的状态称为触发器的“0”状态。状态。& Q Q S R &1 Q Q S R 1 显然，不应该出现显然，不应该出现Q=Q=0，或，或Q=Q=1的状态。的状态。基本RS触发器0把这两种状态称为不定态，用把这两种状态称为不定态
8、，用“0*”或或“1*”表示。表示。与非门和或非门构成的触与非门和或非门构成的触发器逻辑符号，如图发器逻辑符号，如图5.1.2(a)、(b)所示。所示。(a) 与非门与非门 (b) 或非门或非门图图5.1.2 基本基本RS触发器逻辑符号触发器逻辑符号 Q Q S R Q Q S R 2 基本特点基本特点 基本基本RS触发器是一触发器是一种最简单的触发器，是构成其他种类触发器的基础。种最简单的触发器，是构成其他种类触发器的基础。两个与非门两个与非门(或非门或非门)的输入和输出交叉反馈连接而的输入和输出交叉反馈连接而成，使电路具有了一定的记忆能力输入触发信号消成，使电路具有了一定的记忆能力输入触发
9、信号消失，电路也能保持获得的状态。失，电路也能保持获得的状态。两个触发信号输入端两个触发信号输入端R和和S，与非门电路为低电平有，与非门电路为低电平有基本RS触发器0效输入方式，或非门电路为高电平有效输入方式。效输入方式，或非门电路为高电平有效输入方式。3基本基本RS触发器的输入电路和工作状态触发器的输入电路和工作状态(a) 与非门与非门 (b) 或非门或非门图图5.1.3 基本基本RS触发器输入电路触发器输入电路 Q Q R S VCC 10k 10k R S 510 5101 1 Q Q S R VCC 510 5100 0RS &11基本RS触发器05.1.2 基本基本RS触发器工作原理
10、及动作特点触发器工作原理及动作特点 1 工作原理工作原理 基本基本RS触发器工作原理图示如下。触发器工作原理图示如下。图图5.1.4(a) 与非门基本与非门基本RS触发器工作原理触发器工作原理&Q=0， Q=11 0Q=1， Q=11 1 输入都有效，电路处于不定输入都有效，电路处于不定态态1* * &Q=1， Q=00 1Q=1， Q=11 1&Q=0， Q=11 0Q=1， Q=11 1Q=1， Q=00 1&Q=1， Q=00 1Q=1， Q=00 1 S有效，置有效，置“1”。但从。但从“0”到到“1”时历经不定态时历经不定态 S=0 R=0 S=0 R=0S=0 R=1S=0 R=1
11、基本RS触发器0 图图5.1.4(b) 与非门基本与非门基本RS触发器工作原理触发器工作原理&Q=0， Q=11 0Q=0， Q=11 0S=1 R=0&Q=1， Q=00 1Q=1， Q=1Q=0， Q=11 11 0S=1 R=0 R有效，置有效，置“0”。但从。但从“1”到到“0”时历经不定态时历经不定态 。&Q=0， Q=11 0Q=0， Q=11 0S=1 R=1&Q=1， Q=00 1Q=1， Q=00 1S=1 R=1 都为无效输入，电路保持现都为无效输入，电路保持现态不变。即：态不变。即：Qn+1=Qn 。问题：问题： 电路不输入电路不输入(等待状态等待状态)时，输入触发信号时
12、，输入触发信号处于什么状态处于什么状态? 实际电路中，低电平有效如何实现实际电路中，低电平有效如何实现?基本RS触发器0图图5.1.4(c) 或非门基本或非门基本RS触发器工作原理触发器工作原理1 011Q=0， Q=1Q=0， Q=1R=0 S=00 111Q=1， Q=0Q=1， Q=0R=0 S=0 都为无效输入，电路保持现都为无效输入，电路保持现态不变。态不变。 即：即：Qn+1=Qn 。1 00 00 111Q=0， Q=1Q=0， Q=0R=0 S=1Q=1， Q=00 111Q=1， Q=0R=0 S=1Q=1， Q=0 S有效，置有效，置“1”。但从。但从“0”到到“1”时历经
13、不定态时历经不定态0* 问题：问题： 电路初态都是先设为电路初态都是先设为“0”，输入触发信号，输入触发信号都是都是“00、01、10到到11，电路的输出状态有什么不同，电路的输出状态有什么不同? 实际电路有什么不同实际电路有什么不同?基本RS触发器0图图5.1.4(d) 或非门基本或非门基本RS触发器工作原理触发器工作原理0 10 01 00 01 011Q=0， Q=1R=1 S=0Q=0， Q=1 R有效，置有效，置“0”。但从。但从“1”到到“0”时历经不定态时历经不定态0* 0 10 01 011Q=1， Q=0Q=0， Q=0R=1 S=0Q=0， Q=111Q=0， Q=1Q=0
14、， Q=0R=1 S=111Q=1， Q=0Q=0， Q=0R=1 S=1 输入都有效，电路处于不定输入都有效，电路处于不定态态0* 总结：总结：不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) )，只要，只要R 和和S 均均为有效输入时，电路将处于不定状态。与非门电路的不为有效输入时，电路将处于不定状态。与非门电路的不定态为定态为“1*”，或非门电路的不定态为，或非门电路的不定态为“0*”。基本RS触发器0不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) ) ，只要，只要R无效无效S有效有效 ，最终电路被置为，最终电路被置为“1” 状态，即：状
15、态，即：Qn+1=Qn=1，Qn+1=Qn=0。(由由“0”状态置为状态置为“1”状态时历经不定态状态时历经不定态)。不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) ) ，只要，只要R有效有效S无效无效 ，最终电路被置为，最终电路被置为“0” 状态，即：状态，即：Qn+1=Qn=0，Qn+1=Qn=1。(由由“1”状态置为状态置为“0”状态时历经不定态状态时历经不定态)。不论不论Qn=0( (Qn=1) )，还是还是Qn=1( (Qn=0) )，当当R和和S均为均为无效输入时，都将使无效输入时，都将使Qn+1=Qn=0，Qn+1=Qn=1；或；或Qn+1= Qn=1，
16、Qn+1=Qn =0。基本。基本RS触发器保持现态不变，表触发器保持现态不变，表示为示为Qn+1=Qn 。 2 基本特点基本特点基本RS触发器0 电路由两个与非门电路由两个与非门(或非门或非门)的输入和输出交叉反的输入和输出交叉反馈连接而成，因此电路具有了一定的馈连接而成，因此电路具有了一定的“记忆记忆”能力。能力。 电路有两个稳定状态，分别用电路有两个稳定状态，分别用“0”和和“1”表示。即：表示。即：Qn=0( (Qn=1) )，Qn=1( (Qn=0) )。 两个输入端两个输入端R和和S，与非门构成的电路为低电平，与非门构成的电路为低电平有效输入方式，用有效输入方式，用反变量反变量 表示
17、；或非门构成的电路为高表示；或非门构成的电路为高电平有效输入方式，用电平有效输入方式，用 原变量原变量 表示。表示。 工作速度高，但抗干扰能力差。工作速度高，但抗干扰能力差。 3动作特点动作特点 在输入信号作用下，电路能够被置在输入信号作用下，电路能够被置“1”或置或置“0”，且具有一定的且具有一定的“记忆记忆”能力。能力。基本RS触发器0 在输入信号作用的全部时间内，电路的输出状态在输入信号作用的全部时间内，电路的输出状态都有可能改变。都有可能改变。 当输入信号都有效时，电路输出状态无法确定当输入信号都有效时，电路输出状态无法确定不定态。不定态。 从从“0”置置“1”和从和从“1”置置“0”
18、时，电路分两步动作，时，电路分两步动作，且以不定状态过渡，因此，有约束条件。且以不定状态过渡，因此，有约束条件。 触发器状态演化的时序过程：触发器状态演化的时序过程：t 时刻，触发器的现态时刻，触发器的现态Qn ，在输入触发信号作用下，在输入触发信号作用下获得次态获得次态Qn+1的演化时序过程，如图的演化时序过程，如图5. 1.5所示。所示。基本RS触发器0图图5.1.5 触发器状态演化的时序示意图触发器状态演化的时序示意图Q Q S R Qn Qn R S Qn+1 Qn+1 时间轴时间轴 t 时刻时刻 QnR、SQn+1 t tpd基本RS触发器05.1.3 基本基本RS触发器的逻辑功能表
19、示触发器的逻辑功能表示触发器的功能可采用逻辑图触发器的功能可采用逻辑图(逻辑符号逻辑符号)、特性表、特、特性表、特性方程、状态转换图、时序波形图性方程、状态转换图、时序波形图(又称时序图又称时序图)来描述。来描述。 1特性表和特性方程特性表和特性方程 根据对基本根据对基本RS触发器工作原理的分析，列表触发器工作原理的分析，列表5.1.1就是基本就是基本 RS触发器特性表。由表可以写出特性方程。触发器特性表。由表可以写出特性方程。在写特性方程时，把在写特性方程时，把“不定态不定态”当当“1”来考虑，这就相来考虑，这就相当有约束存在。当有约束存在。当然，也可用卡诺图来表示和化简，如图当然，也可用卡
20、诺图来表示和化简，如图5.1.6所示所示基本RS触发器0图图5.1.6 卡诺图表示及其化简卡诺图表示及其化简QnRS=00 RS=01 RS=10 RS=11Qn+100101*11101*说说明明保持保持 Qn+1 =Qn置置“1”Qn+1 =1置置“0” Qn+1 =0不定态不定态1*表表5.1.1 基本基本RS触发器特性表触发器特性表R S QnQn+1说明说明0 00101保持保持Qn+1 =Qn0 10111置置“1” Qn+1 =11 00100置置“0” Qn+1 =01 101 1*1*不定态不定态 1*00 01 11 10 01111 RSQnQn+1=S + RQn RS
21、=0( (约束条件约束条件) ) 基本RS触发器02状态转换图状态转换图状态转换图如图状态转换图如图5.1.7所示，所示， 简称状态图。简称状态图。 R= S=0 R=0 S= R= S=1 R=1 S=图图5.1.7 状态图状态图 013时序波形图时序波形图基本基本RS触发器的时序图如图触发器的时序图如图5.1.8所示，设电路初所示，设电路初态态Q=0。 图图5.1.8 时序波形图时序波形图 不不定定态态 S Q R Q 基本RS触发器0【思考题】【思考题】1基本基本RS触发器输入的触发信号消失后，电路还触发器输入的触发信号消失后，电路还能否保持获得的次态不变能否保持获得的次态不变(记忆能力
22、记忆能力)?2电路处于等待触发的状态时，输入端、输出端应电路处于等待触发的状态时，输入端、输出端应处于什么状态处于什么状态?3按逻辑功能的不同，触发器有哪几种类型？基本按逻辑功能的不同，触发器有哪几种类型？基本RS触发器电路结构有什么特点触发器电路结构有什么特点? 可以实现几种功能可以实现几种功能?5.输入触发信号输入触发信号R、S高、低电平有效如何理解高、低电平有效如何理解?5基本基本RS触发器的不定状态有几种情况触发器的不定状态有几种情况?6基本基本RS触发器的动作特点是什么触发器的动作特点是什么?基本RS触发器05.2 同步触发器同步触发器5.2.1 同步同步RS触发器触发器5.2.2
23、JK、D和和T触发器逻辑功能触发器逻辑功能5.2.3 同步同步JK触发器触发器5.2.4 同步同步D触发器触发器5.2.5 同步同步T触发器触发器基本RS触发器0 RD SD RD SD 5.2.1 同步同步RS触发器触发器 电路组成和逻辑符号电路组成和逻辑符号图图5.2.1所示，是与非门和或非门构成的同步所示，是与非门和或非门构成的同步RS触触发器的原理电路。发器的原理电路。图图5.2.1 同步同步RS触发器原理电路触发器原理电路R CP S Q Q R S (a) 与非门逻辑电路与非门逻辑电路 &G1 G2 G3 G4 S CP R Q Q S R (b) 或非门逻辑电路或非门逻辑电路 1
24、G1 G2 G3 G4 111基本RS触发器0异步控制原理异步控制原理以与非门电路为例。以与非门电路为例。从电路的结构可以看出，异步控制不仅能直接影响从电路的结构可以看出，异步控制不仅能直接影响输出，而且能直接锁定输入。控制原理分析如下。输出，而且能直接锁定输入。控制原理分析如下。 是低电平输入有效直是低电平输入有效直接置接置“0”、置、置“1”端，设置触发器端，设置触发器的初状态。二者不能同时有效输的初状态。二者不能同时有效输入，即只能输入入，即只能输入 或者输入或者输入 RD 、SD RD=0，SD=1； RD SD R CP S Q Q R S &G1 G2 G3 G4 RD=1，SD=
25、0。 即异步即异步置置“1”，门，门G1、G4锁定，输出锁定，输出Q=1，R=1，则：，则：Q=0，门，门G3也被也被锁定，锁定，触发器置触发器置“1”，直至异步控制消失。直至异步控制消失。 RD=1，SD=0基本RS触发器0 即异步即异步置置“0”，门，门G2、G3锁定，输出锁定，输出Q=1，S=1，则：，则：Q=0，门，门G4也被也被锁定，锁定，触发器置触发器置“0”，直至异步控制消失。直至异步控制消失。 RD=0，SD=1 异步控制端存在有效输入时，电路被锁定为异步控制端存在有效输入时，电路被锁定为“0”状状态或态或“1”状态，输入也被封锁，状态，输入也被封锁，其级别最高。其级别最高。图
26、图5.2.2所示，是同步所示，是同步RS触发器的逻辑符号。触发器的逻辑符号。 Q Q R CP S (c) Q Q R CP S (b) Q Q R CP S (a) Q Q R CP S (d)图图5.2.2 同步同步RS触发器的逻辑符号触发器的逻辑符号基本RS触发器0 电路输入端增加了时钟控制的门电路，触发器能否电路输入端增加了时钟控制的门电路，触发器能否工作取决于时钟控制信号是否有效。工作取决于时钟控制信号是否有效。电路有了时钟控制，才真正具有了时序工作基础。电路有了时钟控制，才真正具有了时序工作基础。工作原理工作原理对与非门构成的同步对与非门构成的同步RS触发器进行分析。触发器进行分析
27、。CP=0期间电路被封锁不工作；期间电路被封锁不工作；CP=1期间电路工作原理如下：期间电路工作原理如下：基本RS触发器0图图5.2.3(a) 与非门同步与非门同步RS触发器工作原理触发器工作原理 1 1 1 0 CP =1& S=0 R=0 Q=0， Q=1Q=0， Q=1 1 1 0 1 CP =1& S=0 R=0Q=1， Q=0Q=1， Q=0 都为无效输入，电路保持现都为无效输入，电路保持现态不变。即：态不变。即：Qn+1=Qn 。 1 0 1 0 CP =1& S=0 R=1Q=0， Q=1Q=0， Q=1 1 0 0 11 11 0 CP =1& S=0 R=1Q=1， Q=1Q
28、=1， Q=0Q=0， Q=1 R有效，置有效，置“0”。但从。但从“1”到到“0”时历经不定态。时历经不定态。 基本RS触发器0图图5.2.3(b) 与非门同步与非门同步RS触发器工作原理触发器工作原理 0 1 1 01 10 1 CP =1& S=1 R=0Q=1， Q=1Q=0， Q=1Q=1， Q=0 0 1 0 1 CP =1& S=1 R=0Q=1， Q=0Q=1， Q=0 R有效，置有效，置“0”。但从。但从“1”到到“0”时历经不定态。时历经不定态。 0 0 1 0 CP =1& S=1 R=1Q=1， Q=1Q=0， Q=10 1 0 0 CP =1& S=1 R=1Q=1，
29、 Q=1Q=1， Q=0 S=R=1，输入都有效，输入都有效，电路处于电路处于“1*”不定态。不定态。问题：和基本问题：和基本RS触发器比较，在电路结构、逻辑功触发器比较，在电路结构、逻辑功能、动作特点上主要有哪些不同？能、动作特点上主要有哪些不同？基本RS触发器0总结：总结：在在CP=0期间，门期间，门G1、G2均输出高电平不变均输出高电平不变(时钟信时钟信号封锁了输入触发信号号封锁了输入触发信号)，使门，使门G3、G4构成的基本构成的基本RS触触发器的输入始终为高电平，则与非门构成的同步发器的输入始终为高电平，则与非门构成的同步RS触发触发器的输出将保持原态不变，既器的输出将保持原态不变，
30、既Qn+1=Qn。 在在CP=1期间，门期间，门G1、G2正常工作，送到门正常工作，送到门G3、G4构成的基本构成的基本RS触发器输入端的信号为触发器输入端的信号为 ，则同，则同步步RS触发器按基本触发器按基本 RS触发器工作。触发器工作。 R 、S 可以理解，时钟对电路的控制方式为高电平有效，可以理解，时钟对电路的控制方式为高电平有效，电路工作和时钟信号有效电平同步。因此，称为同步电路工作和时钟信号有效电平同步。因此，称为同步RS触发器，又称为时钟触发器，又称为时钟(电平电平)RS触发器。触发器。基本RS触发器0或非门构成的同步或非门构成的同步RS触发器的时钟控制为低电平有触发器的时钟控制为
31、低电平有效方式，触发信号输入为低电平有效。效方式，触发信号输入为低电平有效。 基本特点基本特点时钟有效电平期间，触发器工作，时钟有效电平期间，触发器工作，在输入触发信在输入触发信号作用下，能够被置号作用下，能够被置“0”和置和置“1”，且具有记忆能力；，且具有记忆能力；从从“1”置置“0”和从和从“0”置置“1”时，电路分两步动作，且以不时，电路分两步动作，且以不定状态过渡；定状态过渡；存在不定态，有约束条件；存在不定态，有约束条件；工作速度工作速度高，高，抗干扰能力差。抗干扰能力差。时钟无效电平期间，触发器被锁定，不工作，电路时钟无效电平期间，触发器被锁定，不工作，电路输出状态保持现态不变。
32、输出状态保持现态不变。 基本RS触发器0表表5.2.1同步同步RS触发器特性表触发器特性表 5.特性表和特性方程特性表和特性方程CPQnR SQn+1说明说明0 Qn锁定保持锁定保持1010 00 001保持保持Qn+1=Qn010 10 111置置“1”Qn+1=1011 01 00置置“0”Qn+1=0011 11 11*1*不定态不定态表表5.2.1为同步为同步RS触发器的特性表。触发器的特性表。在时钟信号有效在时钟信号有效期间工作的特性表，期间工作的特性表，和基本和基本RS触发器完全触发器完全相同。相同。同步同步RS触发器的触发器的特性方程也和基本特性方程也和基本RS触发器的特性方程完
33、触发器的特性方程完全相同。全相同。基本RS触发器0Qn+1=S+R Qn ；S=0( (约束条件约束条件) ) 状态转换图和时序图状态转换图和时序图状态转换图和基本状态转换图和基本RS触发器的相同，图触发器的相同，图5.2.4所示所示为同步为同步RS 触发器的时序波形图。触发器的时序波形图。状态状态不定不定CP R S Q图图5.2.4 时序波形图时序波形图基本RS触发器05.2.2 JK、D和和T触发器逻辑功能触发器逻辑功能JK、D、T触发器的逻辑功能触发器的逻辑功能 表表5.2.2 JK 触发器特性表触发器特性表JKQnQn+1说明说明0 0 0 10 1保持保持Qn+1=Qn0 10 1
34、0 0置置“0”Qn+1=01 00 11 1置置“1”Qn+1=11 10 11 0反态反态QnJK=00 JK=01 JK=10 JK=11Qn+10 0 0111 10 10说说明明保持保持Qn+1=Qn置置“0”Qn+1=0置置“1”Qn+1=1反态反态Qn+1 =QnQn+1=Qn基本RS触发器0 表表5.2.3 D触发器特性表触发器特性表 表表5.2.4 T触发器特性表触发器特性表QnD=0D=1Qn+1001101说明说明置置“0”Qn+1=D置置“1”Qn+1=DQnT=0T=1Qn+1001100说明说明保持保持Qn+1=Qn反态反态DQnQn+1说明说明0 0 10 0置置
35、“0”Qn+1=D 10 11 1置置“1”Qn+1=DTQnQn+1说明说明0 0 10 1保持保持Qn+1=Qn10 11 0反态反态Qn+1=QnQn+1=Qn基本RS触发器0JK、D、T 触发器之间的关系触发器之间的关系表表5.2.5 T触发器特性表触发器特性表QnJKDTQn+1说说 明明工作状态工作状态三者输入间关系三者输入间关系0 10 0 00 1保持保持Qn+1=QnT=J=K=00 10 100 0置置“0”Qn+1= 0 D=J=K=0 0 11 011 1置置“1”Qn+1= 1 D=J=K=1 0 11 111 0反态反态Qn+1=QnT=J=K=1D、T触发器可视为
36、触发器可视为JK触发器的特例。触发器的特例。 基本RS触发器0JK、D、T触发器的特性方程和状态转换图触发器的特性方程和状态转换图 JK 触发器卡诺图表示、特性方程和状态转换图触发器卡诺图表示、特性方程和状态转换图 00 01 11 10 011111 JKQnQn+1=JQn +KQn没有约束条件没有约束条件 表表5.2.5中给出的中给出的T=J=K，D =J=K ，D、T触发器是触发器是JK触发器的特例，包含的意义是什么触发器的特例，包含的意义是什么? J= K=0 J=1 K= J= K=101图图5.2.5(a) JK触发器状态图触发器状态图 J=0K=基本RS触发器0 D、T触发器卡
37、诺图表示及其特性方程、状态转触发器卡诺图表示及其特性方程、状态转换图换图 0 10111 DQn 0 10111 TQnQn+1=TQn+TQn=TQn Qn+1=D D=0 D=1 D=1 D=0 01图图5.2.5(b) D触发器状态图触发器状态图 T=0 T=0 T=1 T=1 01图图5.2.5(c) T 触发器状态图触发器状态图 基本RS触发器05.JK、D、T触发器的时序图触发器的时序图 JK 触发器的时序图触发器的时序图 CP J K Q 图图5.2.6(a) JK时序波形图时序波形图 D 触发器的时序图触发器的时序图基本RS触发器0图图5.2.6(b) D时序波形图时序波形图
38、CP D Q T 触发器的时序图触发器的时序图图图5.2.6(c) T 时序波形图时序波形图 CP T Q 基本RS触发器05.2.3 同步同步J K触发器电路组成和动作特点触发器电路组成和动作特点 电路组成和逻辑符号电路组成和逻辑符号图图5.2.7是与非门和或非门构成的同步是与非门和或非门构成的同步JK触发器的原触发器的原理电路。理电路。图图5.2.7 同步同步JK触发器触发器 S CP R Q Q S R SD RD (a) 与非门逻辑电路与非门逻辑电路 &G3 G4 G1 G2 J K K CP J Q Q R S RD SD (b) 或非门逻辑电路或非门逻辑电路 1G1 G2 G3 G
39、4 111 &基本RS触发器0 在同步在同步RS触发器电路的基础上，增加了输出到输入触发器电路的基础上，增加了输出到输入的大回环交叉反馈，消除输入触发信号均有效时，电路的大回环交叉反馈，消除输入触发信号均有效时，电路出现不定态的问题。出现不定态的问题。 J相当相当S，K相当相当R。同步同步JK触发器逻辑符号如图触发器逻辑符号如图5.2.8所示。所示。J CP K RD Q Q SDJ CP K RD Q Q SD图图5.2.8 JK 触发器的逻辑符号触发器的逻辑符号基本RS触发器0工作原理工作原理 在在CP =0期间，门期间，门G1、G2均输出高电平不变均输出高电平不变( (时钟时钟封锁了输入
40、信号封锁了输入信号) )，使门，使门G3、G4构成的基本构成的基本RS触发器的触发器的输入始终为高电平不变，则与非门构成的同步输入始终为高电平不变，则与非门构成的同步JK触发器触发器的输出将保持原态不变，既的输出将保持原态不变，既Qn+1=Qn 。在在CP=1期间，触发器正常工作，工作原理如下。期间，触发器正常工作，工作原理如下。基本RS触发器0图图5.2.9(a) 与非门同步与非门同步JK触发器工作原理触发器工作原理 1 1 1 0J=0 K=0Q=0， Q=1Q=0， Q=1 CP=1& 1 1 0 1 J=0 K=0Q=1， Q=0Q=1， Q=0 CP=1& JK无效输入，电路保持现态
41、无效输入，电路保持现态不变。不变。 1 0 1 0 J=0 K=1Q=0， Q=1Q=0， Q=1 CP=1& 1 0 0 11 11 0 J=0 K=1Q=1， Q=1Q=1， Q=0Q=0， Q=1 CP=1& K 有效置有效置“0”，从，从“1”到到“0”历经不定态。历经不定态。 问题：和同步问题：和同步RS触发器比较，在电路结构、逻辑功触发器比较，在电路结构、逻辑功能、动作特点上主要有哪些不同能、动作特点上主要有哪些不同?基本RS触发器0图图5.2.9 (b) 与非门同步与非门同步JK触发器工作原理触发器工作原理 0 1 1 01 10 1 J=1 K=0Q=1， Q=1Q=0， Q=
42、1Q=1， Q=0 CP=1& 1 1 0 1 J=1 K=0Q=1， Q=0Q=1， Q=0 CP =1& J 有效置有效置“1”，但从，但从“0”到到“1”历经不定态。历经不定态。 0 1 1 01 10 1 J=1 K=1Q=1， Q=1Q=0， Q=1Q=1， Q=0 CP =1& 1 0 0 11 11 0 J=1 K=1Q=1， Q=1Q=1， Q=0Q=0， Q=1 CP=1& J=K=1，电路反态工作，电路反态工作，“0”到到“1”，或，或“1”到到“0”。 基本特点基本特点基本RS触发器0 时钟有效电平期间，在输入触发信号作用下，电时钟有效电平期间，在输入触发信号作用下，电路
43、能被置路能被置“0”和置和置“1”，且具有记忆能力；从，且具有记忆能力；从“1”置置“0”和和从从“0”置置“1”时，电路分两步动作，且以不定状态过渡；时，电路分两步动作，且以不定状态过渡；存在不定态，有约束条件。存在不定态，有约束条件。 置置“0”和置和置“1”过程中，电路分两步动作，且以不过程中，电路分两步动作，且以不定状态过渡。又称为空翻现象定状态过渡。又称为空翻现象 工作速度高，但抗干扰能力差。工作速度高，但抗干扰能力差。 CP Q “0”“0”1 2 3 4 图图5.2.10 当当J=K=1时，在时，在时钟信号作用下，电路依时钟信号作用下，电路依次反态工作，具有计数能次反态工作，具有
44、计数能力。如图力。如图5.2.10所示。所示。基本RS触发器05.2.4 同步同步D触发器电路组成和动作特点触发器电路组成和动作特点电路组成和逻辑符号电路组成和逻辑符号 D触发器的逻辑电路，可以在触发器的逻辑电路，可以在JK(RS)触发器电路的触发器电路的基础上改进得到，当然，也可以独立设计。基础上改进得到，当然，也可以独立设计。 图图5.2.11(a)所示，是在与所示，是在与非门构成的同步非门构成的同步RS触发器基触发器基础上改进成础上改进成D触发器的原理电触发器的原理电路。也可以用同步路。也可以用同步JK触发器触发器基础上改进而成，如图基础上改进而成，如图5.2.11(b)所示。当然，也可
45、以所示。当然，也可以用与非门或或非门独立设计。用与非门或或非门独立设计。 图图5.2.11(a) RS改进电路改进电路 CP Q Q S R SD RD &G1 G2 G3 G4 &D 基本RS触发器0图图5.2.11(b) JK改进电路改进电路 J CP K Q Q S R SD RD &G3 G4 G1 G2 D D触发器的逻辑符号如图触发器的逻辑符号如图5.2.11(c)所示。所示。Q QSD RD D CP 图图5.2.11(c) 逻辑符号逻辑符号 Q Q SD RD D CP D触发器的逻辑功能只是触发器的逻辑功能只是JK触发器的特例，触发器的特例，D触发触发器又称锁存器，可用来传输
46、、存放输入信号器又称锁存器，可用来传输、存放输入信号(数据数据)。 工作原理工作原理 在在CP=0期间期间，同步同步D触发器的输出将保持原态不变触发器的输出将保持原态不变基本RS触发器0 在在CP=1期间，触发器能正常工作，工作原理如图期间，触发器能正常工作，工作原理如图5.2.12。图图5.2.12 与非门同步与非门同步D触发器工作原理触发器工作原理 D=0CP=1&G3 G4 &G1 G2 Q=0， Q=1Q=0， Q=1101 00 11 11 0 D=0CP=1&G3 G4 &G1 G2 Q=1， Q=0Q=1， Q=110Q=0， Q=1 置置“0”，从，从“1”到到“0”历经不定历
47、经不定态态 1* 1 01 10 1 D=1CP=1&G3 G4 &G1 G2 Q=0， Q=1Q=1， Q=101Q=1， Q=0 D=1CP=1&G3 G4 &G1 G2 Q=1， Q=0Q=1， Q=0010 1 置置“1”，从，从“0”到到“1”历经不历经不定态定态 1* 基本RS触发器0在在CP=0期间，门期间，门G1、G2被时钟封锁了，使门被时钟封锁了，使门G3、G4构成的基本构成的基本RS触发器的输入始终为高电平。则触发器的输入始终为高电平。则D触发触发器输出保持原态不变，既器输出保持原态不变，既Qn+1=Qn。 在在CP=1期间，期间，D触发器正常工作。触发器正常工作。 不论不
48、论Qn=0，还是，还是Qn =1，只要，只要D=0时，将使时，将使Qn+1=D=0，称为触发器置，称为触发器置“0”。 不论不论Qn=0，还是，还是Qn=1，只要，只要D=1时，将使时，将使Qn+1=D=1，称为触发器置，称为触发器置 “1”。 动作特点动作特点 时钟有效电平期间，在输入信号作用下，电路能时钟有效电平期间，在输入信号作用下，电路能被置被置“0”和和“1”，且具有记忆能力。，且具有记忆能力。基本RS触发器0 从从“1”置置“0”和从和从“0”置置“1”时，电路分两步动作，时，电路分两步动作，且以不定且以不定状态过渡。状态过渡。 工作速度低，抗干扰能力差。工作速度低，抗干扰能力差。
49、5.2.5 同步同步T触发器电路组成和动作特点触发器电路组成和动作特点电路组成和逻辑符号电路组成和逻辑符号 同样，同样，T触发器的逻辑电路，可以在触发器的逻辑电路，可以在JK(RS)触发器触发器电路的基础上改进得到，如图电路的基础上改进得到，如图5.2.13(a)所示。当然，也所示。当然，也可以独立设计。可以独立设计。 基本RS触发器0电路组成和逻辑符号电路组成和逻辑符号 同样，同样，T触发器的逻辑电路，可以在触发器的逻辑电路，可以在JK(RS)触发器触发器电路的基础上改进得到，如图电路的基础上改进得到，如图5.2.13(a)所示。当然，也所示。当然，也可以独立设计可以独立设计。图图5.2.1
50、3(b)为同步为同步T触发器的逻辑符号触发器的逻辑符号图图5.2.13 同步同步T触发器原理电路和逻辑符号触发器原理电路和逻辑符号 (a) 与非门逻辑电路与非门逻辑电路 T SD RD CP Q Q &G3 G4 S R &G1 G2 & (b) 逻辑符号逻辑符号 Q Q SD RD T CP Q Q SD RD T CP 基本RS触发器0工作原理工作原理图图5.2.14 同步同步 T 触发器工作原理触发器工作原理CP=1&G3 G4 &G1 G2 T=0Q=0， Q=1Q=0， Q=1 1 1 1 0 CP=1&G3 G4 &G1 G2 T=0Q=1， Q=0Q=1， Q=0 1 1 0 1
51、 T=0，电路保持现态不变，电路保持现态不变，Qn+1=Qn 0 1 1 0 1 1 0 1 CP=1&G3 G4 &G1 G2 T=1Q=0， Q=1Q=1， Q=1Q=1， Q=0 1 0 0 1 1 1 1 0 CP=1&G3 G4 &G1 G2 T=1Q=1， Q=0Q=1， Q=1Q=0， Q=1T=1，电路反态工作，电路反态工作，01，10基本RS触发器0在在CP=0期间，门期间，门G1、G2被时钟封锁，使门被时钟封锁，使门G3、G4构成的基本构成的基本RS触发器的输入始终为高电平。触发器的输入始终为高电平。 T触发触发器的输出保持原态不变，既器的输出保持原态不变，既Qn+1=Qn
52、。 在在CP=1期间，期间，T触发器正常工作。触发器正常工作。 基本动作特点和基本动作特点和D触发器相同。触发器相同。 不论不论Qn=0，还是，还是Qn=1，只要，只要T=0时，将使时，将使Qn+1=Qn ，称为触发器，称为触发器 “保持工作保持工作” 。 不论不论Qn=0，还是，还是Qn=1，只要，只要T=1时，将使时，将使Qn+1=Qn ，称为触发器，称为触发器 “反态工作反态工作”。 动作特点动作特点 基本RS触发器0 5.3 主从触发器和边沿触发器主从触发器和边沿触发器5.3.1 主从主从RS触发器触发器5.3.2 主从主从JK触发器触发器 5.3.3 主从主从D、T触发器触发器 5.
53、3.4 边沿触发器边沿触发器基本RS触发器05.3.1 主从主从RS触发器触发器主从主从RS触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号主从主从RS触发器电路和逻辑符号如图触发器电路和逻辑符号如图5.3.1和和.2所示。所示。Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(b) 图图5.3.1 主从主从RS触发触发器原理电路器原理电路Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 基本RS触发器0Q Q
54、 R S (a) CP 是由两个相同的同步是由两个相同的同步RS触发器串联组合而成，分别触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相的。信号总是反相的。工作原理工作原理下面对图下面对图5.3.1(a)所示的电路进行分析。对应的逻辑所示的电路进行分析。对应的逻辑符号见图符号见图5.3.2(b)。图图5.3.2 主从主从RS触发器的逻辑符号触发器的逻辑符号Q Q R S (b) CP Q Q R S (c) CP Q Q R S (d) CP 基本RS触发器0Q Q CP R S RD SD Q2 Q2 RD
55、从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 在在CP=0期间，主触发器被时期间，主触发器被时钟信号封锁，从触发器的输入钟信号封锁，从触发器的输入态不会改变，则主从态不会改变，则主从RS触发器的触发器的输出状态保持不变。即输出状态保持不变。即Qn+1=Qn。在在CP=1期间，主触发器工作，期间，主触发器工作，其输出状态其输出状态Q1n+1随着输入信号随着输入信号R和和S的变化而改变。但从触发的变化而改变。但从触发器被时钟封锁，它的输出不变。则主从器被时钟封锁，它的输出不变。则主从RS触发器状态仍触发器状态仍保持不变。即保持不变。即Qn+1=Qn 。
56、在在CP从从0到到1(上升沿上升沿)时刻，主触发器从锁定到工作，时刻，主触发器从锁定到工作，同时从触发器从工作到被锁定，则主从同时从触发器从工作到被锁定，则主从RS 触发器状态触发器状态保持不变。即保持不变。即Qn+1=Qn。基本RS触发器0Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 &(a) 在在CP从从1到到0(下降沿下降沿)时刻，时刻，主触发器从工作到锁定，同时，主触发器从工作到锁定，同时，从触发器从封锁到工作。主从从触发器从封锁到工作。主从RS触发器的输出状态，由触发器的输出状态，由CP=1最后时
57、刻输入的最后时刻输入的R、S和相应的和相应的现态现态Qn决定，仍遵循基本决定，仍遵循基本RS触触发器逻辑原理工作。发器逻辑原理工作。基本RS触发器0 CP下降沿下降沿 CP上升沿上升沿 CP R S Q2 从从 R2 CP2 S2 Q1 主主 R1 CP1 S1 & Q Q Q1 Q1 时间时间t t0 时刻时刻 CP CP=0期间期间 CP=1期间期间 CP=0期间期间 主主Q1不工作不工作 主主Q1工作工作 主主Q1不工作不工作 从从Q2 工作工作 从从Q2不工作不工作 从从Q2 工作工作 主从触发器主从触发器Q 如何工作如何工作 ？ 主触发器主触发器Q1和从触发器和从触发器Q2串联接力工
58、作，串联接力工作，好象交接不畅通好象交接不畅通 ? 如何解决如何解决 ? 按信号流程，主触发器按信号流程，主触发器Q1在先，在先， 从触发器从触发器Q2在后，仔细研究可以找到交接之处！在后，仔细研究可以找到交接之处！交接：主触发器交接：主触发器Q1交给从触发器交给从触发器 Q2。且必。且必须是工作时交接！须是工作时交接！Q1 Q2 Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 特性表和特性方程特性表和特性方程基本RS触发器0CP QnR SQn+1说明说明0 1 Qn锁定保持锁定保持0 0Qn保持保持0 11置置“1”1 00置置“0”1 11*不定态不定态表
59、表5.3.1主从主从RS触发器特性表触发器特性表 主从主从 RS 触发器动作特点和缺陷触发器动作特点和缺陷只在时钟信号每个周期内的有效沿时刻工作只在时钟信号每个周期内的有效沿时刻工作(时钟的时钟的上升沿或下降沿上升沿或下降沿)。因此，抗干扰能力有所提高。因此，抗干扰能力有所提高。这种主从这种主从RS触发触发器只在时钟信号的下器只在时钟信号的下降沿时刻工作，输出降沿时刻工作，输出状态的更新遵循基本状态的更新遵循基本RS触发器逻辑原理。触发器逻辑原理。根据以上分析结果列根据以上分析结果列特性表特性表5.3.1。主从主从RS触发器特性方程和基本触发器特性方程和基本RS触发器的相同。触发器的相同。基本
60、RS触发器0 但在置但在置“0”和置和置“1”时，电路的输出状态仍以不定时，电路的输出状态仍以不定状态的方式过渡；当输入信号均有效时，仍然存在不定状态的方式过渡；当输入信号均有效时，仍然存在不定态，有约束条件。态，有约束条件。5.状态转换图和时序波形图状态转换图和时序波形图主从主从RS触发器的状态转换图和基本触发器的状态转换图和基本RS触发器的相触发器的相同。波形图画法如图同。波形图画法如图5.3.3所示。所示。 S R CP 不定不定状态状态Q图图5.3.3 主从主从RS触发器时序波形图触发器时序波形图基本RS触发器05.3.2 主从主从JK触发器触发器主从主从JK触发器的电路组成和逻辑符号
61、触发器的电路组成和逻辑符号主从主从JK触发器电路和逻辑符号如图触发器电路和逻辑符号如图5.3.4和和.5所示。所示。图图5.3.4 主主从从JK触发器触发器原理电路原理电路Q Q CP K J RD SD Q2 Q2 RD 从从 SD K2 CP2 J2 Q1 Q1 RD 主主 SD K1 CP1 J1 &(a) Q Q CP K J RD SD Q2 Q2 RD 从从 SD K2 CP2 J2 Q1 Q1 RD 主主 SD K1 CP1 J1 &(b) 基本RS触发器0是由两个相同的同步是由两个相同的同步JK触发器串联组合而成，分别触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从
62、触发器的时钟称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。信号总是反相。工作原理工作原理对图对图5.3.1(a)所示的电路进行分析。所示的电路进行分析。在在CP=0期间，时钟信号锁定主触发器，从触发器工期间，时钟信号锁定主触发器，从触发器工作，但从触发器输入状态不会改变，则主从作，但从触发器输入状态不会改变，则主从JK触发器触发器图图5.3.5 主从主从JK触发器的逻辑符号触发器的逻辑符号Q Q J K CP Q Q J K CP 基本RS触发器0的状态不变。即的状态不变。即Qn+1=Qn。在在CP=1期间，主触发器工作，输出状态期间，主触发器工作，输出状态Q1n+1随着随着输
63、入信号输入信号J和和K的变化而改变。时钟封锁从触发器，使其的变化而改变。时钟封锁从触发器，使其输出保持不变。则主从输出保持不变。则主从JK触发器状态仍保持原态不变。触发器状态仍保持原态不变。即即Qn+1=Qn。在在CP从从0到到1(上升沿上升沿)时刻，主触发器从锁定到工作，时刻，主触发器从锁定到工作，同时，从触发器从工作到被锁定，则主从同时，从触发器从工作到被锁定，则主从JK触发器保持触发器保持原态不变。即原态不变。即Qn+1=Qn。在在CP从从1到到0(下降沿下降沿)时刻，主触发器从工作转为锁时刻，主触发器从工作转为锁定，同时从触发器解除封锁开始工作。主从触发器状态定，同时从触发器解除封锁开
64、始工作。主从触发器状态取决于取决于CP=1最后时刻的输入最后时刻的输入J、K和相应的现态决定的和相应的现态决定的次态。次态。基本RS触发器0主从主从JK触发器的工作原理，即主从触发器的工作原理，即主从JK触发器输出次触发器输出次态态Qn+1，由，由CP有效沿时刻的输入有效沿时刻的输入J、K和相应的现态和相应的现态Qn决定。与同步决定。与同步JK触发器逻辑相同。触发器逻辑相同。特性表和特性方程特性表和特性方程通过以上分析可知，主从通过以上分析可知，主从JK触发器只在时钟有效沿触发器只在时钟有效沿时刻工作时刻工作，输出状态的更新遵循输出状态的更新遵循JK触发器逻辑原理。触发器逻辑原理。输入触发信号
65、输入触发信号J、K 为高电平有效方式。为高电平有效方式。根据以上分析，结果列特性表根据以上分析，结果列特性表 5.3.2 。基本RS触发器0CP QnJ KQn+1说明说明0 1 Qn锁定保持锁定保持0 0Qn保持保持0 10置置“0”1 01置置“1”1 1反态反态表表5.3.2主从主从JK触发器特性表触发器特性表 动作特点和缺陷动作特点和缺陷只在时钟信号每个周期内的有效沿时刻动作只在时钟信号每个周期内的有效沿时刻动作(要么是要么是时钟的上升沿，要么是时钟的下降沿时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能。因此，抗干扰能力有所提高。力有所提高。Qn 基本RS触发器0 但在置但在置“0
66、”和置和置“1”时，电路的输出状态仍以不定状时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态形式态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。确定，没有约束条件。5.状态转换图和时序波形图状态转换图和时序波形图主从主从JK触发器的状态转换图和同步触发器的状态转换图和同步JK触发器的相同。触发器的相同。波形图画法如图波形图画法如图5.3.6所示。所示。Q K J CP 图图5.3.6 时序波形图时序波形图基本RS触发器05.3.3 主从主从D、T触发器触发器主从主从D、T触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号主从主从D、T触发器电路和逻
67、辑符号如图触发器电路和逻辑符号如图5.3.7和和.8所示所示图图5.3.7 主从主从D、T触发器触发器原理电路原理电路Q Q CP D RD SD Q2 Q2 RD 从从 SD CP2 D2 Q1 Q1 RD 主主 SD CP1 D1 &(a) Q Q CP T RD SD Q2 Q2 RD 从从 SD CP2 T2 Q1 Q1 RD 主主 SD CP1 T1 &(b) 基本RS触发器0是由两个相同的同步是由两个相同的同步D、T触发器串联组合而成，分触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。钟信号总是反
68、相。工作原理工作原理在在CP=0、1期间，主触发器被时钟信号锁定，从触期间，主触发器被时钟信号锁定，从触发器的输入状态不会改变，则主从发器的输入状态不会改变，则主从D、T触发器的状态不触发器的状态不变。即变。即Qn+1=Qn。图图5.3.8 主从主从D、T触发器的逻辑符号触发器的逻辑符号Q Q D (a) CP Q Q D CP Q Q T (b) CP Q Q T CP 基本RS触发器0在在CP从从0到到1(上升沿上升沿)时刻，主从时刻，主从D触发器工作主锁触发器工作主锁定不工作仍保持原态不变。即定不工作仍保持原态不变。即Qn+1=Qn。在在CP从从1到到0(下降沿下降沿)时刻，主从时刻，主
69、从D触发器工作。触发器工作。在在CP从从0到到1(上升沿上升沿)时刻，主从时刻，主从T触发器工作。触发器工作。在在CP从从1到到0(下降沿下降沿)时刻，主从时刻，主从T触发器工作主锁触发器工作主锁定不工作仍保持原态不变。即定不工作仍保持原态不变。即Qn+1=Qn。特性表和特性方程特性表和特性方程D、T触发器特性表见表性触发器特性表见表性5.3.2。基本RS触发器0CPQnDQn+1说明说明0 1Qn锁定保持锁定保持00置置“0”11置置“1” 表表5.3.3 主从主从D触发器特性表触发器特性表 表表5.3.4 主从主从T触发器特性表触发器特性表 CP QnTQn+1说明说明0 1Qn锁定保持锁
70、定保持0Qn保持保持1反态反态Qn+1=TQn+TQn Qn+1=D 动作特点和缺陷动作特点和缺陷只在时钟信号每个周期内的有效沿时刻动作只在时钟信号每个周期内的有效沿时刻动作(要么是要么是时钟的上升沿，要么是时钟的下降沿时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能。因此，抗干扰能力有所提高。力有所提高。 Q n基本RS触发器0 但在置但在置“0”和置和置“1”时，电路的输出状态仍以不定状时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态形式态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。确定，没有约束条件。5.状态转换图和时序波形图状态转换图和时
71、序波形图主从主从D、T触发器的状态转换图和同步触发器的状态转换图和同步D、T触发器触发器的相同。波形图画法如图的相同。波形图画法如图5.3.9所示。所示。Q D CP Q T CP 图图5.3.9 主从主从D、T触发器波形图画法触发器波形图画法基本RS触发器05.3.4 边沿触发器边沿触发器负边沿负边沿JK触发器触发器电路组成电路组成 负边沿负边沿JK触发器的逻辑电路和逻辑符号如图触发器的逻辑电路和逻辑符号如图5.3.10所示。所示。功能分析功能分析 负边沿负边沿JK触发器电路在工作时，要求其与非门触发器电路在工作时，要求其与非门G3、G4的平均延迟时间的平均延迟时间tpd1 比与或非门比与或
72、非门G1、G2构成的基本构成的基本触发器的平均延迟时间触发器的平均延迟时间tpd2 要长，起延时触发作用。要长，起延时触发作用。 基本RS触发器0图图 5.3.10 负边沿负边沿 JK 触发器逻辑电路和逻辑符号触发器逻辑电路和逻辑符号 Q J K CP 逻辑符号逻辑符号 J CP K SD RD 1&1& Q Q S R G1 G2 A B & G3 G4 C D CP=1期间，与或非门输出为：期间，与或非门输出为： 所以，触发器状态保持不变。和与非门所以，触发器状态保持不变。和与非门G3、G4的输出无关的输出无关. Qn+1=Qn+JQn=Qn ； Qn+1=Qn+KQn=Qn 。基本RS触
73、发器0 CP=0期间，门期间，门G3、G4输出为输出为Y4=Y3=1，使与或非门，使与或非门G1、G2构成的基本构成的基本 RS触发器的输入无效，触发器的状态仍保持不变。具触发器的输入无效，触发器的状态仍保持不变。具体计算如下：体计算如下： R=S=Y4=Y3=1。 Qn+1=0+1 Qn=Qn ； Qn+1=0+1 Qn=Qn 。 CP时刻：时刻：CP=1时，触发器输出用时，触发器输出用Q1表示，之后的表示，之后的CP=0时时触发器输出用触发器输出用Q0表示，具体计算如下：表示，具体计算如下： CP时刻：时刻：CP=0时，触发器输出用时，触发器输出用Q0表示，之后的表示，之后的CP=1 时时
74、触发器输出用触发器输出用Q1表示，具体计算如下，可知触发器的输出状态还表示，具体计算如下，可知触发器的输出状态还是不变。是不变。 Q0n+1=0+1 Qn=Qn ； Q0n+1=0+1 Qn=Qn 。 Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。基本RS触发器0此时，门此时，门G3、G4的输出的输出Y3和和Y4如下。之后，如下。之后，CP=0时，与或时，与或非门中的非门中的A、D与门结果为与门结果为0，同时门，同时门G3、G4被封锁；门被封锁；门G1、G2变为与非门基本变为与非门基本RS触发器，考虑到门电路的传输延迟时间触发器，考虑到门电路的传输延迟时间tpd ，不难
75、得到不难得到JK触发器状态方程。触发器状态方程。 R=Y4=JQn ；S=Y3=KQn 。 Qn+1=S+RQn=JQn+KQnQn=JQn+KQn 。 由上述分析得出，在由上述分析得出，在CP脉冲下降沿时刻，触发器按类同于主脉冲下降沿时刻，触发器按类同于主从从JK触发器逻辑原理工作。故称为负边沿触发器逻辑原理工作。故称为负边沿JK触发器。其状态表、触发器。其状态表、状态图、时序图与主从状态图、时序图与主从JK触发器基本相同。触发器基本相同。 Q1n+1=Qn+1Qn=Qn ； Q1n+1=Qn+1Qn=Qn 。基本RS触发器0 维持阻塞维持阻塞D触发器触发器 电路组成电路组成 置置 1 维维
76、 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4 D &G5 G6 维持阻塞触发器有维持阻塞触发器有JK、T、D等几种功能，产品较多的是维持等几种功能，产品较多的是维持阻塞阻阻塞阻D触发器。维持阻塞触发器。维持阻塞D触发触发器，原理如图器，原理如图 5.3.11所示。所示。图图5.3.11 维持阻塞维持阻塞D触发器触发器原理电路原理电路 功能分析功能分析 CP=0期间，与门期间，与门 G3、G4 被封锁，锁，输出被封锁，锁，输出G4=G3=1，使与门使与门G1、G2构成的基本构成的基本RS 触发器输入无效，则触发器输入无效，则D触
77、发器的触发器的输出状态保持不变，输出状态保持不变，Qn+1=Qn。基本RS触发器0 置置 1 维维 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4 D &G5 G6 CP=1期间，若期间，若G3=0，G4 =1 ，则置，则置“0”维持线保证维持线保证G5= 1，置，置“1”维持线和置维持线和置“1”阻塞线保证阻塞线保证G6=0，使，使G3=0，G4=1不不 会变化，和输入会变化，和输入D无关，则无关，则D触发触发器输出状态保持不变；若器输出状态保持不变；若G3= 1，G4=0，置，置“0”阻塞线保证阻塞线保证G3 =1，即使，即使
78、G4变为变为“1”，对门，对门G1、G2构成的基本构成的基本RS触发器的输入触发器的输入也无效，则也无效，则D触发器的输出状态保持不变。仍和输入触发器的输出状态保持不变。仍和输入D无关，也确无关，也确保触发器状态不会空翻。保触发器状态不会空翻。CP时刻，时刻，CP=1时与门时与门G3、G4的输出和触发信号的输出和触发信号D无关，无关，且其输出和触发信号且其输出和触发信号D无关，且其输出不会改变与门无关，且其输出不会改变与门G1、G2构成构成基本RS触发器0的基本的基本 RS 触发器的输出。之后的触发器的输出。之后的CP=0时，与门时，与门G1、G2构成的构成的基本基本RS触发器的输入无效，则触
79、发器的输入无效，则D触发器保持原态。触发器保持原态。 CP时刻，时刻，CP=0 时，置时，置“1”维持线和置维持线和置“0”维持线均反馈维持线均反馈 “1”，使触发信号，使触发信号D输入成功，之后输入成功，之后CP=1时，与门时，与门G3、G4开始工作，开始工作，传输传输D到与门到与门G1、G2构成的基本构成的基本RS触发器的输入端，则触发器的触发器的输入端，则触发器的输出状态才能更新。输出状态才能更新。 触发器输出状态的更新遵循触发器输出状态的更新遵循Qn+1=D。 置置 1 维维 持持 线线 置置 0维维持持线线 置置0阻阻塞塞线线置置1阻阻塞塞线线&Q Q G1 G2 CP &G3 G4
80、 D &G5 G6 基本RS触发器0该触发器为时钟上升沿有效边缘该触发器为时钟上升沿有效边缘D触发器。其状态表、状态触发器。其状态表、状态图、时序图与主从图、时序图与主从D触发器基本相同。触发器基本相同。 CMOS 边沿触发器边沿触发器 电路组成电路组成 CMOS边沿触发器触发器边沿触发器触发器有有JK、T、D等几种功能，等几种功能， CMOS边沿边沿D触发器原理如图触发器原理如图 5.3.12所示。所示。 图图5.3.12 CMOS边沿边沿D触发器原理电路触发器原理电路CP CP TG11 D TG21CP CP CP CP CP CP TG31Q TG41 Q 功能分析功能分析 CP=0期
81、间，门期间，门TG2、TG3被封锁被封锁呈现高阻态，呈现高阻态，TG3阻断了触发信号阻断了触发信号D基本RS触发器0的传输，门的传输，门TG1、TG4传输工作，传输工作，TG4与自已的非门构成闭路，使与自已的非门构成闭路，使D触发器输出状态保持不变，即触发器输出状态保持不变，即 Qn+1=Qn。 CP=1期间，门期间，门TG1、TG4被封被封锁呈现高阻态，锁呈现高阻态，TG1阻断了触发信阻断了触发信号号D 的输入，门的输入，门TG2、TG3传输工传输工作，作，TG2与自已的非门构成闭路，与自已的非门构成闭路，使使D触发器输出状态保持不变，即触发器输出状态保持不变，即Qn+1=Qn。CP时刻，时
82、刻，CP=1使使TG1、TG4高阻，阻断触发信号高阻，阻断触发信号D，输出，输出不变，且和不变，且和D无关。之后的无关。之后的CP=0又使又使TG2、TG3高阻，仍阻断触高阻，仍阻断触发信号发信号D，门，门TG4使电路输出状态不变，则使电路输出状态不变，则D触发器仍保持原态。触发器仍保持原态。CP CP TG11 D TG21CP CP CP CP CP CP TG31Q TG41 Q 基本RS触发器0CP时刻，时刻，CP=0使门使门TG2、TG3呈现高阻态，门呈现高阻态，门TG1、TG4传输工作。门传输工作。门TG3阻断阻断D的传输，的传输，TG4使使D触发器状态保持；之后，触发器状态保持；
83、之后，CP=1使门使门TG1、TG4 呈现高阻态，门呈现高阻态，门TG2、TG3传输工作。传输工作。TG2工作保存工作保存CP=0最后时刻输入的最后时刻输入的D，TG3传输工作，使传输工作，使D触发器输触发器输出状态为：出状态为：Qn+1 =D。该触发器为时钟上升沿有效边缘该触发器为时钟上升沿有效边缘D触发器。其状态表、状态触发器。其状态表、状态图、时序图与主从图、时序图与主从D触发器基本相同。触发器基本相同。【思考题】【思考题】 1. 边沿触发器和主从触发器在电路结构、逻辑功能和动作特边沿触发器和主从触发器在电路结构、逻辑功能和动作特点上主要有哪些不同点上主要有哪些不同 ? 2. 边沿触发器
84、如何克服空翻和振荡的边沿触发器如何克服空翻和振荡的 ?基本RS触发器05.4 触发器逻辑功能的相互转换触发器逻辑功能的相互转换5.5.1 JK触发器转换成触发器转换成 RS、D、T 触发器触发器5.5.2 D 触发器转换成触发器转换成 RS、JK、T触发器触发器5.5.3 T 触发器转换成触发器转换成 RS、JK、D触发器触发器5.5.4 RS触发器转换成触发器转换成 JK、D、T 触发器触发器基本RS触发器0 转换电路如图转换电路如图5.5.1所示。所示。 图图5.5.1 转换电路转换电路 5.5.1 JK触发器转换成其它触发器触发器转换成其它触发器比较比较JK和和RS、D、T触发器的特性方
85、程，可得：触发器的特性方程，可得： S R &Q Q J CP K D &Q Q J CP K D &Q Q J CP K T &Q Q J CP K T Q Q J CP K J=SQn=D=DQn=T=TQn ；K=SRQn=D=DQn=T=TQn。基本RS触发器0图图5.5.2 转换电路转换电路 5.5.2 D触发器转换成其它触发器触发器转换成其它触发器比较比较D和和RS、JK、T触发器的特性方程，可得：触发器的特性方程，可得： R S & Q Q CP D &1K J Q Q CP D &1& T Q Q CP D &1&D=S+RQn=SRQn；D=JQn+KQn =JQn KQn；
86、D=TQn +TQn =TQn TQn 基本RS触发器0图图5.5.3 转换电路转换电路 5.5.3 T触发器转换成其它触发器触发器转换成其它触发器比较比较T和和RS、JK、 D触发器的特性方程，可得：触发器的特性方程，可得： R S & Q Q CP D &1K J Q Q CP D &1& T Q Q CP D &1&T=SQn+SRQn；T=JQn+KQn ；T=DQn+DQn。基本RS触发器05.5.4 RS触发器转换成其它触发器触发器转换成其它触发器比较比较RS和和JK、D、T触发器的特性方程，可得触发器的特性方程，可得： 转换电路如图转换电路如图 5.5.4 所示。所示。 图图5.
87、5.4 转换电路转换电路 J K & Q Q S CP R D & Q Q S CP R D & Q Q S CP R T & Q Q S CP R T Q Q S CP R S=JQn=D=DQn=T =TQn；R=KQn=D=DQn=T =TQn。基本RS触发器0 5.5 触发器的集成产品和典型应用触发器的集成产品和典型应用5.5.1集成触发器简介集成触发器简介5.5.2触发器典型应用触发器典型应用基本RS触发器05.5.1集成触发器简介集成触发器简介 1. 74LS76112为下降沿双为下降沿双JK触发器，触发器，74LS7411为下降沿双为下降沿双D触发器，管脚排列如图触发器，管脚排列
88、如图5.5.1所示。所示。图图5.5.1 74LS112 、74 管脚排列图管脚排列图 VCC 1RD 2RD 2CP 2K 2J 2SD 2Q 1CP 1K 1J 1SD 1Q 1Q 2Q GND 16 9 74LS112 1 8 14 874LS74 1 7VCC 2RD 2D 2CP 2SD 2Q 2Q 1RD 1D 1CP 1SD 1Q 1Q GND 基本RS触发器0 2. CC4027为下降沿双为下降沿双JK触发器，管脚排列如图触发器，管脚排列如图5.5.2所示。所示。1Q 1Q 1CP 1RD 1K 1J 1SD VSS VDD 2Q 2Q 2CP 2RD 2K 2J 2SD 16
89、 9CC4027 1 801Q nQ n10Q nQn+110Q nQ n01Q n 0 0 0 11 0 1 101111111011111Qn+1J KCPSDRD输输 出出输输 入入图图5.5.2CC4027 管脚排列图管脚排列图表表5.5.1 CC4027 的功能表的功能表 3. 集成触发器产品的主要型号和功能说明见表集成触发器产品的主要型号和功能说明见表5.5.2基本RS触发器0逻辑逻辑功能功能型号型号代码代码 基本功能基本功能型号型号代码代码基本功能基本功能JK触触发器发器70与门输入与门输入,上升沿上升沿,带异带异步步71与或门输入与或门输入,主从主从,带清零带清零76下降沿双下
90、降沿双,带异步带异步72与或门输入与或门输入,主从主从,带异步带异步107下降沿双下降沿双,带清零带清零108下降沿双下降沿双,带预置带预置/公共清零公共清零109上升沿双上升沿双,带异步带异步110与门输入与门输入,主从主从,带异步带异步/数据锁定数据锁定功能功能112下降沿双下降沿双,带异步带异步111双主从双主从,带异步带异步/数据锁定功能数据锁定功能D触触发器发器74上升沿双上升沿双,带异步带异步174上升沿六上升沿六,带公共清零带公共清零175上升沿四上升沿四,带公共清零带公共清零374上升沿八上升沿八D触发器触发器375二位双二位双D锁存器锁存器377上升沿八上升沿八D沿触发器沿触
91、发器表表5.5.2. 集成触发器产品的主要型号和功能集成触发器产品的主要型号和功能基本RS触发器0型号型号代码代码基本功能基本功能型号型号代码代码基本功能基本功能116四位双锁存器四位双锁存器125四总线缓冲器四总线缓冲器173四位四位D寄存器寄存器244八缓冲八缓冲/驱动驱动/总线接收器总线接收器245把双总线发送把双总线发送/接收器接收器279四四D锁存器锁存器373八八D锁存器锁存器续表续表5.5.2. 集成触发器产品的主要型号和功能集成触发器产品的主要型号和功能基本RS触发器05.5.2 触发器典型应用触发器典型应用1 1构成串行加法器构成串行加法器图图 5.5.3 串行加法器原理电路
92、串行加法器原理电路 A i B i CP Q D A i SOB i C i-1 -1 CO S i Z Q Q K J 1&=1=1 A i B i CP Z=AiBiQn Qn+1=AiBi+AiQn+BiQn Si=AiBiCi- -1 Ci=AiBi+AiCi- -1+BiCi- -1 基本RS触发器02 2构成节拍发生器构成节拍发生器 J1 Q1K1 W 0 W 1 W 2 W 3 CP 1&11&11&11&1 J2 Q2K2 Q2n+1=Q1nQ2n+Q1nQ2n=Q1n W0=Q2nQ1n W1=Q2nQ1n W2=Q2nQ1n W3=Q2nQ1n图图 5.5.4 Q1n+1=
93、Q2nQ1n+Q2nQ1n =Q2n设触发器的初态为设触发器的初态为”0”，即，即Q1n=0，Q2n=0，电路工作电路工作波形如图波形如图5.5.5所示。所示。W0W1W2W312345 CP 图图5.5.5基本RS触发器0图图5.5.6 单脉冲发生器单脉冲发生器 3 3单脉冲发生器单脉冲发生器 “1” FF2FF1uI “1” 1J Q1 C11K RD uO1J Q2 C11K RD S(a)(b)12345678 uI 9Q2Q1 J2 5.5.频率变换电路频率变换电路 用触发器和门电路可以组成频率变换电路，如分频用触发器和门电路可以组成频率变换电路，如分频电路、倍频电路等，原理电路及工作波形如图电路、倍频电路等，原理电路及工作波形如图5.5.7和图和图5.5.8所示。所示。基本RS触发器0图图5.5.7 分频电路分频电路 “1” 1T Q C1 RD CP “1” 1J Q C11K RD CP 1D Q C1 RD CP CP 1 2 3 45 67 8 9Q “1” 1R Q C11S RD CP 图图5.5.8 倍频电路倍频电路uIuO1D Q C1 RD =1uI | | tpd uO基本RS触发器05 5构成抢答器构成抢答器图图5.5.9 抢答器原理电路抢答器原理电路基本RS触发器0
