《清华大学冯博琴微机原理存储器系统final课件》由会员分享，可在线阅读，更多相关《清华大学冯博琴微机原理存储器系统final课件（111页珍藏版）》请在金锄头文库上搜索。
1、第第5章章 存储器系统存储器系统清华大学冯博琴微机原理存储器系统(final第一节第一节 概概述述清华大学冯博琴微机原理存储器系统(final在现代计算机中，存储器是核心组成部分之一。因在现代计算机中，存储器是核心组成部分之一。因为有了它，计算机才具有为有了它，计算机才具有“记忆记忆”功能功能，才能把程序及，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。而自动完成信息处理的功能。存储器的性能指标有：容量、速度和成本。存储器的性能指标有：容量、速度和成本。容量：容量：存储器系统的容量越大，表明其能够保存的
2、信存储器系统的容量越大，表明其能够保存的信息量越多，相应计算机系统的功能越强；息量越多，相应计算机系统的功能越强；速度：速度：一般情况下，相对于高速一般情况下，相对于高速CPU，存储器的存取存储器的存取速度总要慢速度总要慢1-2个数量级；个数量级；成本：成本：存储器的位成本也是存储器的重要性能指标。存储器的位成本也是存储器的重要性能指标。清华大学冯博琴微机原理存储器系统(final从整体看，其从整体看，其速度接近高速缓存的速度速度接近高速缓存的速度，其，其容量容量接近辅助存储器的容量接近辅助存储器的容量，而，而位成本接近廉价慢速位成本接近廉价慢速辅存辅存的平均价格。的平均价格。在计算机系统中常
3、采用三级存储器结构在计算机系统中常采用三级存储器结构内存储器内存储器内存储器内存储器（使用半导体存储器芯片）（使用半导体存储器芯片）（使用半导体存储器芯片）（使用半导体存储器芯片）CacheCacheCacheCache存储器存储器存储器存储器主存储器主存储器主存储器主存储器(RAM(RAM(RAM(RAM和和和和ROM)ROM)ROM)ROM)外存储器（软盘、硬盘、光盘）外存储器（软盘、硬盘、光盘）外存储器（软盘、硬盘、光盘）外存储器（软盘、硬盘、光盘）后备存储器（磁带、光盘）后备存储器（磁带、光盘）后备存储器（磁带、光盘）后备存储器（磁带、光盘）外存储器外存储器外存储器外存储器( (辅助存
4、储器辅助存储器辅助存储器辅助存储器) )清华大学冯博琴微机原理存储器系统(final存储器分类存储器分类 随着计算机系统结构的发展和器件的发展，存随着计算机系统结构的发展和器件的发展，存储器的种类日益繁多，分类的方法也有很多种。储器的种类日益繁多，分类的方法也有很多种。1)按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类从理论上讲，从理论上讲，只要有两个明显稳定的物理状态只要有两个明显稳定的物理状态的器件和介的器件和介质都能用来存储二进制信息。质都能用来存储二进制信息。磁芯存储器磁芯存储器 (硬盘硬盘)半导体存储器半导体存储器 (内存内存)光电存储器光电存储器 (光盘光盘)磁膜
5、，磁泡存储器磁膜，磁泡存储器 (磁带磁带)存储器存储器清华大学冯博琴微机原理存储器系统(final2) 按存取方式分类按存取方式分类RAM(Random Access Memory随机存取存储器随机存取存储器)通过指令可以随机地、个别地对各个存储单元进行通过指令可以随机地、个别地对各个存储单元进行访问。访问。访问所需时间基本固定访问所需时间基本固定，而与存储单元地址，而与存储单元地址无关。无关。计算机的内存主要采用随机存储器。计算机的内存主要采用随机存储器。随机存储器多采用随机存储器多采用MOS(金属氧化物半导体金属氧化物半导体)型半型半导体导体集成电路芯片制成。易失性。集成电路芯片制成。易失
6、性。DRAM（动态随机存取存储器）动态随机存取存储器）SRAM（静态随机存取存储器）静态随机存取存储器）清华大学冯博琴微机原理存储器系统(finalROM（Read Only Memory只读存储器只读存储器）只能读出不能写入的存储器，它通常用来存放固定只能读出不能写入的存储器，它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由不变的程序、汉字字型库、字符及图形符号等。由于它和于它和RAM分享主存的地址空间，所以仍分享主存的地址空间，所以仍属于主属于主存的一部分存的一部分。Mask ROM（掩膜掩膜ROM）PROM（Programmable ROM）EPROM（Erasable P
7、rogrammable ROM）Flash ROM（快擦除快擦除ROM，或闪速存储器）或闪速存储器）清华大学冯博琴微机原理存储器系统(final3) 按在计算机中的作用分类按在计算机中的作用分类可分为可分为主存主存(内存内存), 辅存辅存(外存外存), 缓冲存储器缓冲存储器等。主存等。主存速度快，容量小，位价格较高；辅存速度慢，容量大，速度快，容量小，位价格较高；辅存速度慢，容量大，位价格低；缓冲存储器用在两个不同工作速度的部件位价格低；缓冲存储器用在两个不同工作速度的部件之间之间, 在交换信息过程中起缓冲作用在交换信息过程中起缓冲作用半导体半导体存储器存储器只只 读读存储器存储器ROM随机存
8、随机存取存储取存储器器RAM静态随机存储器静态随机存储器SRAM（高速）高速）动态随机存储器动态随机存储器DRAM（低速）低速）掩膜掩膜ROM（Mask ROM）可编程可编程ROM（PROM）可擦除可擦除PROM（EPROM）快擦除存储器（快擦除存储器（Flash ROM）（用于（用于Cache） （用于主存储器）（用于主存储器）（BIOS存储器）存储器）清华大学冯博琴微机原理存储器系统(final主存储器主存储器RAMROM快擦型存储器快擦型存储器辅助存储器辅助存储器缓冲存储器缓冲存储器存储器存储器双极型半导体存储器双极型半导体存储器MOS存储器存储器(动态动态, 静静态态)可编程只读存储器
9、可编程只读存储器PROM可擦除可编程只读存储器可擦除可编程只读存储器 EPROM,EEPROM掩膜型只读存储器掩膜型只读存储器MROM磁盘存储器磁盘存储器磁带存储器磁带存储器光盘存储器光盘存储器清华大学冯博琴微机原理存储器系统(final一般使用一般使用DRAM芯片组成芯片组成 存储容量存储容量 含义：指存储器所包含的含义：指存储器所包含的存储单元的总数存储单元的总数 单位：单位：MB（1MB220字节）或字节）或GB（1GB230字节）字节） 每每个个存存储储单单元元（一一个个字字节节）都都有有一一个个地地址址，CPU按按地地址对存储器进行访问址对存储器进行访问 存取时间存取时间 含含义义：
10、在在存存储储器器地地址址被被选选定定后后，存存储储器器读读出出数数据据并并送送到到CPU（或者是把或者是把CPU数据写入存储器）所需要的时间数据写入存储器）所需要的时间 单位：单位：ns（1ns = 10-9秒）秒）主存储器主存储器清华大学冯博琴微机原理存储器系统(final存储器体系结构存储器体系结构在微型机系统中，存储器是很重要的组成部在微型机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整分，虽然存储器的种类很多，但它们在系统中的整体结构及读写的工作过程是基本相同的。一般情况体结构及读写的工作过程是基本相同的。一般情况下，下，一个存储器系统由以下几部分构成一个存
11、储器系统由以下几部分构成。1) 基本存储单元基本存储单元一个基本存储单元可以存放一个基本存储单元可以存放一位二进制信息一位二进制信息，其内部有两个稳定且互相对立的状态，并能够在外其内部有两个稳定且互相对立的状态，并能够在外部对其状态进行识别和改变。部对其状态进行识别和改变。双稳电路双稳电路(高，低电平高，低电平); 磁化单元磁化单元(正向，反向正向，反向)清华大学冯博琴微机原理存储器系统(final2) 存储体存储体一个基本存储单元只能保存一位二进制信息，一个基本存储单元只能保存一位二进制信息，若要存放若要存放MN个二进制信息，就要用个二进制信息，就要用MN个基本个基本存储单元，它们按一定的规
12、则排列起来，这些由存储单元，它们按一定的规则排列起来，这些由基基本存储单元所构成的阵列本存储单元所构成的阵列称为存储体或存储矩阵。称为存储体或存储矩阵。微机系统的内存是按字节组织的，微机系统的内存是按字节组织的，每个字节由每个字节由8个基本的存储单元构成个基本的存储单元构成，能存放，能存放8位二进制信息，位二进制信息，CPU把这把这8位二进制信息作为一个整体来进行处理。位二进制信息作为一个整体来进行处理。清华大学冯博琴微机原理存储器系统(final3) 地址译码器地址译码器由于存储器系统是由许多存储单元构成的，由于存储器系统是由许多存储单元构成的，每个存储单元存放每个存储单元存放8位二进制信息
13、，每个存储单元位二进制信息，每个存储单元都用不同的地址加以区分。都用不同的地址加以区分。CPU要对某个存储单元要对某个存储单元进行读进行读/写操作，必须先通过地址总线，向存储器写操作，必须先通过地址总线，向存储器系统发出所需访问的存储单元的地址码。系统发出所需访问的存储单元的地址码。地址译码地址译码器的作用是用来接受器的作用是用来接受CPU送来的地址信号送来的地址信号,并对它并对它们进行译码，选择与地址码相对应的存储单元，以们进行译码，选择与地址码相对应的存储单元，以便对该单元进行操作便对该单元进行操作。地址译码有两种方式：地址译码有两种方式：单译码单译码和和双译码双译码。清华大学冯博琴微机原
14、理存储器系统(final内存储器结构与工作过程示意图内存储器结构与工作过程示意图0000000001存存存存储储储储单单单单元元元元（ 8 8 8 8位位位位）地地地地址址址址寄寄寄寄存存存存器器器器地地地地址址址址译译译译码码码码器器器器地址总线地址总线地址总线地址总线读写控制电路读写控制电路读写控制电路读写控制电路数据总线数据总线数据总线数据总线控制总线控制总线控制总线控制总线Write信号信号内存内存清华大学冯博琴微机原理存储器系统(finalCBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有有n根地址线，最多可选通根地址线，最多可选通2n个地址个地
15、址清华大学冯博琴微机原理存储器系统(final单译码：单译码：适用于小容量存储器，存储器线性排列，适用于小容量存储器，存储器线性排列，以字选择线来选择某个字的所有位以字选择线来选择某个字的所有位，特点是译码输，特点是译码输出线较多。当地址码有出线较多。当地址码有10根时，有根时，有2101024根输根输出线，分别控制出线，分别控制1024条字选择线。条字选择线。双译码：双译码：存储器以矩阵的形式排列，存储器以矩阵的形式排列，将地址线分成将地址线分成两部分，对应的地址译码器也是两部分，即行译码两部分，对应的地址译码器也是两部分，即行译码器和列译码器器和列译码器，行译码器输出，行译码器输出行地址选
16、择信号行地址选择信号，列，列译码器输出译码器输出列地址选择信号列地址选择信号，行列选择线交叉处即，行列选择线交叉处即为选中的内存单元。其特点是译码输出线较少，适为选中的内存单元。其特点是译码输出线较少，适合于较大的存储器系统。合于较大的存储器系统。清华大学冯博琴微机原理存储器系统(final地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构清华大学冯博琴微机原理存储器系统(final
17、例例:将将n根地址线分成根地址线分成MN，相应的存储单元为相应的存储单元为2M2N, 地址选择线共有地址选择线共有2M+2N条条, 大大小于大大小于2n条条2M选择线选择线2N选择线选择线清华大学冯博琴微机原理存储器系统(final4) 片选与读写控制信号片选与读写控制信号片选信号片选信号用以实现芯片的选择，对于一个芯用以实现芯片的选择，对于一个芯片来说，只有片选信号有效，才能对其进行读写操片来说，只有片选信号有效，才能对其进行读写操作。应首先使芯片的作。应首先使芯片的片选信号有效片选信号有效(大地址大地址)，才能，才能选择其中的存储单元进行操作。选择其中的存储单元进行操作。读写控制信号读写控
18、制信号用来实现对存储器中数据的流用来实现对存储器中数据的流向的控制。向的控制。清华大学冯博琴微机原理存储器系统(final12345输出地址输出地址地址选通地址选通读信号有效读信号有效数据从内存输出数据从内存输出数据上数据总线数据上数据总线清华大学冯博琴微机原理存储器系统(final12345输出地址输出地址地址选通地址选通写信号有效写信号有效数据进入内存数据进入内存数据从数据从CPU上数据总线上数据总线清华大学冯博琴微机原理存储器系统(finalI/O电路位于系统数据总线与被选中的存储单元之间，电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对用来控制信
19、息的读出与写入，必要时，还可包含对I/O信信号的驱动及放大处理功能。号的驱动及放大处理功能。5) I/O电路电路6) 集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态缓冲器。到集电极开路或三态缓冲器。7) 其他外围电路其他外围电路对不同类型的存储器系统，有时需要一些特殊的外围对不同类型的存储器系统，有时需要一些特殊的外围电路，如动态刷新电路等。电路，如动态刷新电路等。清华大学冯博琴微机原理
20、存储器系统(final第二节第二节 读写存储器读写存储器RAMRAM清华大学冯博琴微机原理存储器系统(final在微机系统的工作过程中可以随时地对其中的各个在微机系统的工作过程中可以随时地对其中的各个存储单元进行读存储单元进行读/写操作。写操作。一、一、 静态静态RAM1) 基本存储单元基本存储单元T1，T2控制管控制管T3，T4负载管负载管T1截止，截止，A=1(高电平高电平) T2导通，导通，B=0(低电平低电平)T1导通，导通，A=0(低电平低电平) T2截止，截止，B=1(高电平高电平)双稳双稳电路电路清华大学冯博琴微机原理存储器系统(final写过程写过程1)X译码线为高译码线为高,
21、 T5, T6导通；导通；2)Y译码线为高译码线为高, T7, T8导通导通;3) 数据信号从两数据信号从两边边I/O输入输入, 使使T1,T2分别导分别导通或截止；通或截止；T7, T8是公用的，不属是公用的，不属于具体的存储单元。于具体的存储单元。4)X, Y译码信号消失译码信号消失, 存储单元状态稳定保存储单元状态稳定保持持清华大学冯博琴微机原理存储器系统(final读过程读过程1)X译码线为高译码线为高, T5, T6导通；导通；2)Y译码线为高译码线为高, T7, T8导通导通;3) 数据信号从数据信号从A, B输出输出, 送至送至两边的两边的I/O线线上，驱动差动上，驱动差动放大器
22、，判断放大器，判断信号值；信号值；4) X, Y译码信号消失译码信号消失, 存储单存储单元状态保持不变。元状态保持不变。清华大学冯博琴微机原理存储器系统(final2) 静态静态RAM存储芯片存储芯片Intel2114Intel2114是一种是一种1K4bit的静态存储芯片，其的静态存储芯片，其最基本的存储单元是六管存储电路。最基本的存储单元是六管存储电路。10位地址线位地址线，4位数据线位数据线。有有1024个个4bit的存储单元的存储单元。4096个基本存储电个基本存储电路，排列形式为路，排列形式为6464，存储单元的排列形式是，存储单元的排列形式是6416，6根根地址线用于地址线用于行译
23、码行译码，4根根用于用于列译码列译码，即每行中每即每行中每4个基本存储电路是同一地址，但分个基本存储电路是同一地址，但分别接不同的别接不同的I/O线。线。清华大学冯博琴微机原理存储器系统(finalCS为高电平为高电平，封，封锁与门，使输入输锁与门，使输入输出缓冲器高阻，数出缓冲器高阻，数据不能进行读写操据不能进行读写操作。作。CS为低电平，为低电平，WR为高电平，为高电平，读控制读控制线有效，数据从存线有效，数据从存储器流向数据总线。储器流向数据总线。读控制线读控制线写控制线写控制线CS为低电平，为低电平，WR为低电为低电平，平，写控制线有效，数据写控制线有效，数据从数据总线流向存储器。从数
24、据总线流向存储器。清华大学冯博琴微机原理存储器系统(finalIntel 2114引脚图引脚图A0-A9:地址信号地址信号,输入输入，选，选通通1024个地址单元。个地址单元。I/O0-I/O3:数据信号数据信号,双向双向，每个地址单元每个地址单元4位二进制。位二进制。：片选，：片选，低电平有效低电平有效，有效时才能对芯片操作有效时才能对芯片操作：读：读/写控制线，写控制线，低电平时，低电平时，数据由数据总数据由数据总线写入存储器；线写入存储器；高电平时，高电平时，数据由存储器输数据由存储器输出至数据总线。出至数据总线。清华大学冯博琴微机原理存储器系统(final二、二、 动态动态RAM1)
25、基本存储单元基本存储单元由由T1与与C构成，当构成，当C充有充有电荷，存储单元为电荷，存储单元为1，反，反之为之为0。依靠依靠C的充放电原的充放电原理来保存信息。理来保存信息。写操作：写操作：字选线为高，字选线为高，T1导通，数据信息通过数据导通，数据信息通过数据线进入存储单元；线进入存储单元；读操作：读操作：字选线为高，字选线为高，T1导通，导通，C上的电荷输出到数上的电荷输出到数据线上。据线上。电容电容C上的电荷会泄漏，上的电荷会泄漏，所以要定时对存储单元进所以要定时对存储单元进行行刷新操作刷新操作，补充电荷。，补充电荷。字选线字选线数据线数据线分布分布电容电容清华大学冯博琴微机原理存储器
26、系统(final2) 动态动态RAM存储芯片存储芯片Intel2164AIntel2164A是一种是一种64K1bit的动态存储芯片，其最基的动态存储芯片，其最基本的存储单元是单管存储电路。本的存储单元是单管存储电路。8位地址线，位地址线，1位数据线位数据线。存储单元为存储单元为641024个，应该有个，应该有16根地址线根地址线选择唯一选择唯一的存储单元，由于封装的限制，该芯片只有的存储单元，由于封装的限制，该芯片只有8位数据线引位数据线引脚，脚，所以所以16位地址信息分两次进行接收位地址信息分两次进行接收，相应的分别有，相应的分别有行行选通选通和和列选通列选通加以协调，在芯片内部，加以协调
27、，在芯片内部，还有还有8位地址锁存位地址锁存器对一次输入的器对一次输入的8位地址进行保存位地址进行保存。由于有由于有8位行地址选择线，位行地址选择线，8位列地址选择线，所以存位列地址选择线，所以存储体为储体为256256，分成，分成4个个128128的存储阵列。每个存储的存储阵列。每个存储阵列内的存储单元用阵列内的存储单元用7位行列地址唯一选择，再用剩下的位行列地址唯一选择，再用剩下的1位行列地址控制位行列地址控制I/O口进行口进行4选选1。清华大学冯博琴微机原理存储器系统(final1/128行、列译码器：行、列译码器：分别用来接收分别用来接收7位的行、列地址，经位的行、列地址，经译码后，从
28、译码后，从128128个存储单元中选择出一个确定的存储个存储单元中选择出一个确定的存储单元，以便进行读写操作。单元，以便进行读写操作。4个存储单元选中后，经过个存储单元选中后，经过1位位行列地址译码，通过行列地址译码，通过I/O门选择门选择1位输入输出位输入输出。由列选通由列选通控制输出控制输出清华大学冯博琴微机原理存储器系统(final行、列时钟缓冲器：行、列时钟缓冲器：用以协调行、列地址的选通信号用以协调行、列地址的选通信号128读出放大器：读出放大器：与与4个个128128存储阵列相对应，接收存储阵列相对应，接收行行地址选通的地址选通的4128个存储单元的信息，个存储单元的信息，经放大经
29、放大(刷新刷新)后，后，再写回原存储单元。再写回原存储单元。清华大学冯博琴微机原理存储器系统(finalIntel2164A的外部结构的外部结构A0-A7:地址信号，输入，地址信号，输入，分时分时接收接收CPU选送的行、列地址。选送的行、列地址。DIN : 数据输入引脚数据输入引脚DOUT:数据输出引脚数据输出引脚：行地址选通行地址选通，低电平有效，有效时表明芯片当，低电平有效，有效时表明芯片当前接收的是前接收的是行行地址。地址。:读读/写控制线写控制线, 低电平时低电平时, 写操作；写操作；高电平时高电平时, 读操读操作。作。：列地址选通列地址选通，低电平有效，有效时表明芯片当，低电平有效，
30、有效时表明芯片当前接收的是前接收的是列列地址。地址。此时，此时， 应为低电平。应为低电平。N/C: 未用引脚未用引脚清华大学冯博琴微机原理存储器系统(finalIntel2164A的工作方式和及其时序关系：的工作方式和及其时序关系：读操作读操作行地址领先于行选通先有效，行选通后将行地址锁存，然行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，后列地址上地址线，列地址选通锁存。读写信号为高电平，控制数据从存储单元输出到控制数据从存储单元输出到DOUT。清华大学冯博琴微机原理存储器系统(final写操作：写操作：对行、列选通信号要求不变。写信号先
31、于列选通有效，写对行、列选通信号要求不变。写信号先于列选通有效，写入的数据信息必须在列选通有效前送入入的数据信息必须在列选通有效前送入DIN，且在列选通且在列选通有效后，继续保持一段时间，才能保证数据能正确写入。有效后，继续保持一段时间，才能保证数据能正确写入。清华大学冯博琴微机原理存储器系统(final读改写操作：读改写操作：在指令中，在指令中，常常需要对指定单元的内容读出并修改常常需要对指定单元的内容读出并修改后写回到原单元中后写回到原单元中，这种指令称为读改写指令。，这种指令称为读改写指令。如：如： AND BX, AX ADD SI, BX为了加快操作速度，在动态存储器中专门设计了针为
32、了加快操作速度，在动态存储器中专门设计了针对对读改写指令的时序读改写指令的时序，遇到读改写指令，遇到读改写指令，存储器自动用该时序进行操作。存储器自动用该时序进行操作。清华大学冯博琴微机原理存储器系统(final类似于读操作和写操作的结合，在行选通和列选通类似于读操作和写操作的结合，在行选通和列选通同时有效的情况下，同时有效的情况下，写信号高电平，先读出写信号高电平，先读出，在，在CPU内修内修改后，改后，写信号变低，再实现写入写信号变低，再实现写入。清华大学冯博琴微机原理存储器系统(final刷新操作：刷新操作：由于存储单元中存储信息的电容上的电荷会由于存储单元中存储信息的电容上的电荷会泄漏
33、，所以要在一定的时间内泄漏，所以要在一定的时间内，对存储单元进行对存储单元进行刷新操作，补充电荷刷新操作，补充电荷。芯片内部有。芯片内部有4个个128单元的单元的读放大器，在进行刷新操作时，芯片只接收从地读放大器，在进行刷新操作时，芯片只接收从地址总线上发来的址总线上发来的低低7位位的行地址，的行地址，1次次从从4个个128128的存储矩阵中各选中一行的存储矩阵中各选中一行，共，共4128个单个单元，分别将其所保存的元，分别将其所保存的信息输出到信息输出到4个个128单元的单元的读放大器中读放大器中，经放大后，经放大后，再写回原存储单元再写回原存储单元，这，这样实现刷新操作。样实现刷新操作。清
34、华大学冯博琴微机原理存储器系统(final由列选通由列选通控制输出控制输出低低7位位高高1位位在刷新操作中，在刷新操作中，只有行选通起作用只有行选通起作用，即芯片只读取行地，即芯片只读取行地址，址，由于列选通控制输出缓冲器由于列选通控制输出缓冲器，所以在刷新时，所以在刷新时，数据数据不会送到输出数据线不会送到输出数据线DOUT上上。清华大学冯博琴微机原理存储器系统(final由行选通信号把刷新地址锁存进地址锁存器，由行选通信号把刷新地址锁存进地址锁存器，则选中的则选中的4128个单元都读出和重写。个单元都读出和重写。列选通信号列选通信号在刷新过程中无效在刷新过程中无效，所以数据不会输入与输出。
35、，所以数据不会输入与输出。清华大学冯博琴微机原理存储器系统(final第三节第三节 只读存储器只读存储器ROMROM清华大学冯博琴微机原理存储器系统(final掩膜掩膜ROM 掩膜掩膜ROM所保存的信息取决于制造工艺所保存的信息取决于制造工艺，一，一旦芯片制成后，用户是无法变更其结构的。这种旦芯片制成后，用户是无法变更其结构的。这种存储单元中保存的信息，在电源消失后，也不会存储单元中保存的信息，在电源消失后，也不会丢失，将永远保存下去。丢失，将永远保存下去。清华大学冯博琴微机原理存储器系统(final若地址信号为若地址信号为00，则选中第一条字线，该线输出为，则选中第一条字线，该线输出为1，若
36、，若有有MOS管与其相连，该管与其相连，该MOS管导通，对应的位线就管导通，对应的位线就输出为输出为0，若没有管子与其相连，输出为若没有管子与其相连，输出为1，所以，选中字，所以，选中字线线00后输出为后输出为0110。同理，字线。同理，字线01输出为输出为0101。清华大学冯博琴微机原理存储器系统(final可编程序的可编程序的ROM ：PROM如果用户需要写入程序，则要通过专门的如果用户需要写入程序，则要通过专门的PROM写入电路，写入电路，产生足够大的电流把要写入产生足够大的电流把要写入“1”的那个存储位上的二极管击穿的那个存储位上的二极管击穿，就意味着，就意味着写入了写入了“1”。读出
37、的操作同掩膜。读出的操作同掩膜ROM。这种存储器在出厂时，存储体中这种存储器在出厂时，存储体中每条字线和位线的交叉处都是每条字线和位线的交叉处都是两两个反向串联的二极管的个反向串联的二极管的PN结结，字，字线与位线之间不导通，此时，线与位线之间不导通，此时，意意味着该存储器中所有的存储内容味着该存储器中所有的存储内容均为均为“0”。清华大学冯博琴微机原理存储器系统(final可擦除可编程序的可擦除可编程序的ROM ：EPROM首先，栅极浮空，没有电荷，没有导首先，栅极浮空，没有电荷，没有导电通道，漏源级之间不导电，表明存电通道，漏源级之间不导电，表明存储单元保存的信息为储单元保存的信息为“1”
38、。如果在漏源级之间加上如果在漏源级之间加上+25V的电压，的电压，漏源极被瞬间击穿，电子通过漏源极被瞬间击穿，电子通过SiO2绝绝缘层注入到浮动栅，浮动栅内有大量缘层注入到浮动栅，浮动栅内有大量的负电荷。当高电压去除后，由于浮的负电荷。当高电压去除后，由于浮动栅周围是动栅周围是SiO2绝缘层，负电荷无法绝缘层，负电荷无法泄漏，在泄漏，在N基体内感应出导电沟道。基体内感应出导电沟道。浮动栅浮动栅清华大学冯博琴微机原理存储器系统(final表明相应的存储单元导通，这时存表明相应的存储单元导通，这时存储单元所保存的信息为储单元所保存的信息为“0”。一般。一般情况下，浮动栅上的电荷不会泄漏，情况下，浮
39、动栅上的电荷不会泄漏，并且在微机系统的正常运行过程中，并且在微机系统的正常运行过程中，其信息只能读出而不能改写。其信息只能读出而不能改写。如果要清除存储单元中所保存的信如果要清除存储单元中所保存的信息，就必须将浮动栅内的负电荷释息，就必须将浮动栅内的负电荷释放掉。放掉。用一定波长的紫外光照射浮用一定波长的紫外光照射浮动栅动栅，负电荷可以获得足够的能量，负电荷可以获得足够的能量摆脱摆脱SiO2的包围，以光电流的形式的包围，以光电流的形式释放掉，这时，原来存储的信息也释放掉，这时，原来存储的信息也就不存在了。就不存在了。导电导电沟道沟道浮动栅浮动栅清华大学冯博琴微机原理存储器系统(final由这种
40、存储单元所构成的由这种存储单元所构成的ROM存储芯片，存储芯片，在其上方有一个石英玻璃的窗口，紫外线正在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用息的，一般擦除信息需用紫外线照射紫外线照射15-20分分钟钟。清华大学冯博琴微机原理存储器系统(finalEPROM芯片芯片Intel 2716Intel 2716是一种是一种2K8bit的的EPROM存储器存储器芯片，其最基本的存储单元就是带有浮动栅的芯片，其最基本的存储单元就是带有浮动栅的MOS管，有管，有11条地址线条地址线，8条数据线条数据线，地址信，
41、地址信号采用号采用双译码双译码的方式来寻址存储单元。相应的的方式来寻址存储单元。相应的系列还有：系列还有：Intel 2732(4K8), 2764(8K8), 27128(16K8) , 27512(64K8) 等。等。在微机系统中，该种类型的芯片是常用芯在微机系统中，该种类型的芯片是常用芯片，片，通常用来做程序存储器通常用来做程序存储器。清华大学冯博琴微机原理存储器系统(finalx译码器：可以对译码器：可以对7位行地址位行地址进行译码，共寻址进行译码，共寻址128个单元个单元y译码器：可以对译码器：可以对4位列地址位列地址进行译码，共寻址进行译码，共寻址16个单元个单元16Kbit存储阵
42、列：有存储阵列：有128行，行，16列，列，每个存储单元有每个存储单元有8个基个基本存储单元本存储单元，各存储，各存储1位数据信息。位数据信息。128128bit存储阵列存储阵列2 2KBKB存存储单元储单元Intel 2716的内部结构的内部结构清华大学冯博琴微机原理存储器系统(final输出允许和片选和编程逻辑：输出允许和片选和编程逻辑：用以实现片选和控制用以实现片选和控制信息的读写；信息的读写；数据输出缓冲器：数据输出缓冲器：实现对输出数据的缓冲，选中地实现对输出数据的缓冲，选中地址的存储单元中的址的存储单元中的8位数据并行输出。位数据并行输出。清华大学冯博琴微机原理存储器系统(fina
43、lIntel 2716的外部结构的外部结构A10-A0: 地址信号输入地址信号输入，可寻址，可寻址211=2048(2K)个存储单元，每个存储个存储单元，每个存储单元内包括单元内包括8个个1bit基本存储单元；基本存储单元；D0-D7: 双向双向数据信号输入输出，数据信号输入输出，在在常规电压常规电压(5V)下只能用作输出下只能用作输出，在，在编程电压编程电压(25V)和满足一定的编程条和满足一定的编程条件时可作为程序代码的输入端；件时可作为程序代码的输入端；：片选信号输入片选信号输入，低电平有效，只有片选端为低电，低电平有效，只有片选端为低电平，才能对相应的芯片进行操作；平，才能对相应的芯片
44、进行操作；：数据输出允许信号数据输出允许信号，输入，输入，低电平有效低电平有效，该信号有，该信号有效时，开启输出数据缓冲器，允许数据信号输出。效时，开启输出数据缓冲器，允许数据信号输出。清华大学冯博琴微机原理存储器系统(finalVCC: +5V电源，用于在一般情况下电源，用于在一般情况下的读的读(程序程序)操作；操作；VPP: +25V电源，用于电源，用于在专用的装在专用的装置上写操作置上写操作，即在大电压的作用下，即在大电压的作用下将数据固化输入到存储单元。速度将数据固化输入到存储单元。速度较慢。在输入的过程中不断将数据较慢。在输入的过程中不断将数据读出进行校验。读出进行校验。GND: 地
45、地清华大学冯博琴微机原理存储器系统(finalIntel 2716的工作方式及操作时序的工作方式及操作时序1) 读方式读方式这是这是EPROM的主要工作方式，在读操作的过程中，的主要工作方式，在读操作的过程中，片选信号片选信号和和输出允许信号输出允许信号要同时有效。要同时有效。清华大学冯博琴微机原理存储器系统(final2) 禁止方式禁止方式片选信号为低电平片选信号为低电平，数据输出允许信号为，数据输出允许信号为高电平高电平，禁止该，禁止该芯片输出，数据线为高阻状态；芯片输出，数据线为高阻状态；3) 备用方式备用方式片选信号为高电平片选信号为高电平，芯片的功耗降低，数据输出端高阻；，芯片的功耗
46、降低，数据输出端高阻；4) 写入方式写入方式片选信号为低电平，片选信号为低电平，数据输出允许信号为高电数据输出允许信号为高电平，平，VPP接接25V，将将地址码地址码及该地址欲固化写入的及该地址欲固化写入的数据数据分别送到分别送到地址线地址线和和数据线数据线上，待信号稳定后，上，待信号稳定后，在在片选端输入一宽度为片选端输入一宽度为50ms的正脉冲，即可写入的正脉冲，即可写入一个存储单元的信息。一个存储单元的信息。清华大学冯博琴微机原理存储器系统(final5) 校验方式校验方式在编程过程中，为了检查编程时写入的数据在编程过程中，为了检查编程时写入的数据是否正确，通常在编程的过程中包含校验操作
47、。是否正确，通常在编程的过程中包含校验操作。在一个字节的编程完成后，在一个字节的编程完成后，电源接法不变，但数电源接法不变，但数据输出允许信号为低电平据输出允许信号为低电平，则，则同一单元的数据就同一单元的数据就在数据线上输出在数据线上输出，这样就可与输入数据相比较，这样就可与输入数据相比较，来校验编程的结果是否正确。来校验编程的结果是否正确。清华大学冯博琴微机原理存储器系统(final电可擦除可编程电可擦除可编程ROM ( Electronic Erasible Programmable ROM ) EEPROM E2PROM原理与原理与EPROM类似类似，当浮动栅上没有电荷时，当浮动栅上没
48、有电荷时，漏源极不导电，数据信息漏源极不导电，数据信息为为“1”，当浮动栅带上，当浮动栅带上电荷，漏源极导通，数据电荷，漏源极导通，数据信息为信息为“0”。在第一级浮动栅上面增加了第二级浮动栅，在第一级浮动栅上面增加了第二级浮动栅，当当VG电压为电压为正，电荷流向第一级浮动栅正，电荷流向第一级浮动栅(编程编程)，当当VG电压为负，电电压为负，电荷从浮动栅流向漏极荷从浮动栅流向漏极(擦除擦除)，这个过程要求电流极小，可，这个过程要求电流极小，可用普通电源用普通电源(5V)供给供给VG。清华大学冯博琴微机原理存储器系统(final另外，另外，EEPROM擦除擦除可以按字节分别进行可以按字节分别进行
49、，即改写某一地址中的数据，字节的编程和擦除即改写某一地址中的数据，字节的编程和擦除需需10ms，可以进行在线编程写入。可以进行在线编程写入。清华大学冯博琴微机原理存储器系统(final快擦型存储器快擦型存储器(Flash Memory)快擦型存储器是不用电池供电的、高速耐用的非易失快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，但价格较贵。性半导体存储器，但价格较贵。快擦型存储器具有快擦型存储器具有EEPROM的特点，又的特点，又可在计算机可在计算机内进行擦除和编程内进行擦除和编程，它的读取时间与，它的读取时间与DRAM相似，而写时相似，而写时间与磁盘驱动器相当。间与磁盘驱动器相
50、当。快擦型存储器可代替快擦型存储器可代替EEPROM，在某些应用场合还在某些应用场合还可取代可取代SRAM，尤其是对于需要配备电池后援的尤其是对于需要配备电池后援的SRAM系系统，使用快擦型存储器后可省去电池。快擦型存储器还可统，使用快擦型存储器后可省去电池。快擦型存储器还可用于激光打印机、条形码阅读器、各种一起设备易记计算用于激光打印机、条形码阅读器、各种一起设备易记计算机的外部设备中。机的外部设备中。清华大学冯博琴微机原理存储器系统(final第四节第四节 存储器芯片存储器芯片扩展及其与扩展及其与CPUCPU的连接的连接清华大学冯博琴微机原理存储器系统(final1、存储器芯片扩展、存储器
51、芯片扩展单个芯片不能满足字长单个芯片不能满足字长(单个存储单元的位数单个存储单元的位数)或存储单元个数的要求时，需要多个芯片组合以满或存储单元个数的要求时，需要多个芯片组合以满足要求。足要求。1)位扩展位扩展2)字扩展。字扩展。清华大学冯博琴微机原理存储器系统(final位扩充位扩充2114（1）A9-A0I/O4-I/O1片选片选D3-D0D7-D4A9-A02114（2）A9-A0I/O4-I/O1CECE地址线对应相连地址线对应相连片选端对应相连片选端对应相连数据线单独引出数据线单独引出清华大学冯博琴微机原理存储器系统(final地址扩充（字扩充）地址扩充（字扩充）片选端片选端D7D0A
52、19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译译码码器器00000000010000000000地址线对应相连地址线对应相连数据线对应相连数据线对应相连片选信号单独引出片选信号单独引出清华大学冯博琴微机原理存储器系统(final2、 存储器芯片与存储器芯片与CPU的连接的连接CPU对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总线给出存储器的存储单元的线给出存储器的存储单元的地址信号地址信号，再由，再由CPU发发出相应的出相应的读写信号读写信号，最后才能在数据总线上进行信，最后才能在数据总线上进行信息交流，因此，息交流，因此，连接有三部分：连接
53、有三部分：1)地址线的连接；地址线的连接；2)数据线的连接；数据线的连接；3)控制线的连接。控制线的连接。清华大学冯博琴微机原理存储器系统(final在连接中考虑的问题：在连接中考虑的问题：1) CPU总线的负载能力总线的负载能力一般输出线的直流负载能力为带一个一般输出线的直流负载能力为带一个TTL负负载，故在小型系统中，载，故在小型系统中，CPU可以直接与存储器相连可以直接与存储器相连，而在较大的系统中，一般需要连接，而在较大的系统中，一般需要连接缓冲器缓冲器做中介。做中介。2) CPU的时序和存储器的存取速度的配合问题的时序和存储器的存取速度的配合问题考虑考虑CPU和存储器的读写速度，必要
54、时需设和存储器的读写速度，必要时需设计电路使计电路使CPU加上固定的延时周期加上固定的延时周期TW 。清华大学冯博琴微机原理存储器系统(final3) 存储器的地址分配和片选问题存储器的地址分配和片选问题在一个大型的系统中，存储器往往要由多片存储器在一个大型的系统中，存储器往往要由多片存储器芯片组成，要芯片组成，要通过片选信号来合理设置每一片存储通过片选信号来合理设置每一片存储器芯片地址器芯片地址。4) 控制信号的连接控制信号的连接不同的存储器芯片控制信号的定义各不相同，不同的存储器芯片控制信号的定义各不相同，正确正确连接控制信号才能正确启动读写周期连接控制信号才能正确启动读写周期，使存储器正
55、，使存储器正常工作。常用的控制信号有常工作。常用的控制信号有RD, WR, WAIT等。等。清华大学冯博琴微机原理存储器系统(final3、 存储芯片片选端的译码存储芯片片选端的译码p存储系统常需利用多个存储芯片扩充容量也就是存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围扩充了存储器地址范围p进行进行“地址扩充地址扩充”，需要利用存储芯片的片选端，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址对多个存储芯片（组）进行寻址p这个寻址方法，主要通过将存储芯片的片选端与这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现系统的高位地址线相关联来实现p这种扩充简
56、称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”清华大学冯博琴微机原理存储器系统(final(1) 片选端常有效片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CEp令令芯芯片片（组组）的的片片选选端端常常有有效效，不不与与系系统统的的高高位位地地址址线线发发生生联联系系p芯芯片片（组组）总总处处在在被被选中的状态选中的状态p虽虽简简单单易易行行、但但无无法法再再进进行行地地址址扩扩充充，扩扩展展时时会会出出现现“地地址址重重复复”清华大学冯博琴微机原理存储器系统(final(2) 译码和译码器译码和译码器p译码：将某个特定的译码：将某个特定的“
57、编码输入编码输入” 翻译为唯翻译为唯一一“有效输出的过程有效输出的过程p译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑p译码电路更多的是译码电路更多的是采用集成采用集成译码器译码器常用的常用的2:4译码器译码器：74LS139常用的常用的3:8译码器译码器：74LS138常用的常用的4:16译码器译码器：74LS154清华大学冯博琴微机原理存储器系统(final 全译码全译码p所有的系统地址线均参与对存储单元的译码所有的系统地址线均参与对存储单元的译码寻址寻址p包括低位地址线对芯片内各存储单元的译码包括低位地址线对芯片内各存储单元的译码寻址（寻址（片内译码片内译码），高位地址线对
58、存储芯片），高位地址线对存储芯片的译码寻址（的译码寻址（片选译码片选译码）p采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的，的，不存在地址重复不存在地址重复p译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多清华大学冯博琴微机原理存储器系统(final全全译译码码示示例例A15 A14A13A16CBAE3138 2764A19A18A17A12-A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12-A0A19A18A17A16A15A14 A13或门或门清华大学
59、冯博琴微机原理存储器系统(final 1 1 1 1 0 0 0 Y16 F000H-FFFFH A15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 存储器存储器16地址范围地址范围存储器存储器1地址范围地址范围存储器存储器2地址范围地址范围存储器存储器3地址范围地址范围存储器存储
60、器15地址范围地址范围清华大学冯博琴微机原理存储器系统(final 部分译码部分译码p只有部分（高位）地址线参与对存储芯片的译码只有部分（高位）地址线参与对存储芯片的译码p每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重叠），需（地址重叠），需要选取一个可用地址要选取一个可用地址p可简化译码电路的设计，但系统的部分地址空间可简化译码电路的设计，但系统的部分地址空间将被浪费，且地址空间不连续。将被浪费，且地址空间不连续。清华大学冯博琴微机原理存储器系统(final部部分分译译码码示示例例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)273227322732
61、2732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH清华大学冯博琴微机原理存储器系统(final 例：例：用用8片片Intel6116(2K8)组成组成16K8位的存储器系统。位的存储器系统。求每块芯片的地址范围。求每块芯片的地址范围。2KB (1)2KB (2)2KB (8)译译码码器器CSCSCSY0Y1Y7A0-A10地址总
62、线地址总线数据总线D0-D7A15-A11中任三根中任三根.清华大学冯博琴微机原理存储器系统(final(3) 线选译码p只用少数几根高位地址线进行芯片的译码，且只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组），虽构成简单，每根负责选中一个芯片（组），虽构成简单，但但地址空间严重浪费地址空间严重浪费p必然会出现地址重叠必然会出现地址重叠 一个存储单元会对应多个地址一个存储单元会对应多个地址p地址空间不连续地址空间不连续清华大学冯博琴微机原理存储器系统(final线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19- A15A14 A13A12-A0一
63、个可用地址一个可用地址121 00 1全全0-全全1全全0-全全104000H-05FFFH02000H-03FFFH切记：切记： A14 A1300的情况不能出现的情况不能出现00000H-01FFFH的地址不可使用的地址不可使用清华大学冯博琴微机原理存储器系统(final例：用例：用5片片Intel6116(2K8)组成组成10K8位的存储器系位的存储器系统。求每块芯片的地址范围。统。求每块芯片的地址范围。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线数据总线地址总线地址总线（3）（4）（5）RAM2KBRAM2KB（1
64、）（2）清华大学冯博琴微机原理存储器系统(final线选法线选法存储器存储器1地址范围地址范围 1 1 1 1 0 0 0 F000H 1 1 1 0 1 1 1 EFFFH 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 0 1 1 0 0 C800H 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFHA15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 1 1 1 0 1 1 F7FFH存储器存储器2地址范围地址范围存
65、储器存储器3地址范围地址范围存储器存储器4地址范围地址范围存储器存储器5地址范围地址范围清华大学冯博琴微机原理存储器系统(final线选法线选法A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 ? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H ? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H ? 1 1 0 1 1 1 1 ?CFFFH ? 1 1 1 0 1 0 0 ?E800H ? 1 1 1 0 1 1
66、1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H ? 1 1 1 1 0 1 1 ?F7FFH清华大学冯博琴微机原理存储器系统(final例：例：用用256*4的片子组成的片子组成1k*8的存储器的存储器 。n n需需需需 8 8 个芯片个芯片个芯片个芯片, ,地址线需地址线需10根根;数据线需数据线需8 根根 n控制线控制线 WR图图 用用2564位的芯片组成位的芯片组成1K8 RAM的方框图的方框图A8A8A9A9A0A0A7A7D0D0D7D7地地址址线线数数据据线线A0 CE A0 CE 4 4 I/OI/OA0 CE A0 CE 3 3256256 4 4A7 I/OA
67、7 I/OA0 CE A0 CE 6 6 I/OI/OA0 CE A0 CE 5 5256256 4 4A7 I/OA7 I/OA0 CE A0 CE 8 8 I/OI/OA0 CE A0 CE 7 7256256 4 4A7 I/OA7 I/OA0 CE A0 CE 2 2 I/OI/OA0 CE A0 CE 1 1256256 4 4A7 I/OA7 I/O译译码码器器清华大学冯博琴微机原理存储器系统(final4、 存储器芯片的扩展存储器芯片的扩展1) 存储器芯片的位扩充存储器芯片的位扩充如果如果CPU的数据线为的数据线为8位，而存储器的一个存储单位，而存储器的一个存储单元中只有元中只有
68、4bit数据，这时，就要用两片这样的存储数据，这时，就要用两片这样的存储芯片通过位扩充的方式满足芯片通过位扩充的方式满足CPU系统的要求。系统的要求。例：例：用用1K4的的2114芯片构成芯片构成1K8的存储器系统的存储器系统分析：分析：1K4有有10根地址线，根地址线，4根数据线，而要求的存储根数据线，而要求的存储器系统器系统1K8需要有需要有10根地址线，根地址线，8根数据线，所以，用根数据线，所以，用2片片2114组成，其地址线一一对应接在一起组成，其地址线一一对应接在一起，数据线则分，数据线则分高高4位低位低4位分别接在系统的数据线上，位分别接在系统的数据线上，2片片2114地址一样地
69、址一样。清华大学冯博琴微机原理存储器系统(final第第1步：步：将存储器芯片的将存储器芯片的10根地址线连接在一起，并与根地址线连接在一起，并与CPU的低位地址一一相连。的低位地址一一相连。清华大学冯博琴微机原理存储器系统(final第第2步：将步：将1号芯片号芯片的的4位数据线与位数据线与CPU的的低低4位位连接，将连接，将2号芯片号芯片的的4位数据线与位数据线与CPU的的高高4位位连接，形成连接，形成8位数据线位数据线清华大学冯博琴微机原理存储器系统(final第第3步：将步：将1号芯片和号芯片和2号芯片的读写控制线相连，并与号芯片的读写控制线相连，并与CPU的的WR(写有效写有效)相连
70、。相连。清华大学冯博琴微机原理存储器系统(final存储器地址分配存储器地址分配片片1与片与片2的地址是一样的，的地址是一样的，对对CPU来说，当来说，当A10,A11均均为为0时，时，Y0有效，即片选有有效，即片选有效，选中这两片存储器。效，选中这两片存储器。地址码地址码地址范围地址范围A15A12A11A10A9A8A0000000000H000010001H0011103FFH清华大学冯博琴微机原理存储器系统(final第第4步：步：用用CPU的高端地址译码产生片选信号的高端地址译码产生片选信号，同时，用，同时，用CPU的的M/IO信号控制译码器输出，信号控制译码器输出，只有当执行读写存
71、储只有当执行读写存储器的指令时片选才有效。器的指令时片选才有效。清华大学冯博琴微机原理存储器系统(final2) 存储器芯片的字扩充存储器芯片的字扩充存储器芯片内每个存储单元的位数满足存储器数据存储器芯片内每个存储单元的位数满足存储器数据线的要求，但每个芯片的容量不够，这时，也需要线的要求，但每个芯片的容量不够，这时，也需要多片芯片连接，合成一个大的存储系统。多片芯片连接，合成一个大的存储系统。例：例：用用2K8的的2716组成组成8K8的存储器系统。的存储器系统。分析：分析：2K8有有11根地址线，根地址线，8根数据线，而要求的存储根数据线，而要求的存储器系统器系统8K8需要有需要有13根地
72、址线根地址线，8根数据线，所以，用根数据线，所以，用4片片2716组成，组成，其低位地址线、数据线一一对应接在一起其低位地址线、数据线一一对应接在一起，而而CPU的高的高2位地址作为译码器的输入信号位地址作为译码器的输入信号，译码器输出译码器输出4位线分别连接位线分别连接4个芯片的片选端个芯片的片选端，使，使4个芯片的地址范围个芯片的地址范围不重复。不重复。清华大学冯博琴微机原理存储器系统(final第第1步：将存储器芯片的步：将存储器芯片的11根地址线根地址线连接在一起，并与连接在一起，并与CPU的低的低11位地址一一相连；将存储器的位地址一一相连；将存储器的8位数据线位数据线一一一一相连，
73、并与相连，并与CPU的数据总线连接在一起。的数据总线连接在一起。清华大学冯博琴微机原理存储器系统(final第第2步：将存储器芯片的步：将存储器芯片的读允许读允许OE线连接在一起，线连接在一起，并与并与CPU的的读控制线读控制线RD相连；相连；清华大学冯博琴微机原理存储器系统(final第第3步：将步：将CPU的的2根高位地址线根高位地址线经过译码产生经过译码产生4种输出种输出分分别控制别控制4片片2716的的片选片选端，端，使其分占不同的存储空间使其分占不同的存储空间；同；同时时用用CPU的的M/IO信号控制译码器输出信号控制译码器输出，只有当进行存储，只有当进行存储器操作时，选中的地址空间
74、才有效。器操作时，选中的地址空间才有效。清华大学冯博琴微机原理存储器系统(final存储器地址分配存储器地址分配存储器的地址线一致，存储器的地址线一致，所不同的只有片选端。所不同的只有片选端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)00000000000000000H000000000010001H000000000100002H1111111111007FEH1111111111107FFH清华大学冯博琴微机原理存储器系统(finalA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)01000000000000800H0000
75、00000010801H000000000100802H111111111100FFEH111111111110FFFH清华大学冯博琴微机原理存储器系统(finalA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)10000000000001000H000000000011001H000000000101002H1111111111017FEH1111111111117FFH清华大学冯博琴微机原理存储器系统(finalA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(4)11000000000001800H000000000011801H00
76、0000000101802H111111111101FFEH111111111111FFFH清华大学冯博琴微机原理存储器系统(final总结：总结：存储器存储器地址范围地址范围2716(1)0000H-07FFH2716(2)0800H-0FFFH2716(3)1000H-17FFH2716(4)1800H-1FFFH每一片的地址范围是每一片的地址范围是2K，地址低地址低11位完全一致，位完全一致，片选的片选的不同高位地址不同，从而分占不同的地址空间。不同高位地址不同，从而分占不同的地址空间。清华大学冯博琴微机原理存储器系统(final3) 同时进行位扩充与字扩充同时进行位扩充与字扩充用用1K
77、4的的2114芯片组成芯片组成2K8的存储器系统的存储器系统1K8清华大学冯博琴微机原理存储器系统(final连接地址线及读连接地址线及读写控制线写控制线清华大学冯博琴微机原理存储器系统(final高高4位数据线位数据线低低4位数据线位数据线2114(1), 2114(2)一组；一组；2114(3), 2114(4)一组；一组；每组每组8位数据线。位数据线。清华大学冯博琴微机原理存储器系统(final增加增加1条译码输出，地址范条译码输出，地址范围：围：0400H-07FFHA A1111A A1010地址地址000000H03FFH010400H07FFH清华大学冯博琴微机原理存储器系统(f
78、inal例：例： 一个存储器系统包括一个存储器系统包括2KRAM和和8KROM，分别用分别用1K4的的2114芯片和芯片和2K8的的2716芯片组成，要求芯片组成，要求ROM的地的地址从址从1000H开始，开始，RAM的地址从的地址从3000H开始。开始。分析：分析：用用4片片2114和和4片片2716组成系统；组成系统；ROM为为8K，由由13根地址线根地址线组成，从组成，从0000H开始，最高地开始，最高地址为址为1FFFH，所以地址空间为所以地址空间为1000H-2FFFH，因此因此4片片2716各占地址空间为：各占地址空间为：1000H17FFH, 1800H1FFFH, 2000H2
79、7FFH, 28002FFFH；RAM为为2K，有有11根地址线根地址线组成，从组成，从0000H开始，最高地开始，最高地址为址为07FFH，地址空间为地址空间为3000H-37FFH，两片一组，每组两片一组，每组各占地址空间为：各占地址空间为：3000H33FFH, 3400H37FFH。清华大学冯博琴微机原理存储器系统(final由于由于ROM的单片的存储容量为的单片的存储容量为2K，所以，地所以，地址线址线A10A0被占用，片选译码信号只能从被占用，片选译码信号只能从A11开开始，需要始，需要6根输出线，根输出线，故用故用3条高位地址译码条高位地址译码，分，分别是别是A13, A12,
80、A11，由于最低地址从由于最低地址从1000H开始，开始，所以，译码器的所以，译码器的输出从输出从010即即Y2开始开始。为了节省电路，为了节省电路，RAM与与ROM用同一译码电用同一译码电路。因此调整路。因此调整1KRAM的地址范围，以的地址范围，以2K为单位，为单位，译码器的输出从译码器的输出从110即即Y6开始，分别为开始，分别为3000H33FFH, 3800H3BFFH（A10未参与译码，未参与译码，存在地址浪费，约定存在地址浪费，约定A10=0为有效地址为有效地址 ）。清华大学冯博琴微机原理存储器系统(final问题的提出：问题的提出：1、8086为为16位数据线，位数据线，CPU
81、除可以对字节除可以对字节（8位）寻址外，还应能进行字（位）寻址外，还应能进行字（16位）寻址。位）寻址。2、存储器（、存储器（RAM、ROM）均为）均为8位数据线，位数据线，故需要故需要2片存储器才能组成片存储器才能组成16位的存储体。位的存储体。 如何设计存储器电路才能满足上述的要求？如何设计存储器电路才能满足上述的要求？5、 存储器与存储器与16位位CPU的连接的连接清华大学冯博琴微机原理存储器系统(final5、 存储器与存储器与16位位CPU的连接的连接解决的方法：解决的方法： 将存储器设计成将存储器设计成两部分，分为两部分，分为奇存奇存储体储体和和偶存储体。偶存储体。 奇存储体和偶存
82、奇存储体和偶存储体决定了在设计储体决定了在设计中存储器必须是中存储器必须是成成对设计对设计。清华大学冯博琴微机原理存储器系统(final用用A0A0和和BHEBHE选择存储体，选选择存储体，选择的逻辑关系为：择的逻辑关系为： 当当BHEBHE为为0 0时，选择奇地址体时，选择奇地址体当当A0A0为为0 0时选择偶地址体。时选择偶地址体。如是字访问，则如是字访问，则BHEBHE和和A0A0同同时为时为0 0。实际物理实际物理地址空间地址空间奇地址奇地址空间空间偶地址偶地址空间空间00000000010000200003000040000500006000010000300005000070000
83、90000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D7存储体的实际分配示意存储体的实际分配示意存储器与存储器与16位位CPU的连接的连接清华大学冯博琴微机原理存储器系统(final存储器与存储器与1616位位CPUCPU的连接的连接例：例：用用2764 和和6264为某为某8086系统扩展系统扩展16KB的的ROM和和16KB的的RAM。要求：要求：ROM地址范围地址范围FE000HFFFFFH，RAM地址范地址范围为围为F0000HF1FFFH。分析：分析：1、2764为为8K*8容量，需容量，需2片片，6264为为8K*8
84、容量，需容量，需2片。各有地址线片。各有地址线13根，数据线根，数据线8根根2、地址范围确定、地址范围确定3、连线、连线清华大学冯博琴微机原理存储器系统(final存储器与存储器与1616位位CPUCPU的连接的连接A14A14A15A15A0A0A13A13D0D0 D7D7地地址址线线数数据据线线A0 CE A0 CE 2 2 I/OI/OA0 CE A0 CE 1 16264A13 I/OA13 I/OA0 CE A0 CE 2 2 I/OI/OA0 CE A0 CE 1 12764A13 I/OA13 I/O译译码码器器D8D8 D15D15清华大学冯博琴微机原理存储器系统(final
