《数字电路：第8章 半导体存储器》由会员分享，可在线阅读，更多相关《数字电路：第8章 半导体存储器（33页珍藏版）》请在金锄头文库上搜索。
1、第7章 半导体存储器7.1 概述概念：把成千上万个存储单元按一定规则组合起来，并辅以必要的控制电路，形成一个存储阵列，这就是半导体存储器半导体存储器。特点：集成度高、体积小、可靠性高、价格低、外围电路简单且易于接口、便于批量生产等。触发器触发器寄存器寄存器存储器存储器存储存储1位位二进制信息二进制信息存储存储1组组二进制信息二进制信息存储信息量比寄存器存储信息量比寄存器大的多大的多7.1.1 半导体存储器的分类按制造工艺分 双极型双极型 MOS型型 速度快、功耗大、价格高，主要用于对速度要求较高的场合。 集成度高、功耗低、价格低，大容量存储器都是用MOS工艺制作的。7.1.1 半导体存储器的分
2、类按存取功能分 只读存储器只读存储器ROM( Read Only Memory )：可在任何时刻随机地对任一个存储单元直接存取信息。 随机存储器随机存储器RAM( Random Access Memory )：存储的信息事先被固化在存储器中，其信息可长期保存，断电也不消失。 顺序存储器顺序存储器SAM( Sequential Access Memory )：对信息的存入或取出是按顺序进行的，具有“先进先出”或“先进后出”的特点。7.1.2 半导体存储器的技术指标 1、存储容量、存储容量 存存储储器器包包含含基基本本存存储储单单元元的的总总数数。一一个个基基本本存存储储单单元元能存储能存储位位(
3、Bit)的信息，即一个的信息，即一个0或一个或一个1。 存存储储器器的的读读写写操操作作是是以以字字为为单单位位的的，每每一一个个字字可可包包含含多个位。多个位。例如：例如：字数字数：字长字长：每次可以读：每次可以读( (写写) )二值码的个数二值码的个数总容量总容量 字：若干个二进制存储单元构成一个字；字：若干个二进制存储单元构成一个字； 字长：一个字所包含二进制数的位数称为字长。字长：一个字所包含二进制数的位数称为字长。 存储容量等于字数乘以字长存储容量等于字数乘以字长7.1.2 半导体存储器的技术指标 1、存储容量、存储容量 有一个有一个32K8的的RAM，有多少个基本存储单元？，有多少
4、个基本存储单元？ 有一个有一个2561的的RAM，有多少个基本存储单元？，有多少个基本存储单元？ 有一个有一个2K4的的RAM，有多少个基本存储单元？，有多少个基本存储单元？7.1.2 半导体存储器的技术指标 2、存取时间、存取时间反映存储器的工作速度，通常用读反映存储器的工作速度，通常用读(或写或写)周期来描述。周期来描述。目前高速随机存储器的存取时间仅为10ns。7.2 随机存储器RAM 随机存储器也叫随机读/写存储器，简称RAM。在RAM工作时可以随时从任何一个指定地址读出数据，也可以随时将数据写入一个指定的存储单元。1、静态随机存储器静态随机存储器SRAM ( Static Rando
5、m Access Memory )2、动态随机存储器动态随机存储器DRAM ( Dynamic Random Access Memory ) 7.2.1 RAM的分类的分类7.2.2 RAM的结构和工作原理 RAM主要由主要由存储矩阵存储矩阵、地址译码器地址译码器和和读读/写控制电路（写控制电路（I/O电路）电路）三部分组成。三部分组成。 1、存储矩阵、存储矩阵 将存储单元按阵列形式排列，形成存储矩阵。将存储单元按阵列形式排列，形成存储矩阵。 2、地址译码器、地址译码器 为了区别不同的为了区别不同的字字，将存放在同一个字的存储单元编，将存放在同一个字的存储单元编为一组，并赋予一个号码，称为为一
6、组，并赋予一个号码，称为地址地址。地址的选择是借助。地址的选择是借助于于地址译码器地址译码器来完成的。来完成的。 地址码的位数地址码的位数n与可寻址数与可寻址数N之间的关系为：之间的关系为：N=2n。 3、片选与读、片选与读/写控制电路（写控制电路（I/O电路）电路）存储矩阵存储矩阵行行地地址址译译码码器器列地址译码器列地址译码器输输入入输输出出电电路路存储单元存储单元静静态态存存储储单单元元动动态态存存储储单单元元片选与读片选与读/ /写控制写控制7.2.2 RAM的结构和工作原理I/OI/OA A0 0A A1 1A A2 2A A3 3A A4 4A A5 5A A6 6存储单元存储单元
7、VDDDDTjTj YjT1T3QQT5T2T4T6Xi位位 线线位位 线线当当地地址址码码使使得得Xi和和Yj均均为为高高电电平平时时，表表示示选选中中该该单单元元，即即可可以以对对它它进行读写操作。进行读写操作。由由于于数数据据由由触触发发器器记记忆忆，只只要要不不断断电电，信信息就可以永久保存。息就可以永久保存。采采用用CMOS管管，所所以静态功耗极小。以静态功耗极小。MOS型静态存储单元示意图 X地地址址译译码码器器Y 地址地址译码器译码器1,1A0A1A2A3X0(行行)X15T0T0T15Y0 (列列) Y15A4A5A6A7位线位线行行存储矩阵存储矩阵I/O控制电路控制电路G1D
8、G4G5G2I/OR/W&D1ENCS16,1列列1,16T15位线位线16,161EN1EN&G3 2561RAM示意图8 8条条数数据据线线，每每字字 长长 度度 为为 8 8位位 1 13 3条条地地址址线线，存存储储字字数数为为： 2 21 1 3 38 8 R/W1415131612171118101992082172262354321A12A7A6A5A4A3A2A1A0I/O2I/O1I/O0A8A9A11A10CSI/O7I/O6I/O5I/O4I/O37.2.3 集成随机存储器7.3 RAM存储容量的扩展 当一片RAM不能满足存储容量需要时，就得将若干片RAM组合起来，扩展成
9、满足存储容量要求的存储器。RAM的扩展分为字扩展和位扩展。 用1K4 RAM扩展成1K8位存储器 用1K4 RAM扩展成2K4位存储器 用1K4 RAM扩展成2K8位存储器 位扩展位扩展 字扩展字扩展 字/位扩位扩展展7.3.1 位扩展（字长扩展）方法：方法： 1 1）把多片位数相同的把多片位数相同的RAM芯片地址线共用芯片地址线共用 2 2）读）读/ /写控制端，片选端共用写控制端，片选端共用 3 3）每个）每个RAM片的片的I/OI/O端并行输出端并行输出 用1K4 RAM扩展成1K8位存储器 所需所需RAMRAM的片数为：的片数为： 例1. 用1K4 RAM扩展成1K8位存储器 所需所需
10、RAM的片数为：的片数为：I/O7I/O5I/O4I/O3I/O1I/O0R/WCSA0A9I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K4 RAM (1)1K4 RAM (2)I/O2I/O2I/O2I/O67.3.2 字扩展（地址扩展）方法：方法： 1 1）把原地址线共用，）把原地址线共用，I/OI/O端共用端共用 2 2）读）读/ /写控制端共用写控制端共用 3 3）根据需要增加适当的地址线控制片选端）根据需要增加适当的地址线控制片选端 用1K4 RAM扩展成2K4位存储器 所需所需RAM的片数为：的片数为： 例2. 用1K4 RAM扩展成2K4
11、位存储器 所需所需RAM的片数为：的片数为：I/O3I/O1I/O0R/WA0A9I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K4 RAM (1)1K4 RAM (2)I/O2I/O2I/O2A101 例3. 用1K4 RAM扩展成4K4位存储器 所需所需RAM的片数为：的片数为：R/WA10A0A9I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K4 RAM (1)1K4 RAM (2)I/O2I/O2I/O3I/O1I/O0I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K
12、4 RAM (3)1K4 RAM (4)I/O2I/O2I/O2A11译译码码器器7.3.3 字和位同时扩展方法：方法：（结合上述两种扩展方法）结合上述两种扩展方法） 1 1）进行位扩展）进行位扩展 2 2）进行字扩展）进行字扩展 用1K4 RAM扩展成2K8位存储器 所需所需RAM的片数为：的片数为： 例3. 用1K4 RAM扩展成2K8位存储器 所需所需RAM的片数为：的片数为：I/O7I/O5I/O4I/O3I/O1I/O0R/WA10A0A9I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K4 RAM (1)1K4 RAM (2)I/O2I/O2I
13、/O2I/O6I/O7I/O5I/O4I/O3I/O1I/O0I/O3I/O1I/O0R/WA9A0CSI/O3I/O1I/O0R/WA9A0CS1K4 RAM (3)1K4 RAM (4)I/O2I/O2I/O2I/O61R/WA0A97.4 只读存储器ROM 只读存储器ROM在存入数据后一般不能用简单的方法将其修改，并且具有掉电后信息不丢失的特点。 固定固定ROM（掩模（掩模ROM） 可编程可编程ROM（PROM） 紫外线可擦除紫外线可擦除ROM（EPROM） 电可擦除可编电可擦除可编ROM（E2PROM） 7.4.1 ROM的分类的分类7.4.2 只读存储器ROM的组成 ROM主要由主要
14、由存储矩阵存储矩阵、地址译码器地址译码器和和输出缓冲器输出缓冲器三部分组成。三部分组成。 1、存储矩阵（或阵列）、存储矩阵（或阵列） 将存储单元按阵列形式排列，形成存储矩阵。将存储单元按阵列形式排列，形成存储矩阵。 2、地址译码器（与阵列）、地址译码器（与阵列） 为了区别不同的为了区别不同的字字，将存放在同一个字的存储单元编，将存放在同一个字的存储单元编为一组，并赋予一个号码，称为为一组，并赋予一个号码，称为地址地址。地址的选择是借助。地址的选择是借助于于地址译码器地址译码器来完成的。来完成的。 地址码的位数地址码的位数n与可寻址数与可寻址数N之间的关系为：之间的关系为：N=2n。 3、输出缓
15、冲器、输出缓冲器 为了提高存储器的带负载能力，以及实现对输出状态为了提高存储器的带负载能力，以及实现对输出状态的三态控制，以便与系统的总线连接。的三态控制，以便与系统的总线连接。7.4.3 ROM的逻辑结构与工作原理 ROM的基本结构是由一个固定连接的与门阵列和一个可编程连接的或门阵列组成。11&1111A1A0W0W1W2W3D3D2D1D07.4.3 ROM的逻辑结构与工作原理 ROM的基本结构是由一个固定连接的与门阵列和一个可编程连接的或门阵列组成。11A1A0W0W1W2W3D3D2D1D07.4.3 ROM的逻辑结构与工作原理 ROM的基本结构是由一个固定连接的与门阵列和一个可编程连
16、接的或门阵列组成。11A1A0W0W1W2W3D3D2D1D0 例1. 已经编程的ROM如图所示，（1）该ROM的容量是多少？（2）地址001、010、101、111存储的数据是什么？1B211B1B0W0W1W2W3W4W5W6W7D0D1D2D300100101100000017.5 存储器设计组合逻辑函数依据：依据：ROM是由与阵列和或阵列组成的组合逻辑是由与阵列和或阵列组成的组合逻辑电路。电路。方法：方法：1）将将与与阵列地址端阵列地址端A0An当作逻辑函数当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）的输入变量，则可在地址译码器输出端（即字线）上产生全部最小项；上产生全部最
17、小项； 2）或或阵列的输出（位线）是将与之相连阵列的输出（位线）是将与之相连字线上的信息相字线上的信息相或或以后作为输出的，因此在数据以后作为输出的，因此在数据输出端可获得有关最小项相输出端可获得有关最小项相或或的表达式。的表达式。结论：结论：ROM有几个数据输出端，即可获得几个逻有几个数据输出端，即可获得几个逻辑函数的输出。辑函数的输出。 例1. PROM实现的组合逻辑函数如下图所示，写出组合逻辑函数F1和F2的最大项之积的形式。 例2. 用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数，并画出存储矩阵的点阵图。 例3. 用用PROM构构成成一一个个码码型型转转换换器器，将将4位位二进
18、制码二进制码B3B2B1B0转换成循环码转换成循环码G3G2G1G0。0001W1511111001W1401111101W1310110101W1200110111W1111011111W1001011011W910010011W800010010W711101010W601101110W510100110W400100100W311001100W201001000W110000000W00000G0G1G2G3WiB0B1B2B311&B3B211B1B01W0W1W2W3G3G2G1G0W4W5W6W7W8W9W10W11W12W13W14W15111总结一、半导体存储器的分类：按存取功能分： 随机存取存储器随机存取存储器RAM 只读存储器只读存储器ROM按制造工艺分：双极型双极型和MOS型型二、半导体存储器的容量计算以及“字”和“字长”的含义三、存储器的扩展（RAM）四、用存储器设计组合逻辑函数（ROM）
