《数字电路第3章课件》由会员分享，可在线阅读，更多相关《数字电路第3章课件（23页珍藏版）》请在金锄头文库上搜索。
1、3.1组合逻辑电路的基本概念数字逻辑电路是由基本逻辑门电路按照需要实现的逻辑功能拼装组合而成。它们往往具有多个输入和输出端，而且输入和输出之间的逻辑关系不再像逻辑门电路那样简单直接，而需要借助逻辑代数进行分析和设计。数字逻辑电路根据输入和输出的关系(即输出是否反馈到输入端)，可以分为无记忆功能的组合逻辑电路和有记忆功能的时序逻辑电路。1.组合逻辑电路组合逻辑电路的特点是：逻辑电路中输出信号没有反馈到输入端，因此任意时刻的输出状态只和当前的输入状态有关，而和电路原来的输出状态无关，如图3-1所示。因此它没有记忆功能，分析起来也较为方便。2.时序逻辑电路时序逻辑电路的特点是：数字逻辑电路中输出信号
2、部分反馈到输入端，因此输出信号的状态不但和当前的输入信号状态有关，而且和电路原来的输出状态(Y1Yn)有关，如图3-2所示。因此它有记忆功能，分析起来也较为复杂。3.2逻辑代数化简和转换1.化简和转换的意义完成同样的逻辑功能，可以使用不同的逻辑电路，而不同的逻辑电路使用逻辑门的个数和复杂程度也不同，导致性能和价格差异也很大，因此有必要对逻辑表达式和逻辑电路进行进一步的化简。一般而言，逻辑表达式越简单，实现它的逻辑电路成本越低、速度越快、可靠性越高；另一方面，由于客观条件的限制，某些情况下可能不宜或不能采用某一种逻辑门电路(如元器件市场缺货)，而必须用另外的逻辑门电路代替，因此有必要对逻辑表达式
3、和逻辑电路进行转换，以达到相同的逻辑功能。2.逻辑代数基本定律和基本公式逻辑代数基本定律和基本公式见表3-1。3.逻辑代数常用公式利用逻辑代数的基本定律，可以进一步推导出逻辑代数的常用公式。熟练地掌握和利用这些常用公式，可以为逻辑表达式的化简提供方便。(1)AB+AB=A证明：AB+AB=A(B+B)=A1=A(2)A+AB=A证明：A+AB=A(1+B)=A1=A(3)A+AB=A+B证明：A+AB=(A+A)(A+B)=A+B(4)AB+AC+BC= AB+AC证明：AB+AC+BC=AB+AC+(A+A)BC=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(
4、1+B)=AB+AC4.逻辑表达式化简的标准因为从逻辑真值表直接得到的逻辑表达式是与或表达式，同时与或表达式还具有容易实现和转换为其他逻辑表达形式方便等优点，因此我们主要探讨与或表达式最简的标准。最简与或表达式的标准是：1)乘积项的个数最少。2)每个乘积项中包含的变量个数最少。5.逻辑表达式的公式法化简逻辑表达式的公式法化简就是利用逻辑代数的基本定律和基本公式以及常用公式进行化简，一般采取以下步骤和方法：(1)并项法利用公式AB+AB=A，将两项合并为一项，同时消去一个变量。(2)吸收法利用公式A+AB=A，吸收掉AB这一项。(3)消去法利用公式A+AB=A+B，将其中一项简化。4)配项法利用
5、公式AB+AC+BC= AB+AC，将三项合并为两项。3.3组合逻辑电路的分析组合逻辑电路功能的表示方法一般有逻辑表达式、真值表、逻辑电路图和文字描述等。在实际应用中，经常需要将几个不同的门电路单元组合起来实现某一特定的功能，如抢答选组合逻辑电路的一般分析方法如下。1.根据给定的逻辑电路图，写出输出端的逻辑表达式由给定的逻辑电路图，由前级开始，逐级向后推导，最后就可以得到总输出端的逻辑表达式。2.化简和变换如果写出的逻辑表达式不是最简表达式，必须利用公式法进行化简。3.列真值表如果无法从逻辑表达式看出电路的逻辑功能，可列出输入变量的各种取值，根据逻辑表达式列出真值表。4.分析说明对真值表或逻辑
6、表达式进行分析和总结，用文字来描述电路的功能。3.4组合逻辑电路的设计组合电路的设计过程为：1)首先分析实际情况是否能用逻辑变量来表示。一般能用逻辑变量来表示的事物只具有二值性，如行和不行、高和低、赞成和反对等。2)确定输入、输出逻辑变量后将其分别用逻辑变量字母表示，并作出逻辑规定。3)根据实际情况列出所有输入变量不同情况下的逻辑真值表。4)根据逻辑真值表写出逻辑表达式并化简，有时还有根据特定的逻辑集成电路作一定的逻辑变换。5)画出逻辑电路图，并标明使用的集成电路和相应的引脚。6)根据逻辑电路图焊接电路，通过调试焊好的电路来进一步验证逻辑关系是否和实际情况相符。3.5组合逻辑电路中的竞争冒险现
7、象在前面分析和设计组合逻辑电路时，都将门电路看成理想的器件，没有考虑门电路的延迟时间以及其他性能参数差异对电路的影响。实际门电路是由晶体管(TTL)或场效应晶体管(CMOS)等器件组成的，输入信号发生变化与其引起的门电路输出结果变化总存在一定的时间(即延迟时间，虽然该时间很短，但确实存在)。特别是在组合逻辑电路中，各输入信号传输到输出端的路径不同，经过门电路的级数也不同，导致到达汇合点的时间先后不一，从而使组合逻辑电路的输出出现瞬间的错误，这一现象称为竞争冒险。1.产生竞争冒险的原因在图3-7a所示逻辑电路中，逻辑表达式为Y=AA。理想情况下输出信号应恒等于0，但由于非门U1A延迟时间tpd的
8、影响，A下降沿到达U2A的时间比信号A上升沿晚一个tpd的时间，从而使U2A输出了一个时间为tpd的正向窄脉冲，如图3-7b所示。因为输出的为正向窄脉冲，因此又称为“1”型冒险。图3-7产生“1”型冒险同理，在图3-8a所示逻辑电路中，逻辑表达式为Y=AA。理想情况下，输出信号应恒等于1，但由于非门U1A延迟时间tpd的影响，会使U2A输出一个时间为tpd的负向窄脉冲，如图3-8b所示。因为输出的为负向窄脉冲，因此又称为“0”型冒险。不管是“1”型冒险还是“0”型冒险，都是一种干扰脉冲，这些干扰脉冲可能引起后级电路或负载的错误动作，并导致严重的后果。产生竞争冒险的原因都是某个门电路的两个互补输
9、入信号分别经过两条不同的路径传输，由于各路径经过门电路的级数不同，导致延迟时间也各不相同，到达时间也不相同，从而使输出信号产生一个较窄的干扰脉冲，这种现象就是竞争冒险。2.竞争冒险的判别可采用代数法来判别一个逻辑电路是否存在冒险，即写出组合逻辑电路的逻辑表达式，然后将某些变量取特定值(0或1)，如果逻辑表达式能转化为以下两种形式。1)Y=AA，则存在“1”型冒险。2)Y=AA，则存在“0”型冒险。3.竞争冒险的消除方法当组合逻辑电路存在竞争冒险时，可以采取以下方法来消除。1)修改逻辑设计，增添冗余项。所谓冗余项，是指在逻辑表达式中对逻辑功能没有影响的逻辑项，利用前面学习的化简方法，可以将冗余项
10、在逻辑表达式中化简掉。但有时，正是利用这些冗余项，可以防止竞争冒险的产生，具体方法如下。找出逻辑表达式中包含互补逻辑变量的两项，如图3-9中AC和BC项；找出两项中除互补逻辑变量外的所有变量，组成另一项(这就是冗余项)加到逻辑表达式中，如图3-9中AC和BC项，去除互补逻辑变量C和C，组成冗余项AB。此时，逻辑表达式变为Y=ACBCAB加入的冗余项AB不会改变原逻辑表达式的逻辑功能，但当A=B=1时，由于AB项为1，输出Y=1CC1，竞争冒险CC对输出已经没有影响，相应的逻辑电路如图3-10所示，增加的Y3为冗余项。2)在输出端加滤波电容。由于竞争冒险产生的干扰脉冲一般很窄，可以在可能产生竞争
11、冒险的逻辑电路输出端并联一个小的滤波电容(一般为几十皮法)，利用电容两端电压不能突变的特性将很窄的干扰脉冲滤除。由于电容容量很小，对正常的输出波形无多大影响，如图3-11所示。3)增加封锁脉冲。该方法就是在可能产生竞争冒险的逻辑电路中，增加一个封锁脉冲，在产生竞争冒险时段封锁逻辑电路的输出。图3-12增加封锁脉冲如图3-12所示，将输出门改为三态门。在无竞争冒险时，Y3CC输出恒为1，三态输出门控制端E为1，输出门正常工作；当产生竞争冒险时，即C发生变化，Y3由于产生“0”型竞争冒险，三态输出门控制端E为0，输出门处于高阻状态，输出端Y相当于断开，不会将竞争冒险的窄脉冲输出。4)增加选通脉冲。该方法就是在可能产生竞争冒险的逻辑电路中，增加一个选通脉冲，并且电路设计时保证只有在选通脉冲有效时，逻辑电路才输出，同时规定所有输入信号变化必须在选通脉冲无效的时候进行，这样就不会产生竞争冒险。如图3-13所示，输出门也采用了三态门，其E端受选通脉冲P的控制，由于在P有效时，输入信号不会发生转换，所以也就不会有竞争冒险发生，而在选通脉冲P无效时，即使输入信号变化，输出门也处于高阻状态，输出端Y相当于断开，不会将竞争冒险的窄脉冲输出。图3-13增加选通脉冲消除竞争冒险为了有效地消除竞争冒险，也可将以上方法综合应用。
