《最新微机原理课件第三章存储器PPT课件》由会员分享，可在线阅读，更多相关《最新微机原理课件第三章存储器PPT课件（48页珍藏版）》请在金锄头文库上搜索。
1、微机原理课件第三章存储器微机原理课件第三章存储器3.1存储器简介存储器简介 存储器概念存储器概念存储器分类存储器分类存储器结构存储器结构存储器的主要指标存储器的主要指标u 存储体：存储体：是存储芯片的主体，由基本存储是存储芯片的主体，由基本存储元按照一定的排列规律构成。元按照一定的排列规律构成。u 地址译码器：地址译码器：接收来自接收来自CPUCPU的的n n位地址，经译位地址，经译码后产生码后产生2 2n n个地址选择信号，实现对片内存储个地址选择信号，实现对片内存储单元的选址。单元的选址。u 控制逻辑电路控制逻辑电路：接收片选信号接收片选信号CSCS及来自及来自CPUCPU的读的读/ /写
2、控制信号，形成芯片内部控制信号，写控制信号，形成芯片内部控制信号，控制数据的读出和写入。控制数据的读出和写入。u数据缓冲器：数据缓冲器： 寄存来自寄存来自CPU的写入数据或的写入数据或从存储体内读出的数据。从存储体内读出的数据。四、主存储器的主要技术指标四、主存储器的主要技术指标 1、存储容量存储容量：存储器所包含的存储单元数存储器所包含的存储单元数或可以容纳的二进制信息量称为存储容量（寻或可以容纳的二进制信息量称为存储容量（寻址空间，由址空间，由CPUCPU的地址线决定）的地址线决定）。 2、存取速度存取速度：也可以是也可以是存取时间存取时间，是指从启是指从启动一次存储器操作到完成该操作所经
3、历的时动一次存储器操作到完成该操作所经历的时间，又称为读写周期。间，又称为读写周期。3、可靠性可靠性：用平均故障间隔时间来衡量用平均故障间隔时间来衡量。4、功耗功耗：通常是指每个存储元消耗功率的大通常是指每个存储元消耗功率的大小小。 3.2随机存取存储器随机存取存储器1、定义：、定义：在计算机正常工作状态下在计算机正常工作状态下,存储器的存储器的信息既可以信息既可以随机读随机读,又可以又可以随机写随机写。2、性质：、性质：RAM中的信息具有中的信息具有易失性易失性。3、分类、分类:a.静态静态RAM(速度快速度快,存储容量小存储容量小,集成度集成度低低,无需刷新无需刷新)b.动态动态RAM(速
4、度慢速度慢,存储容量大存储容量大,集成度集成度高高,需刷新需刷新)u静态静态RAM六管静态基本六管静态基本存储电路存储电路 常用的静态常用的静态RAM存储器芯片有存储器芯片有Intel系列的典型产品，如系列的典型产品，如2114（1K4）、）、6116（2K8）、）、6264（8K8）、）、62128（16K8）、）、62256（32K8）等）等(1) Intel6116芯片芯片双列直插双列直插24引脚引脚引脚信号：引脚信号： 地址信号地址信号 A A1010A A0 0 数据线数据线 I/O I/O7 7I/OI/O0 0 可寻址的单元数：211每单元数据位数：8容量容量21182KB 控制
5、线：控制线：片选写选通信号输出允许信号工作方式工作方式6116工作方式真值表工作方式真值表方 式I/O0I/O71XX未选中高 阻011输出禁止高 阻001读输 出0X0写输 入读操作：读操作： 0， 0， 1写操作：写操作： 0， 0(2)(2)静态静态RAM 6264RAM 6264（8K88K8）存储容量= 2 88KB131 282 273 264 255 246 237 6264 228 219 2010 1911 1812 1713 1614 15VCC WECS2A8A9A11OEA10CS1D7D6D5D4D3D2D1D0A0A1A12A7A6A5A4A3A2NCGNDu动态动
6、态RAM单管动态单管动态存储电路存储电路 动态动态RAM存储器芯片存储器芯片Intel 2164A存储容量存储容量64K1DRAM2164的引脚功能的引脚功能uA7A0：地址信号的输入引脚，用来地址信号的输入引脚，用来分时接收分时接收CPU送来的送来的8位行、位行、列地址列地址。64K个单元需要个单元需要16根地址线，在存取某个单元时，将存取的根地址线，在存取某个单元时，将存取的地址分两次输入到芯片中，每次地址分两次输入到芯片中，每次8位都有同一组地址线输入。每次送位都有同一组地址线输入。每次送到芯片上的地址分别称为行地址和列地址，分别锁存到芯片内部的行到芯片上的地址分别称为行地址和列地址，分
7、别锁存到芯片内部的行地址锁存器和列地址锁存器中，从而通过行列译码来选中要寻址的单地址锁存器和列地址锁存器中，从而通过行列译码来选中要寻址的单元。元。uRAS#：行地址选通信号输入引脚行地址选通信号输入引脚，低电平有效，兼作芯，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地片选择信号。当为低电平时，表明芯片当前接收的是行地址。址。uCAS#：列地址选通信号输入引脚列地址选通信号输入引脚，低电平有效，表明当，低电平有效，表明当前正在接收的是列地址。前正在接收的是列地址。uWE#：写允许控制信号输入引脚，当其为低电平时，执行写允许控制信号输入引脚，当其为低电平时，执行写操作；否
8、则，执行读操作。写操作；否则，执行读操作。uDIN：数据输入引脚。：数据输入引脚。uDOUT：数据输出引脚。：数据输出引脚。uVDD：5V电源引脚。电源引脚。uVss：接地引脚。：接地引脚。uN/C：空脚，无定义。：空脚，无定义。1、定定义义：在在计计算算机机正正常常工工作作状状态态下下,存存储储器器的的信信息息只可以只可以随机读随机读,不可以随机写。不可以随机写。2、性质：、性质：ROM中的信息具有中的信息具有非易失性非易失性。3 3、分类、分类: : a.a. 掩模掩模ROM ROM b. b. 可编程的可编程的PROM PROM c. c. 紫外线擦除、可编程的紫外线擦除、可编程的EPR
9、OM EPROM d. d. 电擦除、可编程的电擦除、可编程的E E2 2PROMPROM等等 e. e. 快擦写存储器（快擦写存储器（Flash ROMFlash ROM）3.3只读存储器只读存储器ROMIntel2764(EPROM)容量2138 8KB 64K位（1 1）引脚线：）引脚线： 地址线地址线: A: A1212A A0 0 , ,可寻址的单元数：可寻址的单元数：2 21313 数据线数据线: O: O7 7O O0 0 , ,每单元数据位数：每单元数据位数：8 8 控制线控制线: : 片选片选 输出允许输出允许 编程控制编程控制1 282 273 264 255 246 23
10、7 228 219 2010 1911 1812 1713 1614 15VPPA12A7A0D0D1D2地D3D4D5D6D7CEA10OEA11A9A8NCPGMVCCA1A2A3A4A5A62764(8K*8) EPROM引脚引脚（2 2）工作方式）工作方式 工作方式工作方式 CE OE PGM VPP VCC 数据线状态数据线状态 读出读出 0 0 1 +5V +5V DOUT 维持维持 1 x x +5V +5V 高阻态高阻态 编程编程 0 1 0 +21V +5V DIN编程检验编程检验 0 0 1 +21V +5V DOUT编程禁止编程禁止 1 x x +21V +5V 高阻态高
11、阻态与静态与静态RAMRAM比较：缺少写方式，增加编比较：缺少写方式，增加编程、校验、编程禁止等方式。程、校验、编程禁止等方式。 一、存储器接口应考虑的几个问题一、存储器接口应考虑的几个问题u 存储芯片的选用存储芯片的选用u CPUCPU总线负载能力总线负载能力u 存储器与存储器与CPUCPU之间的时序配合之间的时序配合u 存储器地址分配与片选问题存储器地址分配与片选问题3.4存储器芯片与存储器芯片与CPU的连接的连接二、存储器的数据宽度扩充和字节数扩充二、存储器的数据宽度扩充和字节数扩充数据线：数据线：D15D15D0D0地址线：地址线：A19A19A0A0控制线：控制线：M/IO#M/IO
12、#、RD# RD# 、WR#WR#、BHE#BHE#uCPU提供的信号线提供的信号线u存储器芯片提供的信号线存储器芯片提供的信号线数据线：数据线：D7D7D0D0地址线：地址线：AnAnA0A0控制线：控制线：RD# RD# 、WR#WR#、CS#CS#u信号线的连接信号线的连接数据线：直接连数据线：直接连地址线：低位线直接连，高位线作片选地址线：低位线直接连，高位线作片选控制线：控制线：三、三、CPU与存储器的连接方式与存储器的连接方式片选信号片选信号CS# CS# 的产生的产生l 线选方式（线选法）线选方式（线选法）l 译码选择方式译码选择方式全地址译码法全地址译码法部分地址译码法部分地址
13、译码法 存储器地址译码电路的设计一般遵循如下步骤：存储器地址译码电路的设计一般遵循如下步骤：（1 1）根据系统中实际存储器容量，确定存储器在整）根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；个寻址空间中的位置；（2 2）根据所选用存储芯片的容量，画出地址分配图）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；或列出地址分配表；（3 3）根据地址分配图确定译码方法；）根据地址分配图确定译码方法；（4 4）选用合适器件，画出译码电路图。）选用合适器件，画出译码电路图。8086系统的存储器接口设计基本技术系统的存储器接口设计基本技术1 1、全地址译码方式、全地址译码方式 定义
14、：定义：系统总线中的全部系统总线中的全部ABAB（AB19-AB0AB19-AB0）都）都用于地址译码，这样存储器芯片中的任一单元用于地址译码，这样存储器芯片中的任一单元都有唯一确定地址，该地址选择方法称为都有唯一确定地址，该地址选择方法称为全地全地址译码法。址译码法。 方法：低位地址线方法：低位地址线直接作为存储器芯片内部直接作为存储器芯片内部的地址线连接，的地址线连接，余下的高位地址线余下的高位地址线全部通过外全部通过外加译码器译码，译码输出作为各芯片组的选片加译码器译码，译码输出作为各芯片组的选片信号，以确定各组芯片的唯一地址范围。信号，以确定各组芯片的唯一地址范围。CS1A0A12WE
15、OECS2 &11M/IOA19A18A17A16A15A14A13+5VSRAM62641WR1RDD0D7说明：说明：A19A13是是0011111A12 A0例：例：8086/8088 CPU，扩展，扩展8KBRAM区。选用区。选用静态静态6264 RAM（对（对8086不考虑奇偶存储体）。不考虑奇偶存储体）。u地址空间分配：A19 A18 A17 A16 A15 A14 A13 A12A0 0 0 1 1 1 1 1 0 0 1 1即：3E000H3FFFFH ，共8KB分析如下连接方式所确定的地址：分析如下连接方式所确定的地址：A19A13是是0101110CS1WEOECS2A0A
16、12 &11M/IOA19A18A17A16A15A14A13+5VSRAM62641WR1RDD0D7A12 A01 （1 1）译码芯片）译码芯片 常用的译码芯片是常用的译码芯片是74LS13874LS138译码器，功能是译码器，功能是3 38 8译码器，有三个译码器，有三个“选择输入端选择输入端”C”C、B B、A A和三个和三个“使能输入端使能输入端” G” G1 1、G G2A2A# #，G G2B2B# #以及以及 8 8个输出端个输出端 Y Y7 7# # Y Y0 0 # #（2）74138引脚引脚图图输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3
17、#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它XXX1111111174LS138功能表 CS1 1# CS2A0A12CS1 2#CS2A0A12CS1 3#CS2A0A12CS1 4#CS2A0A12G1 Y0G2A Y1G2B Y2 Y374LS138CBA11M/IOA19A18A17A16A15A14A13+5V1其中：其中：RD与与OE相连；相连；WR与与WE相连；相连；SRAM（
18、6264）A0A12u地址空间分配：A19A18A17A16A15A14A13 A12A0 0 0 0 0 0 0 0 0 0 1# 00000H 1 1 01FFFH 0 0 1 0 0 2# 02000H 1 1 03FFFH 0 1 0 0 0 3# 04000H 1 1 05FFFH 0 1 1 0 0 4# 06000H 1 1 07FFFH 每片8KB,共32KBSRAM（6264）CS1 1# CS2A0A12CS1 2#CS2A0A12CS1 3#CS2A0A12CS1 4#CS2A0A12G1 Y0G2A Y2G2B Y4 Y674LS138CBA11M/IOA19A18A1
19、7A16A15A14A13+5V1其中：其中：RD与与OE相连；相连；WR与与WE相连；相连；A0A12若若74138的输出为的输出为Y0,Y2,Y4和和Y6A19A18A17A16A15A14A13 A12A0 0 0 0 0 0 0 0 0 0 1# 00000H 1 1 01FFFH 0 1 0 0 0 2# 04000H 1 1 05FFFH 1 0 0 0 0 3# 08000H 1 1 09FFFH 1 1 0 0 0 4# 0C000H 1 1 0DFFFH思考：若思考：若A19,A18,A17连接连接74138的的C,B,A,确定的地址又是什么？确定的地址又是什么？2、部分地址
20、译码方式、部分地址译码方式 定义：定义：CPU系统总线中的部分地址信号系统总线中的部分地址信号线与存储器芯片的地址线相连线与存储器芯片的地址线相连,参与存储器参与存储器地址的译码。地址的译码。 优点：优点：译码电路连接简单译码电路连接简单缺点：缺点：会出现地址重叠问题会出现地址重叠问题 CS1WEOECS2A0A12 &11M/IOA17A16A15A14A13+5VA12A0SRAM6264WRRDD0D7说明说明：(1)A17A13是是11111；（；（2）A19，A18没用。没用。地址空间分配：地址空间分配：A19A18A17A16A15A14A13 A12A0 1 1 1 1 1 0
21、0 1 1重叠地址：重叠地址：3E000H3FFFFH 7E000H8FFFFHBE000HBFFFFH FE000HFFFFFH基本地址范围基本地址范围：3E000H3FFFFH 补充：补充：存储器管理存储器管理一、一、IBMPC/XT中的存储空间分配中的存储空间分配IBMPC/XT计算机中的计算机中的CPU是是8088。20根地址线可以寻址根地址线可以寻址1MB内存空间内存空间（00000HFFFFFH）分三个区：分三个区：基本基本RAM区：区：00000H9FFFFH，共，共640KB。保留区：保留区：A0000HBFFFFH，共，共128KB，属于显，属于显示示RAM区。区。ROM区：
22、区：C0000HFFFFFH，属于系统控制，属于系统控制ROM和基本和基本I/OROM区。区。 IBM PC/XTIBM PC/XT存储空间的分配存储空间的分配二、扩展存储器及其管理二、扩展存储器及其管理1 1、不同、不同CPUCPU的寻址范围的寻址范围2 2、 存储器的管理存储器的管理（1）虚拟存储器）虚拟存储器（VirtalMemory） 当当CPU输出地址码的位数较多，而实际主存容量较小输出地址码的位数较多，而实际主存容量较小的情况下，微机系统可以将一部分辅存当作主存来使的情况下，微机系统可以将一部分辅存当作主存来使用的机制，就是虚拟存储器系统。用的机制，就是虚拟存储器系统。虚拟存储器是
23、建立在主存虚拟存储器是建立在主存-辅存物理结构基础之辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。编址，形成一个庞大的存储空间。（2）80386的三种工作方式的三种工作方式实地址方式实地址方式 实实地地址址方方式式是是8028680486最最基基本本的的工工作作方方式式，寻寻址址范范围围只只能能在在1MB范范围围内内，故故不不能能管管理理和和使使用用扩扩展展存存储储器器。它它在在复复位位时时，启启动动地地址址为为FFF
24、F0H，在在此此安安装装一一个个跳跳转转指指令令，进入上电自检和自举程序。进入上电自检和自举程序。虚地址保护方式虚地址保护方式保保护护：第第一一是是保保护护操操作作系系统统的的存存储储段段和和其其专专用用处处理理寄寄存存器器不不被被应应用用程程序序所所破破坏坏；第第二二是是为为每每一一个个任任务务分分配配不不同同的的虚虚地地址址空空间间，从从而而使使不不同同任任务务之之间间完完全全隔离，实现隔离，实现任务的保护任务的保护。存储器管理机制：存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制
25、把线性地化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址。址转化为物理地址。分段分页机制：分段分页机制：所管理的存储块具有固定的大小，它把线性地址空间中的所管理的存储块具有固定的大小，它把线性地址空间中的任一页映射到物理空间的一页。任一页映射到物理空间的一页。 虚拟虚拟80868086方式方式 支持存储管理、保护及多任务环境中执支持存储管理、保护及多任务环境中执行行8086程序，创建一个在虚拟程序，创建一个在虚拟8086方式下方式下执行执行8086程序的任务，可以使程序的任务，可以使CPU同时执同时执行三个任务：以行三个任务：以32位虚地址保护方式执行位虚地址保护方式执行第
26、一个任务的第一个任务的80386程序；以程序；以16位虚地址保位虚地址保护方式执行第二个任务的护方式执行第二个任务的80286程序；以虚程序；以虚拟拟8086方式执行第三个任务的方式执行第三个任务的8086程序。程序。核核心心是是解解决决容容量量、速速度度、价价格格间间的的矛矛盾盾，建立起多层存储结构。建立起多层存储结构。一一个个金金字字塔塔结结构构的的多多层层存存储储体体系系充充分分体体现出容量和速度关系。现出容量和速度关系。三、三、多层存储结构概念多层存储结构概念多层存储结构多层存储结构 寄存器（寄存器（CPU内部）内部）Cache(高速缓存高速缓存)内存内存磁盘、磁带、光盘磁盘、磁带、光盘CacheCache主存层次主存层次主存层次主存层次 ： 解决解决解决解决CPUCPU与主存的速与主存的速与主存的速与主存的速度上的差距度上的差距度上的差距度上的差距 ；主存主存主存主存辅存层次辅存层次辅存层次辅存层次 ： 解决存储的大容量解决存储的大容量解决存储的大容量解决存储的大容量要求和低成本之间的要求和低成本之间的要求和低成本之间的要求和低成本之间的矛盾矛盾矛盾矛盾 。结束语结束语谢谢大家聆听！谢谢大家聆听！48
