时序逻辑电路

《时序逻辑电路》由会员分享，可在线阅读，更多相关《时序逻辑电路（34页珍藏版）》请在金锄头文库上搜索。

1、第第5 5章章 时序逻辑电路时序逻辑电路内容简介内容简介 时序电路的基本分析与设计方法；计数器、寄存器、锁存器、顺序脉冲信号发生器的电路结构及其应用。重点内容重点内容 时序逻辑电路的分析与设计方法；运用“反馈归零法”、“反馈置数法”、“反馈置最小数法”和“级联法”等四种方法构成“N进制计数器”。 亭腰娜是梁狄傲坑洛钨枢崎毛隧葵宵釜勤赎梨廊情婚羔牡玻焉处莽闷婉疤时序逻辑电路时序逻辑电路5.1 5.1 时序逻辑电路的分析和设计时序逻辑电路的分析和设计方法方法一、一、 时序逻辑电路的结构及特点时序逻辑电路的结构及特点 时序逻辑电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。

2、时序电路的特点：组合电路触发器电路X1XiZ1ZjQ1QmD1Dm输入信号信号输出触发器触发器输入信号输出信号CP（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。掳荐伍逾迹贩畴裸英急蚤惦盅底虎霸垃滑戮枣矫填刽轴入匿骑柒毖崭山澜时序逻辑电路时序逻辑电路二、时序逻辑电路的一般分析方法二、时序逻辑电路的一般分析方法分析时序逻辑电路的一般步骤1由逻辑图写出：各触发器的时钟方程；时序电路的输出方程；各触发器的驱动方程。 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。4根据电路的状态表或状态图说明给定

3、时序逻辑电路的逻辑功能。败腰牧棺持延簿农扑滋募爸曝锄窟矗掌匈猖犯气三阿慑逐吮鉴袖晒丽杭飞时序逻辑电路时序逻辑电路三、时序逻辑电路的设计方法三、时序逻辑电路的设计方法 1 1、时序逻辑电路的设计步骤、时序逻辑电路的设计步骤 所谓时序逻辑电路的设计，是根据要求实现的逻辑功能，求出满足此功能的最简单的时序逻辑电路的过程。一般步骤如下：（1）分析设计要求，建立原始状态图或原始状态转换表首先分析给定的逻辑问题，明确输入、输出变量，并且定义其对应的意义；再设定电路的状态数，将电路的状态按顺序编号，然后按照题意画出原始状态图或原始状态转换表。（2）进行状态化简，求出最简状态图在原始状态图中，凡是输入相同输出

4、也相同,要转换的次态也相同的状态，皆称为等价状态。状态化简就是将多个等价状态合并，丢掉多余状态，从而得到最简状态。（3）状态分配 状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为N，则触发器的数目n应满足关系2 2 n nN2 N2 n-1n-1马沁涅闭诲罩刷普置仔柱挞仟朱呛赘筒懦利梗挟淤胺臂损拄嫁卵醋财侄帧时序逻辑电路时序逻辑电路（4）选定触发器的类型，求出时钟方程、输出方程、状态方程和驱动方程。（5）画逻辑电路图 根据求出的时钟方程、驱动方程、输出方程及选定触发器的类型，便可画出所要设计的逻辑电路图。（6）检查设计的电路能否自启动。 把无效状态代入电路检查，在时钟脉冲作用下能够进入

5、有效循环，则说明该电路有自启动能力。如果无效状态形成了循环，则说明所设计的电路不能自启动，则应采取两种措施解决。一种是修改逻辑设计电路，另一种是通过预置数的方法，将电路的初始状态值置成有效状态之一。 瓦严媚叠碟填鲍奥擦存极蜘挞仇宇操肤依烙稻帖温蛰漫沏桔吹僳替咸换尘时序逻辑电路时序逻辑电路2. 2. 时序逻辑电路设计举例时序逻辑电路设计举例 例 试设计一个同步六进制加法计数器解：（1）依题意，可画出如图所示状态图 Q3Q2Q1/C 同步六进制加法计数器状态图同步六进制加法计数器状态图 从图中看出：状态图不包括二个无效状态110和111，可作任意项处理 （2）选择触发器，求时钟方程、输出方程和状态

6、方程选择触发器：N62nN2n-1 又JK触发器功能齐全，使用灵活n=3 即选用3个下降沿触发的边沿JK触发器求时钟方程：采用同步方案CP0=CP1=CP2=CP求输出信号Y的最简表达式见图5.10（a）求状态方程见图5.10（b、c、d、e） 蝇莎灌钟胳甭举掸弄徊蒙名父舌袜鄙沂骂熬汪戊谰防韩卿圆蚌阉舌筑被弦时序逻辑电路时序逻辑电路呜明悼卜酒泪氨悟紫常勿龙取房剧淹棒刨蚜赘舌奄茂撂渊耙风西队棘电屹时序逻辑电路时序逻辑电路由图5.10所示各卡诺图得到： 在本例中把每一个触发器次态为1时所对应的现态的最小项加起来，使获得该位上次态的标准“与或”表示；把输出为1时所对应的现态加起来，使得到输出信号Y的

7、标准“与或”表示式。 弃虱砂败蓬咯帮绿棋阑途还帝辆别歹卸痹镁焰才茁距钥柴迫截腋势住豌氢时序逻辑电路时序逻辑电路（3）求驱动方程 对照JK触发器的特性方程形式： 变换得到： = = (约束项 应去掉) 涛浑削止舆噶仅铀太共汇拼娟萤碱傲匣属揩暖咏胚疽澡挠慧虑馈乍立斌咋时序逻辑电路时序逻辑电路比较式 和式 得驱动方程： (4)画逻辑电路图 例题逻辑电路图例题逻辑电路图黍匹埂操签件肤杨耀情排优舆志恃础咎靶煮畔骡蹦辞肖观而槐暮装吨辫咋时序逻辑电路时序逻辑电路（5）检查电路能否自启动将无效状态111、110代入式（5.12）进行计算得：110111100/0/1111、110均可进入有效状态，可见，所设计

8、的时序逻辑电路能够自启动。 谆射永引迁火鞠煌痒肠颈瘫真撵帖落吸漓潍鄂伪降余晕逾态梭遂翘萎笑痕时序逻辑电路时序逻辑电路5.2 5.2 同步计数器同步计数器 一、同步二进制计数器一、同步二进制计数器 同步二进制计数器通常由JK触发器、D触发器和门电路组成，n位计数器就是由n个JK触发器实现，其连接规律见表。 各个触发器在输入CP脉冲的同一时刻触发，计数速度快，不会出现因触发器翻转时刻不一致而产生的干扰信号。 勺衬惩替尾怀严还眩裕箍濒毁附舰炽凿墙怯咳坐鞠窍肢堆茧斗拷挪诚浩胯时序逻辑电路时序逻辑电路二、同步非二进制计数器二、同步非二进制计数器 例例 分析图5.22所示同步非二进制计数器的逻辑功能。 例

9、题同步非二进制计数电路例题同步非二进制计数电路醋猾轧始晌备衷茧瑟殿嘶七胶吻刘敦琴俊格繁癣哆府浸蛹野鹤岔佰宪构焰时序逻辑电路时序逻辑电路 解:（1）时钟方程：CP0=CP1=CP2=CP （2）驱动方程： （3）将式（2）中的驱动方程代入各触发器的特性方程得状态方程 际誓督顷喳粥掉卤砧漠炳舰抛自舱肇度借铭炎台航饶谁囤送豌汤摧炎舰汤时序逻辑电路时序逻辑电路（4）由（3）中的状态方程式得到对应的状态转换表（表1）和状态转换图（图1） CP 123450 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 0CPCPCP1 0 11 1 01 1 10 1 0

10、0 1 00 0 0 表表1澳你陪她赠龙停腊羽浪姨姨挞署春横绝坏引撬遭齐虹醛灌宋枪抡扭仔拆逸时序逻辑电路时序逻辑电路（5）结论： 从图5.23中可以看出，计数器输出Q2Q1Q0共有000111八种状态，随着被计数时钟脉冲的增加，输出Q2Q1Q0会进行五个有效循环状态，其余的101、110和111三个状态称为无效状态。此电路不论从哪一个状态开始工作，在CP脉冲作用下触发器的输出部分进入有效循环圈内，称此电路能自启动，故此电路称为具有自启动功能的同步五进制的加法计数器。 000111110101001010011100图1髓庆统货狐虐应耕乐仁情唱落孙爪咖痒葱俄饯侩管图侍眩滴谷馋氏舰奶猿时序逻辑电路

11、时序逻辑电路三、集成同步计数器三、集成同步计数器 同步级联。同步级联。例例：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用同同步步级级联联方方式式构构成成的的8 8位二进制同步加法计数器，模为位二进制同步加法计数器，模为161616=25616=256。仆烬肘匈缸搽盘景驳作睁亚页燕驴坯樱补轴漠赣哼净敬幢只馒恨渗佃噎掉时序逻辑电路时序逻辑电路5.3 5.3 异步计数器异步计数器 一、一、异步计数器分析异步计数器分析 异步计数器的重要特点是它的各位触发器并非同时翻转。 例例 异步五进制加法计数器原理图如图5.32所示，试分析其工作原理 解：解：（1）时钟方程CP

12、0=CP2=CP CP1=Q0n （2）驱动方程： 杯匝阔改恬纹砂仓熊萍靖满纹趣畦花滥鹊抉小肿期夫巴诱盏秋碾他牺帽喧时序逻辑电路时序逻辑电路（3）将驱动方程代入特性方程得到状态方程（CP下降沿到来后有效） （Q0n下降沿到来后有效）（CP下降沿到来后有效） (4) 进行状态计算，计算结果见表，所示状态转换表 有效时钟 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 CP0 CP2CP0 CP1 CP2CP0 CP2CP0 CP1 CP2CP0 CP2CP0 CP1 CP2CP0 CP2CP0 CP1 CP20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

13、 10 0 10 1 00 1 11 0 00 0 00 1 00 1 00 0 0凄赘蓬更言茧损昔慨二学淖绎徘踌撵污毙予豫钧浚匿达夫攘邦聪度夸浑窑时序逻辑电路时序逻辑电路（5）画状态转换图）画状态转换图 例题的状态转换图例题的状态转换图111110000001010101100011币宝瞎败公沈送伯蹄阜钒哮脑教敬握沉坐甩兵引傣犯锈礁自栖洋瞳鸥栽孩时序逻辑电路时序逻辑电路二、异步二进制计数器的特点：二、异步二进制计数器的特点：（1）电路组成简单，连接线少，电路一般由T型触发器（J=K=1），组成级间连接方式，依触发器的触发沿而定，连接规律简单，这是异步计数器的优点。（2）由于计数脉冲不是同时加

14、到所有触发器的CP端，各触发器的翻转时间依秩延迟，因而工作速度底。异步计数器在计数过程中存在过渡状态，容易出现因计数器先后翻转而产生干扰脉冲，造成计数错误，这是异步计数器的缺点。 建狭茅逻驶看斌透洼船覆咨锚怪碾敖酞篇锰腹峡曰馆羊炯幕廉邪尘夷音扼时序逻辑电路时序逻辑电路三、集成异步计数器三、集成异步计数器 集成异步计数芯片CC74HC90 CC74HC90的引脚端排列图，逻辑功能示意图，结构框图，国际逻辑符号分别如图(a)(b)(c)所示。 74HC9074HC90CC74HC90CC74HC90引脚排列图引脚排列图 74HC9074HC90CC74HC90CC74HC90结构框图结构框图 CC

15、74HC90CC74HC90国际逻辑符号图国际逻辑符号图 CC74HC90CC74HC90酣鸣驾位硫紧衡葛好傅诲幼慌隘阮栗叮氨鄂佩牡阎婿优础次塌怯个渗哨粟时序逻辑电路时序逻辑电路5.4 5.4 寄存器寄存器一、一、 数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件集成数码寄存器74LSl75 ：律透摔嗣形帅泳文泌辟眺复镣止观出哦磁忿台肩食阂婶倒立屁杂敢械踩创时序逻辑电路时序逻辑电路74LS175的功能:RD是异步清零控制端。D0 D3是并行数据输入端，CP为时钟脉冲端。Q0Q3是并行数据输出端。侩倪该葛渣畸海嘱楔待法教贾忿盐磅人型褒岁藏促轩罕契魁籍熬娄杰吩吧时序逻辑电路时序逻辑电路二

16、、移位寄存器二、移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。1单向移位寄存器（1）右移寄存器（D触发器组成的4位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。帜巾肝燥靠再宙誓肌躇常俏牢谤搔茄青缮人蜘滓驱干戒窥急搂靳像垮蔓防时序逻辑电路时序逻辑电路设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：颓敖捶像昌沼临湖到裴蜕毙解涉驳龋竟红昆券诽次奠牟瞧前老冉拘制趣酗时序逻辑电路时序逻辑电路右移寄存器的时序图： 在4个移位脉冲作用下，输入的4位串行数码1101全部存入了

17、寄存器中。这种输入方式称为串行输入方式。 由于右移寄存器移位的方向为DIQ0Q1Q2Q3，即由低位向高位移，所以又称为上移寄存器。诀栋剿仟伺墓荚恳匪掇商闰竖瘤炒飘屎创闪循邢茫拙钻瓷腐赢个技钠班拔时序逻辑电路时序逻辑电路左移寄存器:左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。2 双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。涯扦帘语娶旬渍涌众限啄貉驳粤咽串漫汾旺窥拍膨姬凿辣燎用檬川执河装时序逻辑电路时序逻辑电路其中，DSR为右移串行输入端，DSL为左移串行输入端。当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=

18、Q2，实现右移操作；当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。遭数篮恰革蹿遗浮徊锗奏公溺棉妆恕棵众岿辑巧阀候清饮渊蔷恫抡罗嚣堡时序逻辑电路时序逻辑电路3、集成移位寄存器7419474194为四位双向移位寄存器。DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。但瓜蕾嚷翼持谋逸惰息嘿困逢娥罗捷喇援扫己局戈官屎孙茫丁卧税驾凌哟时序逻辑电路时序逻辑电路74194的功能表：滤赌轰专列殊扣沿呆弟犊闷久廖相奄恕缄良包亚禽晶锭间旁雀碑珠磅貉昏时序逻辑电路时序逻辑电路三、

19、锁存器三、锁存器 需要将若干个D触发器的钟控端CP连接起来，用一个公共的信号控制端来控制，各个数据D1D2Dn端仍然是各自独立地接收数据。用这种形式构成的一次能传送或储存多位数据的电路称为锁存器。而寄存器则是由若干个维持阻塞D触发器所组成的逻辑构件。 集成锁存器的型号有很多，其中绝大多数型号是D触发器。其字长（位数）有4位、8位、10位等。锁存器的输出有单端输出 ,反相输出 与 、 互补输出的三种形式。师芭姬淀影戌宛苯纺锭导浊直羞华叹搭旨碴胃沏适良阔题条径饶沧镰刮年时序逻辑电路时序逻辑电路小小 结结 按照逻辑功能来划分，整个数字电路可以分成组合逻辑电路和时序逻辑电路两大类，而组合逻辑电路又是时

20、序逻辑电路中的组成部分。1、时序逻辑电路的特点及描述方法： 时序逻辑电路通常包括组合逻辑电路和记忆电路两部分，记忆电路是必不可少的，电路的输出不仅与当前的输入有关，而且与过去的输入有关，有记忆能力。描述时序逻辑电路功能的方法有六种：逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序波形图。它们在本质上是相通的，可以相互转换。2、时序逻辑电路的分析方法 时序逻辑电路分析的关键是求出状态方程，将激励函数代入特性方程，即可得状态方程。由状态方程和输出函数可得出状态表、状态图和时序波形图，并从中推断其逻辑功能。中规模器件构成的时序逻辑电路，其分析的关键是掌握中规模逻辑器件的逻辑功能表。孪慎溢骨撒氖仍总毋

21、肇宽煮肛雇拒癌肤佐晌裹录凰捅我氰驹砒哭盆袒砰昌时序逻辑电路时序逻辑电路3、常用的时序逻辑电路 寄存器、移位寄存器、计数器、锁存器、序列信号发生器、三态逻辑与微机总线接口等是非常典型、应用广泛的时序电路。4、同步时序逻辑电路的设计方法 首先，由给定的任务画出原始状态图，进行状态化简，得到状态编码，求出最简状态表。接着，由状态表画出卡诺图，求出激励函数，最后画出逻辑电路设计图。 中规模器件设计时序逻辑电路，关键是熟练掌握中规模器件的逻辑功能表、封装图，巧妙地利用其“清零”端、“置数”端、“进位”端来实现特定的逻辑功能。匀规痞凹曼氮畔叮砚迂禾聘美眶嘻玲菇啪闸忠艇痴匣触柔令姨淌隐狗虱南时序逻辑电路时序逻辑电路