存储器及其接口技术

《存储器及其接口技术》由会员分享，可在线阅读，更多相关《存储器及其接口技术（104页珍藏版）》请在金锄头文库上搜索。

1、第第5 5章章 存储器及其接口技术存储器及其接口技术 u存储器分类存储器分类u随机读写存储器随机读写存储器u只读存储器只读存储器ROMROMu存储器与存储器与CPUCPU接口的基本技术接口的基本技术u高速缓冲存储器高速缓冲存储器CacheCacheu外部存储器简介外部存储器简介5.1 5.1 存储器分类存储器分类一、概述一、概述 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大的部件，它是由大量的量的记忆单元记忆单元( (亦称基本的存储电路亦称基本的存储电路) )组成的，用来存放用二组成的，用来存放用二进制数表示的程序和数据。进制数表示的程序和数据。 按存储器在

2、计算机系统中的位置，存储器可分为两大类：按存储器在计算机系统中的位置，存储器可分为两大类：内存、外存。内存、外存。 内存：存储当前运行所需的程序和数据。内存：存储当前运行所需的程序和数据。CPUCPU可以直接访可以直接访问并与其交换信息，容量小，存取速度快。问并与其交换信息，容量小，存取速度快。 外存：存储当前不参加运行的程序和数据。外存：存储当前不参加运行的程序和数据。CPUCPU不能直接不能直接访问，需配备专门设备才能进行交换信息，容量大，存取速访问，需配备专门设备才能进行交换信息，容量大，存取速度慢。度慢。速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器内部内部Cache

3、外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器图图 微机存储系统的层次结构微机存储系统的层次结构CPU 计算机系统中的存储系统采用快慢搭配方式，具有计算机系统中的存储系统采用快慢搭配方式，具有层次结构，如下图所示。层次结构，如下图所示。二、半导体存储器的分类二、半导体存储器的分类 ( (一一) )按存按存储器制造工器制造工艺分分类 双极型存储器：双极型存储器： 包包括括TTL(TTL(晶晶体体管管- -晶晶体体管管逻逻辑辑) )存存储储器器、ECL(ECL(射射极极耦耦合合逻逻辑辑) )存存储储器器、I I2 2L(L(集集成成注注入入逻逻辑辑) )存存

4、储储器器等等。特特点点：存存取取速速率率高高，通通常常为为几几纳纳秒秒(ns)(ns)甚甚至至更更短短，集集成成度度比比MOSMOS型型低低，功功耗耗大大，成成本高。本高。 MOS(MOS(金属氧化物金属氧化物) )型存型存储器：器： 分分为为CMOSCMOS型型、NMOSNMOS型型、HMOSHMOS型型等等多多种种。特特点点：制制造造工工艺艺简简单，集成度高，功耗低，价格便宜，但速率比单，集成度高，功耗低，价格便宜，但速率比TTLTTL型要低。型要低。( (二二) )从应用的角度分类从应用的角度分类 RAM RAM（随机读取存取器）、（随机读取存取器）、ROMROM（只读存储器）（只读存储

5、器）1.SRAM(Static 1.SRAM(Static RAM)RAM)：静静态RAMRAM，其其基基本本存存储电路路由由双双稳态触触发器器构构成成，每每一一个个双双稳态元元件件存存放放1 1位位二二进制制数数，只只要要不不掉掉电，信息就不会，信息就不会丢失，不需要刷新失，不需要刷新电路。路。2.DRAM(Dynamic 2.DRAM(Dynamic RAM)RAM)：动态RAMRAM，其其基基本本存存储电路路为单管管动态存存储电路，需要刷新路，需要刷新电路。路。3.NVRAM(Non 3.NVRAM(Non Volatile Volatile RAM)RAM)：非非易易失失性性RAMRA

6、M，它它由由SRAMSRAM和和EEPROMEEPROM组成成，正正常常工工作作时SRAMSRAM保保存存信信息息，在在掉掉电瞬瞬间，把把SRAMSRAM中的信息写入中的信息写入EEPROMEEPROM中，从而使信息不会中，从而使信息不会丢失。失。4.PSRAM(Pseudo 4.PSRAM(Pseudo Static Static RAM)RAM)：伪静静态读写写存存储器器。是是片片内内集集成成了了动态刷刷新新电路路的的动态存存储器器，使使用用时不不再再专门配配置置刷刷新新电路，可作路，可作为一个静一个静态RAMRAM使用。使用。5.MPRAM(Multiport 5.MPRAM(Multi

7、port RAM)RAM)：多多端端口口RAMRAM，有有多多个个端端口口，每每个个端端口可口可对RAMRAM进行独立地行独立地读写操作。写操作。6.FRAM(Ferroelectric 6.FRAM(Ferroelectric RAM)RAM)：铁电介介质读写写存存储器器，是是一一种种新型的非易失性存新型的非易失性存储器，写入速度非常快。器，写入速度非常快。( (三三) )随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory)(1)(1)掩膜工艺掩膜工艺ROM(Masked ROM)ROM(Masked ROM) 这种这种RO

8、MROM是芯片制造厂根据是芯片制造厂根据ROMROM要存储的信息，设计固定的要存储的信息，设计固定的半导体掩膜版进行生产的。半导体掩膜版进行生产的。一旦制出成品之后，其存储的信息一旦制出成品之后，其存储的信息即可读出使用，但不能改变。即可读出使用，但不能改变。这种这种ROMROM常用于批量生产，生产成常用于批量生产，生产成本比较低。微型机中一些固定不变的程序或数据常采用这种本比较低。微型机中一些固定不变的程序或数据常采用这种ROMROM存储。存储。 (2)PROM(Programmable ROM)(2)PROM(Programmable ROM) 可编程只读存储器。允许用户利用专门设备对其写

9、入数据可编程只读存储器。允许用户利用专门设备对其写入数据或程序或程序( (称为对存储器编程称为对存储器编程) )，但是只能写入一次。编程之后，但是只能写入一次。编程之后，信息就永久性地固定下来，用户只可以读出和使用，不能改变信息就永久性地固定下来，用户只可以读出和使用，不能改变其内容。其内容。 (3)OTPROM(One Time Programmable ROM) (3)OTPROM(One Time Programmable ROM) 一次编程只读存储器。与一次编程只读存储器。与PROMPROM一样可编程一次，但是采用一样可编程一次，但是采用了了EPROMEPROM技术生产，可靠性高技术生

10、产，可靠性高，没有石英玻璃窗口。，没有石英玻璃窗口。( (四四) ) 只读存储器只读存储器ROM(Read Only Memory)ROM(Read Only Memory)(4)EPROM(Erasable Programmable ROM)(4)EPROM(Erasable Programmable ROM) 可可擦擦去去重重写写的的PROMPROM。允允许许将将其其存存储储的的内内容容采采用用紫紫外外线线照照射射擦擦去去，然然后后重重新新对对其其进进行行编编程程，写写入入新新的的内内容容。擦擦去去和和重重新新编编程程可可以以多多次次进进行行。所所写写入入的的内内容容可可以以长长期期保保存

11、存下下来来( (一一般般均均在在1010年以上年以上) )，不会因断电而消失。如下图所示：，不会因断电而消失。如下图所示： (5)EEPROM(Electrically Erasable Programmable ROM)(5)EEPROM(Electrically Erasable Programmable ROM) 电可擦除可编程只读存储器，也称为电可擦除可编程只读存储器，也称为E E2 2PROMPROM。EEPROMEEPROM是一是一种采用电气方法在线擦除和再编程写入的只读存储器。种采用电气方法在线擦除和再编程写入的只读存储器。其外观其外观如上图所示。如上图所示。 (6)Flash

12、Memory (6)Flash Memory 快擦写可编程只读存储器，快擦写可编程只读存储器，简称为闪存简称为闪存( (闪速存储器闪速存储器) )。可。可以用电气方法快速擦写存储单元的内容，类似于以用电气方法快速擦写存储单元的内容，类似于EEPROMEEPROM。既具。既具有有SRAMSRAM的读写功能和较快速率，又具有的读写功能和较快速率，又具有ROMROM断电后信息不丢失断电后信息不丢失的特点。的特点。主板上主板上BIOSBIOS和和USBUSB闪存盘上的闪存盘上的Flash MemoryFlash Memory芯片，如芯片，如图下所示。图下所示。1.1.存储容量存储容量一一个个半半导导体

13、体存存储储器器芯芯片片的的存存储储容容量量指指存存储储器器可可存存放放的的二二进进制信息量。其表示方式一般为：制信息量。其表示方式一般为： 芯片容量芯片容量= =芯片的存储单元数芯片的存储单元数每个存储单元的位数每个存储单元的位数例例如如：62646264静静态态RAMRAM的的容容量量为为8K8K8bit8bit，即即它它具具有有8K8K个个单单元元(1K(1K1024)1024)，每每个个单单元元存存储储8bit(8bit(一一个个字字节节) )数数据据。动动态态RAMRAM芯片芯片NMC41257NMC41257的容量为的容量为256K256K1bit1bit。在构成微型计算机内存系统时

14、，可以根据要求加以选用。在构成微型计算机内存系统时，可以根据要求加以选用。当计算机的内存确定后，选用容量大的芯片可以少用几片，这当计算机的内存确定后，选用容量大的芯片可以少用几片，这样不仅使电路连接简单，而且使功耗和成本都可以降低。样不仅使电路连接简单，而且使功耗和成本都可以降低。 三、半导体存储器的主要技术指标三、半导体存储器的主要技术指标2.2.存取时间存取时间存存取取时时间间T TACAC(Access (Access Time)Time)就就是是存存取取芯芯片片中中某某一一个个单单元元的的数数据据所所需需要要的的时时间间，即即CPUCPU给给出出内内存存地地址址信信息息后后，到到取取出

15、出或或者写入有效数据所需要的时间。者写入有效数据所需要的时间。 器器件件手手册册上上给给出出的的存存储储器器芯芯片片的的存存取取时时间间参参数数一一般般为为上上限限值值，称称为为最最大大存存取取时时间间。CPUCPU在在读读/ /写写RAMRAM时时，它它提提供供给给RAMRAM芯芯片片的的读读/ /写写时时间间必必须须比比RAMRAM芯芯片片所所要要求求的的存存取取时时间间长长，如如果果不能满足这一点，则微型机无法正常工作。不能满足这一点，则微型机无法正常工作。3.功耗功耗使用功耗低的存储器芯片构成存储系统时，不仅可以减使用功耗低的存储器芯片构成存储系统时，不仅可以减少对电源容量的要求，而且

16、还可提高存储系统的可靠性少对电源容量的要求，而且还可提高存储系统的可靠性。 4.4.可靠性可靠性微微型型计计算算机机要要正正确确地地运运行行，要要求求存存储储器器系系统统具具有有很很高高的的可可靠靠性性，因因为为内内存存的的任任何何错错误误都都可可能能使使计计算算机机无无法法工工作作。而而存储器的可靠性直接与构成它的芯片有关。存储器的可靠性直接与构成它的芯片有关。 存存储储器器的的可可靠靠性性用用平平均均无无故故障障时时间间MTBFMTBF来来表表征征，它它表表示示两两次次故故障障之之间间的的平平均均时时间间间间隔隔，MTBFMTBF越越长长，其其可可靠靠性性越越高高。目目前前所所用用的的半半

17、导导体体存存储储器器芯芯片片平平均均无无故故障障时时间间MTBFMTBF大大概概为为5 510106 61 110108 8小时。小时。5.5.性能性能/ /价格比价格比“性能性能”主要包括存储容量、存取周期和可靠性。主要包括存储容量、存取周期和可靠性。构成构成存储系统时，在满足性能要求的情况下，应尽量选择价格便存储系统时，在满足性能要求的情况下，应尽量选择价格便宜的芯片。宜的芯片。5.2 5.2 随机读写存储器随机读写存储器1.1.静态静态RAMRAM基本存储电路基本存储电路静静态态RAMRAM的的基基本本存存储储电电路路由由六六个个MOSMOS管管组组成成的的双双稳稳态态触触发器构成，如下

18、图所示：发器构成，如下图所示：一、静态读一、静态读/ /写存储器写存储器SRAMSRAM 图图 六管静态六管静态RAM基本存储电路基本存储电路图图中中T T1 1T T2 2是是放放大大管管,T,T3 3T T4 4是是 负负 载载 管管 ,T,T1 1T T4 4管管组组成成双双稳稳态态触触发发器器。T T5 5T T6 6是是控控制制管管，T T7 7T T8 8也也是是控控制制管管，它它们们为为同同一一列列线线上上的的存存储储单单元元共用。共用。若若T1T1截止截止, ,则则A A点为高点为高电平电平, ,使使T2T2导通导通, ,于是于是B B点为低电平，保证点为低电平，保证T1T1截

19、止。截止。反之反之,T1,T1导导通而通而T2T2截止，这是另截止，这是另一个稳定状态。一个稳定状态。因此，因此，可用可用T1T1管的两种状态管的两种状态表示表示“1 1”或或“0 0”。可见可见,SRAM,SRAM保存信息保存信息的特点是与这个双稳的特点是与这个双稳态触发器的稳定状态态触发器的稳定状态密切相关的。密切相关的。2.SRAM2.SRAM的结构及组成的结构及组成 静态静态RAMRAM中的存储单元一般排列成矩阵形式。内部是由很中的存储单元一般排列成矩阵形式。内部是由很多基本存储电路组成的，为了选中某一个单元，往往利用矩多基本存储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址

20、译码电路对地址进行译码。阵式排列的地址译码电路对地址进行译码。 例如：例如：1281288 8位的芯片，片内位的芯片，片内共有共有10241024个基本存储单元个基本存储单元，这些存储单元在芯片内部排列成这些存储单元在芯片内部排列成3232行行3232列列的形式。需的形式。需1010根地根地址线，其中址线，其中5 5根用于行译码根用于行译码( (产生产生3232条行线条行线) )，另，另5 5根用于列译根用于列译码码( (产生产生3232条列线条列线) )，这样就可以选中这样就可以选中10241024个基本存储单元中个基本存储单元中的任何一个。的任何一个。 例如：例如：SRAMSRAM芯片芯片

21、Intel 6116Intel 6116的引脚及功能如下：的引脚及功能如下： 6116 6116芯片的容量为芯片的容量为2K2K8 8位，有位，有20482048个存储单元，需个存储单元，需1111根根地址线，地址线，7 7根用于行地址译码输入，根用于行地址译码输入，4 4根用于列地址译码输入，根用于列地址译码输入，每条列线控制每条列线控制8 8位，从而形成了位，从而形成了128128128128个存储阵列，即存储个存储阵列，即存储体中有体中有1638416384个存储元。个存储元。61166116的控制线有的控制线有3 3条：片选条：片选CSCS、输出、输出允许允许OEOE、读、读/ /写控

22、制写控制WE(WE(为低表示写操作为低表示写操作) )。 结构如下所示：结构如下所示： 图图 6116 6116引脚和功能框图引脚和功能框图3.3.标准的静态标准的静态RAMRAM集成电路集成电路典型的静态典型的静态SRAMSRAM集成电路芯片如下所示：集成电路芯片如下所示：SRAMSRAM密度密度/ /位位组成组成/(/(单元数单元数x x位数位数) )SRAMSRAM密度密度/ /位位组成组成/(/(单元数单元数x x位数位数) )6116611616K16K2K2K8 881C8481C84256K256K64K64K4 46264626464K64K8K8K8 862256622562

23、56K256K32K32K8 881C8181C81256K256K256K256K1 16281286281281024K1024K128K128K8 8(1)Intel 6264 SRAM(1)Intel 6264 SRAM芯片芯片62646264是是一一种种采采用用CMOSCMOS工工艺艺组组成成的的8K8K8 8位位静静态态读读写写存存储储器器，读读写写访访问问时时间间在在20-200ns20-200ns范范围围内内。芯芯片片未未选选中中时时，可可处处于于低低功耗状态。其引脚如下图所示：功耗状态。其引脚如下图所示：图图 SRAM 6264引脚图引脚图A A0 0A A1212：地址信号

24、线。地址信号线。D D0 0D D7 7：8 8条双向数据线。条双向数据线。CSCS1 1、CSCS2 2：片片选选信信号号引引线线。当当两两个个片片选选信信号号同同时时有有效效，即即CSCS1 10 0，CSCS2 21 1时，才能选中该芯片。时，才能选中该芯片。OEOE：输出允许信号。只有当输出允许信号。只有当OEOE0 0，才允许该芯片将某单元的数据，才允许该芯片将某单元的数据送到芯片外部的送到芯片外部的D D0 0D D7 7上。上。WEWE：写允许信号。当写允许信号。当WEWE0 0时，允时，允许将数据写入芯片；当许将数据写入芯片；当WEWE1 1时，时，允许芯片的数据读出。允许芯片

25、的数据读出。NC:NC:空脚。空脚。表表 6264工作方式选择工作方式选择表表 (2)(2)静态静态RAMRAM集成电路集成电路62256622566225662256是是一一种种采采用用CMOSCMOS工工艺艺制制成成的的32K32K8 8位位、2828个个引引脚脚的的静静态态读读写写存存储储器器，读读写写访访问问时时间间在在20-200ns20-200ns范范围围内内。芯芯片片未未选中时，处于低功耗状态。其引脚如下图所示：选中时，处于低功耗状态。其引脚如下图所示：A A0 0A A1414：地址信号线。地址信号线。DQDQ0 0DQDQ7 7：8 8条双向数据线。条双向数据线。CSCS：片

26、片选选信信号号引引线线。CSCS0 0才才能能选选中中该芯片。该芯片。OEOE：输出允许信号。当输出允许信号。当OEOE0 0，才允，才允许该芯片将数据送到芯片外部的许该芯片将数据送到芯片外部的DQDQ0 0DQDQ7 7上。上。WEWE：写允许信号。当写允许信号。当WEWE0 0时，允许时，允许将数据写入芯片；当将数据写入芯片；当WEWE1 1时，允许时，允许芯片的数据读出。芯片的数据读出。表表 62256工作方式选择工作方式选择表表 1.1.动态动态RAMRAM的基本存储电路的基本存储电路动动态态RAMRAM的的基基本本存存储储电电路路由由MOSMOS单单管管电电路路与与其其分分布布电电容

27、容构构成，具有集成度高、速度快、功耗小、价格低等特点。成，具有集成度高、速度快、功耗小、价格低等特点。 标标准准的的动动态态RAMRAM集集成成电电路路有有64K64K位位、256K256K位位、1M1M位位、4M4M位位、16M16M位、位、64M64M位等。其基本存储电路如下图所示：位等。其基本存储电路如下图所示：二、动态读二、动态读/ /写存储器写存储器DRAMDRAM图图 DRAM DRAM单管基本存储电路单管基本存储电路 T T1 1与与C C1 1构构成成一一个个基基本本存存储储电路，电路，C C1 1为为T T1 1的极间分布电容。的极间分布电容。 当当C C1 1中中存存有有电

28、电荷荷时时，该该存存储储单单元元存存放放的的信信息息为为1 1，没没有有电荷时表示电荷时表示0 0。 T T2 2为为列列选选择择管管，C C2 2为为数数据据线线上上的的分分布布电电容容，一一般般有有C C2 2CC1 1。 当当T T1 1和和T T2 2导导通通时时，数数据据线线接接通通，可可以以对对基基本本存存储储单单元元进进行读出或写入操作。行读出或写入操作。 C C1 1容容量量很很小小，充充电电后后电电压压为为0.2V0.2V左左右右，该该电电压压维维持持时时间间很很短短，约约2ms2ms左左右右既既会会泄泄漏漏，导致信息丢失，故需要刷新。导致信息丢失，故需要刷新。2.2.动态动

29、态RAMRAM集成芯片集成芯片2164A2164A 动动态态RAM RAM Intel Intel 2164A2164A是是一一个个64K64K1 1位位的的芯芯片片，片片内内有有6553665536个个基基本本存存储储电电路路，每每个个基基本本存存储储电电路路存存放放1 1位位二二进进制制信信息。要构成息。要构成64KB64KB的存储器，需要的存储器，需要8 8片片2164A2164A。 2164A2164A芯芯片片的的存存储储体体本本应应构构成成一一个个256256 256256的的存存储储矩矩阵阵，为为提提高高工工作作速速度度( (需需减减少少行行列列线线上上的的分分布布电电容容) )，

30、将将存存储储矩矩阵阵分分为为4 4个个128128 128128矩矩阵阵，每每个个128128 128128矩矩阵阵配配有有128128个个读读出出放放大器，各有一套大器，各有一套I/OI/O控制控制( (读读/ /写控制写控制) )电路。电路。 其引脚结构如下图所示：其引脚结构如下图所示：图图 Intel 2164A Intel 2164A引脚图引脚图A A0 0-A-A7 7：地址信号的输入引脚，分时地址信号的输入引脚，分时接收接收CPUCPU送来的送来的8 8位行、列地址；位行、列地址； ：行地址选通信号输入引脚，：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。低电平有效，兼作芯

31、片选择信号。 ：列地址选通信号输入引脚，：列地址选通信号输入引脚，低电平有效，表明当前正在接收的低电平有效，表明当前正在接收的是列地址是列地址( (此时应保持为低电平此时应保持为低电平) )； ：写允许控制信号输入引脚，：写允许控制信号输入引脚，当其为低电平时，执行写操作；否当其为低电平时，执行写操作；否则，执行读操作。则，执行读操作。D DININ：数据输入引脚；数据输入引脚； D DOUTOUT：数据输出引脚；：数据输出引脚； V VDDDD：+5V+5V电源引脚；电源引脚； VssVss：地；地； N/CN/C：未用引脚。未用引脚。 2164A 2164A的读的读/ /写操作由写操作由W

32、EWE信号来控制，信号来控制，读操作时，读操作时，WEWE为为高电平，选中单元的内容经三态输出缓冲器从高电平，选中单元的内容经三态输出缓冲器从D DOUTOUT引脚输出；引脚输出；写操作时，写操作时，WEWE为低电平，为低电平，D DININ引脚上的信息经数据输入缓冲引脚上的信息经数据输入缓冲器写入选中单元。器写入选中单元。 2164A 2164A没有片选信号，实际上没有片选信号，实际上用行地址和列地址选通信用行地址和列地址选通信号号RASRAS和和CASCAS作为片选信号，作为片选信号，可见，片选信号已分解为行选可见，片选信号已分解为行选信号与列选信号两部分。信号与列选信号两部分。 图图 2

33、164A 2164A内部结构示意图内部结构示意图 多多端端口口RAMRAM有有多多个个端端口口，如如双双端端口口、三三端端口口、四四端端口口RAMRAM等，每个端口都可以对等，每个端口都可以对RAMRAM进行读写操作。进行读写操作。 DS1609DS1609为为8 8位位的的双双端端口口SRAMSRAM，存存储储容容量量为为512512个个字字节节，有有A A、B B两个端口。两个端口。 1. 1.引脚及操作时序引脚及操作时序 引脚及操作时序如下各图所示：引脚及操作时序如下各图所示：三、多端口存储器三、多端口存储器图图 DS1609 DS1609双口双口SRAMSRAMAD7AD7A AAD0

34、AD0A A：A A端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。AD7AD7B BAD0AD0B B：B B端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。OEOEA A、OEOEB B：输出允许信号，低：输出允许信号，低 电平有效。电平有效。WEWEA A、WEWEB B：写允许信号，低电：写允许信号，低电 平有效。平有效。CECEA A、CECEB B：片选信号，低电平：片选信号，低电平 有效。有效。读操作读操作图图 DS1609读出时序读出时序图图 DS1609写入时序写入时序写操作写操作2.2.两端口的同时操作两端口的同时操作 双端口存储器存在双端口存储器存

35、在A A、B B两端口对其两端口对其存储单元同时操作的问题，下面分别说存储单元同时操作的问题，下面分别说明：明：(1)(1)对不同存储单元允许同时读或对不同存储单元允许同时读或写。写。(2)(2)允许同一单元同时读。允许同一单元同时读。(3)(3)当一个端口写某单元而另一端当一个端口写某单元而另一端口同时读该单元时，读出的数据要么是口同时读该单元时，读出的数据要么是旧数据，要么是新写入的数据。因此，旧数据，要么是新写入的数据。因此，这种情况也不会发生混乱。这种情况也不会发生混乱。(4)(4)当两个端口同时对同一单元写当两个端口同时对同一单元写数据时，会引起竞争，产生错误。因此，数据时，会引起竞

36、争，产生错误。因此，这种情况应想办法加以避免。这种情况应想办法加以避免。3.3.竞争的消除竞争的消除对于对于DS1609DS1609来说，竞争发生在对一单元同时写数据时。来说，竞争发生在对一单元同时写数据时。 为了防止竞争的发生，可以另外设置两个接口，该接口为了防止竞争的发生，可以另外设置两个接口，该接口能保证一个端口只写而另一个只读。该接口可用带有三态门能保证一个端口只写而另一个只读。该接口可用带有三态门输出的锁存器来实现，如输出的锁存器来实现，如74LS37374LS373和和74LS37474LS374。 如果可能，也可在如果可能，也可在DS1609DS1609中设置两个单元：一个单元的

37、中设置两个单元：一个单元的A A端口只写而端口只写而B B端口只读；另一个单元则相反，端口只读；另一个单元则相反，B B端口只写而端口只写而A A端端口只读。在口只读。在A A端口向端口向DS1609DS1609写数据时，先读写数据时，先读B B端口的写状态。端口的写状态。若若B B端口不写，则将自己的写数据写到存储单元中。当端口不写，则将自己的写数据写到存储单元中。当B B端口端口写入时，同样需要查询写入时，同样需要查询A A端口的状态。其过程可用如下所示的端口的状态。其过程可用如下所示的流程图来说明。流程图来说明。 图图 查询写入流程图查询写入流程图 4.4.连接使用连接使用如下图中将如下

38、图中将DS1609DS1609直接与直接与8088 CPU8088 CPU相连接，而另一端口相连接，而另一端口与单片机相连接，构成多机系统。与单片机相连接，构成多机系统。 5.3 5.3 只读存储器只读存储器ROMROM这这种种存存储储器器芯芯片片，在在生生产产过过程程中中利利用用一一道道掩掩模模工工艺艺决决定定每每一一个个存存储储单单元元中中存存放放的的二二进进制制信信息息，一一旦旦形形成成产产品品，存放的信息代码是固定不变的，用户不能修改。存放的信息代码是固定不变的，用户不能修改。 如下图所示为一个如下图所示为一个4 44 4位的掩模位的掩模ROMROM：一、掩模一、掩模ROMROM 4

39、4条行线，条行线，4 4条列线，条列线，共共4 4个单元，每个单元为个单元，每个单元为4 4位。对位。对A1A1、A0A0进行译码后进行译码后分别选中第分别选中第0 0、1 1、2 2、3 3行，行，被选中的行为高电平，其被选中的行为高电平，其余行为低电平。余行为低电平。 4 4个列选线通过有源负个列选线通过有源负载挂在高电平上，行列线载挂在高电平上，行列线交叉点上接有交叉点上接有MOSMOS管的存放管的存放0 0，没有接，没有接MOSMOS管的存放管的存放1 1。 该掩模该掩模ROMROM每个单元的每个单元的内容如下表所示。内容如下表所示。图图 掩膜式掩膜式ROMROM结构示意图结构示意图0

40、000010110101111表表 掩膜式掩膜式ROMROM的内容的内容1 1. 基本存储电路工作原理基本存储电路工作原理 一一般般EPROMEPROM基基本本存存储储电电路路由由浮浮置置栅栅极极雪雪崩崩注注入入式式场场效效应应管管(Floating (Floating Avalanche Avalanche Injection Injection MOSMOS，FAMOS)FAMOS)构构成成。FAMOSFAMOS管管与与普普通通MOSMOS管管串串联联接接到到行行与与列列的的交交叉叉点点上上，排排成成矩矩阵形式。阵形式。 当当浮浮置置栅栅极极上上未未注注入入电电荷荷时时，源源极极与与漏漏极

41、极不不导导通通，FAMOS截截止止，该该位位存存放放信信息息1；当当浮浮置置栅栅极极注注入入一一定定的的电电荷荷后后，源源极极、漏漏极极间间导导通通，该该位位存存放放信信息息0。基基本本存存储储电电路路及及FAMOS管结构如下所示管结构如下所示：二、可擦除可编程的只读存储器二、可擦除可编程的只读存储器EPROMEPROM图图 EPROM EPROM基本存储电路示意图基本存储电路示意图 FAMOS FAMOS管与普通管与普通MOSMOS管串联接到行与列管串联接到行与列的交叉点上，排成矩的交叉点上，排成矩阵形式。阵形式。 当浮置栅极上未当浮置栅极上未注入电荷时，源极与注入电荷时，源极与漏极不导通，

42、漏极不导通，FAMOSFAMOS截截止，该位存放信息止，该位存放信息1 1；当浮置栅极注入一定当浮置栅极注入一定的电荷后，源极、漏的电荷后，源极、漏极间导通，该位存放极间导通，该位存放信息信息0 0。图图 浮置栅极场效应管结构图浮置栅极场效应管结构图 在在N N型的基片上做出型的基片上做出两个高浓度的两个高浓度的P P型区，从型区，从中引出源极中引出源极S S和漏极和漏极D D；栅极由多晶硅构成，被栅极由多晶硅构成，被不导电的不导电的SiOSiO2 2绝缘层所绝缘层所包围，栅极包围，栅极G G没有引出电没有引出电极，故称为浮置栅极。极，故称为浮置栅极。 当栅极无负电荷时，当栅极无负电荷时，MO

43、SMOS管截止，该位存放信管截止，该位存放信息息1 1；当栅极有负电荷时，；当栅极有负电荷时，在漏极和源极间感应出在漏极和源极间感应出P P沟道，沟道，MOSMOS管导通，该位管导通，该位存放信息存放信息0 0。2.2.典型典型EPROMEPROM芯片芯片典型的典型的EPROMEPROM芯片如下所示：芯片如下所示：EPROMEPROM密度密度/ /位位容量容量/ /字节字节EPROMEPROM密度密度/ /位位容量容量/ /字节字节2716271616K16K2K2K8 82751227512512K512K64K64K8 82732273232K32K4K4K8 827010270101M1

44、M128K128K8 82764276464K64K8K8K8 827020270202M2M256K256K8 82712827128128K128K16K16K8 827040270404M4M512K512K8 82725627256256K256K32K32K8 8(1) 2764 EPROM(1) 2764 EPROM芯片简介芯片简介 2764 2764引脚如下图所示：引脚如下图所示：A A0 0-A-A1212：地址信号输入线。地址信号输入线。D D0 0-D-D7 7：8 8条数据线。条数据线。 CECE：片选信号线，为输入信号片选信号线，为输入信号, , 低电平有效。低电平有效

45、。OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据由时允许数据由D D0 0D D7 7输出。输出。PGMPGM：编编程程脉脉冲冲输输入入端端。在在机机工工作作时时为为高高电电平平，编编程程写写入入时时需需在在该该端端子子加加上上宽宽度度为为50ms50ms的编程负脉冲。的编程负脉冲。V VPPPP：编程电压。编程电压。V VCCCC：+5V+5V电源电源N NC C：空脚。空脚。n2764A2764A的工作方式的工作方式 2764A 2764A共有八种工作方式，分别为。共有八种工作方式，分别为。 标准编程方式标准编程方式 Intel Intel编程方式编程方式 编程校验编

46、程校验 编程禁止编程禁止 读出方式读出方式 读出禁止读出禁止 备用方式备用方式 读读IntelIntel标识符标识符(2) 27C256 EPROM(2) 27C256 EPROM芯片简介芯片简介 27C256 EPROM 27C256 EPROM芯片引脚如下图所示：芯片引脚如下图所示：A A0 0-A-A1414：地址信号输入线。地址信号输入线。O O0 0-O-O7 7：8 8条数据线。条数据线。 CECE：片选信号线，为输入信号片选信号线，为输入信号, , 低电平有效。低电平有效。OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据由时允许数据由O O0 0O O7 7输

47、出。输出。V VPPPP：编程电压。编程电压。V VCCCC：+5V+5V电源电源V VSSSS：接地。接地。 EEPROM(EEEPROM(E2 2PROM)PROM)是是一一种种可可用用电电气气方方法法在在线线擦擦除除和和再再编编程程的的只只读读存存储储器器，既既具具有有RAMRAM在在联联机机操操作作中中可可读读可可改改写写的的特特性性( (只只是是写写操操作作需需要要较较长长的的时时间间) )；又又具具有有非非易易失失性性存存储储器器ROMROM的优点，在掉电后仍然能保存原所存储数据。的优点，在掉电后仍然能保存原所存储数据。 目目前前，EEPROMEEPROM已已在在片片内内集集成成了

48、了需需要要的的所所有有外外围围电电路路，包包括括数数据据锁锁存存缓缓冲冲器器、地地址址锁锁存存器器、擦擦除除和和写写操操作作脉脉冲冲定定时时、编编程程电电压压的的形形成成，以以及及电电源源上上电电和和掉掉电电数数据据写写保保护护电电路等。可在线擦除和编程，使用方便。路等。可在线擦除和编程，使用方便。 EEPROMEEPROM有有并并行行接接口口、串串行行接接口口两两种种标标准准的的集集成成电电路路，各有特点，适合于不同的应用场合。各有特点，适合于不同的应用场合。 三、电可擦除可编程只读存储器三、电可擦除可编程只读存储器EEPROMEEPROM1.1.典型的典型的EEPROMEEPROM芯片芯片

49、典型的典型的EEPROMEEPROM芯片如下表所示：芯片如下表所示：EEPROMEEPROM容量容量/ /字节字节引脚数引脚数读访问时间读访问时间/ns/ns28C1728C172K2K8 8282815015025025028C6428C648K8K8 82828454545045028C25628C25632K32K8 828287070350350X28C512X28C512X28C513X28C51364K64K8 8323212012028C01028C010128K128K8 8323212012025025028C02028C020256K256K8 8323220020028C

50、004028C0040512K512K8 8323215015028C09628C096256K256K8 840401501502. EEPROM2. EEPROM芯片芯片28C6428C64简介简介 EEPROMEEPROM芯芯片片28C6428C64是是一一种种采采用用CMOSCMOS工工艺艺制制造造的的8K8K8 8位位电电可可擦擦除除、可可编编程程的的只只读读存存储储器器。其其读读写写可可像像SRAMSRAM一一样样，不不需需要要附附加加任任何何外外部部元元器器件件，读访问时间为读访问时间为4545450ns450ns。 其引脚如下图所示：其引脚如下图所示：A A0 0-A-A121

51、2：地址信号输入线。地址信号输入线。I/O0I/O0I/O7I/O7：8 8条条数数据据线线。 CECE：片片选选信信号号线线，为为输输入入信信号号, ,低电平有效。低电平有效。OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据输出。时允许数据输出。WEWE：写允许信号。写允许信号。RDY/BUSYRDY/BUSY：写写结结束束状状态态输输出出信信号号。当当开开始始写写入入数数据据时时，该该引引脚脚变变为为低低电电平平，写写入入完毕后则变为高电平完毕后则变为高电平V VCCCC：+5V+5V电源电源GNDGND：接地。接地。NCNC：空脚。空脚。图图 28C64 28C64引

52、脚图引脚图3. 3. 快擦写可编程的快擦写可编程的EPROM-FLASH Memory(EPROM-FLASH Memory(闪存闪存) ) EEPROMEEPROM在在线线编编程程的的时时间间长长，应应用用不不甚甚方方便便。与与EEPROMEEPROM相相比比，FLASH FLASH MemoryMemory存存储储容容量量大大，编编程程速速度度快快，既既具具有有SRAMSRAM读读写写灵灵活活性性和和较较快快的的访访问问速速度度，又又具有具有ROMROM断电后信息不丢失信息的特点。断电后信息不丢失信息的特点。 AMDAMD公公司司的的28F256(32K28F256(32K8 8位位) )

53、、28F512(64K28F512(64K8 8位位) )、28F010(128K28F010(128K8 8位位) )、28F020(256K28F020(256K8 8位位) )、 28F040(512K28F040(512K8 8位位) )是是FlashFlash系系列列产产品品，其其基基本本原原理理、结结构构、特特性性和和操操作作使使用用方方法法大大致致相相同同，其其引引脚脚如如下下图所示：图所示：A A0 0-A-A1414、A A1515、A A16 16 ：地址信号输入线。地址信号输入线。DQDQ0 0DQ7DQ77 7：数据输入数据输入/ /输出线。输出线。 CECE：芯片允许

54、输入线芯片允许输入线( (即片选即片选) )，为输入信号，为输入信号, ,低电平有效。低电平有效。OEOE：输出允许信号输出允许信号, ,为低电平时允许数据由为低电平时允许数据由DQDQ0 0DQDQ7 7输出。输出。V VPPPP：擦除擦除/ /编程电源。编程电源。 V VCCCC：+5V+5V电源电源 V VSSSS：接地。接地。5.4 5.4 存储器与存储器与CPUCPU接口的基本技术接口的基本技术CPUCPU与与存存储储器器连连接接时时，地地址址总总线线、数数据据总总线线和和控控制制总总线线都都要连接，连接时要注意以下几个问题：要连接，连接时要注意以下几个问题： (1)CPU (1)C

55、PU总线的带负载能力。总线的带负载能力。 (2)CPU (2)CPU时序与存储器存取时序的配合。时序与存储器存取时序的配合。 (3) (3)存储器组织与地址分配。存储器组织与地址分配。( (一一)CPU)CPU总线的带负载能力总线的带负载能力8086/8088CPU8086/8088CPU输输出出线线的的带带负负载载能能力力一一般般为为5 5个个74LS(TTL)74LS(TTL)或或1010个个74HC(CMOS)74HC(CMOS)逻逻辑辑元元件件系系列列，因因此此：在在简简单单的的系系统统中中，CPUCPU与与存存储储器器可可直直接接连连接接，而而在在较较大大的的系系统统中中，CPUCP

56、U数数据据总总线线要要加加双双向向总总线线驱驱动动器器( (如如74LS245)74LS245)，地地址址和和控控制制总总线线要要加加单单向向驱动器驱动器( (如如74LS244)74LS244)，使，使CPUCPU通过总线驱动器与存储器连接。通过总线驱动器与存储器连接。一、接口连接应注意的问题一、接口连接应注意的问题( (二二)CPU)CPU时序与存储器存取时序的配合时序与存储器存取时序的配合CPUCPU对对存存储储器器进进行行读读操操作作时时，CPUCPU发发出出地地址址和和读读信信号号后后，存储器必须在规定的时间内读出有效数据。存储器必须在规定的时间内读出有效数据。 当当CPUCPU对对

57、存存储储器器进进行行写写操操作作时时，存存储储器器必必须须在在写写信信号号规规定定的的时时间间内内将将数数据据写写入入指指定定单单元元。存存储储器器芯芯片片读读写写速速率率必须与必须与CPU(CPU(或总线或总线) )的时序相配合。的时序相配合。( (三三) )存储器组织和地址分配存储器组织和地址分配在设计内存时，要合理分配地址空间。在设计内存时，要合理分配地址空间。 8086/8088CPU8086/8088CPU硬硬件件复复位位后后的的开开始始地地址址为为FFFF0HFFFF0H，因因此此将将其其内内存存空空间间的的高高端端F0000HF0000HFFFFFHFFFFFH安安排排为为ROM

58、ROM区区，存存放放BIOSBIOS程序程序( (基本输入输出程序基本输入输出程序) )。( (四四) )存储器的扩展存储器的扩展1.1.位扩展法位扩展法 对于数据线不满对于数据线不满8 8位的存储器芯片要扩充成字节长度，位的存储器芯片要扩充成字节长度，简称位数扩充。简称位数扩充。 假定使用假定使用8K8K1 1位的位的RAMRAM存储器芯片，那么组成存储器芯片，那么组成8K8K8 8位位的存储器可采用位扩展法，此时只加大字长，而存储器的的存储器可采用位扩展法，此时只加大字长，而存储器的字数与存储器芯片字数一致，如下图所示。字数与存储器芯片字数一致，如下图所示。 图中，每一片图中，每一片RAM

59、RAM是是819281921 1位，故其地址线为位，故其地址线为1313条条(A0(A0A12)A12)，可满足整个存储容量的要求。每一片对应于数据，可满足整个存储容量的要求。每一片对应于数据的的1 1位位( (只有只有1 1条数据线条数据线) )，故只需将它们分别接到数据总线，故只需将它们分别接到数据总线上的相应位即可。在这种连接方式中，对片选信号均按已上的相应位即可。在这种连接方式中，对片选信号均按已被选中来考虑。每一条地址总线接有被选中来考虑。每一条地址总线接有8 8个负载，每一条数据个负载，每一条数据线接有一个负载。线接有一个负载。图图 位扩展法组成位扩展法组成8K8K8 RAM8 R

60、AM2. 2. 字扩展法字扩展法 字扩展即扩充字节容量字扩展即扩充字节容量( (或称为地址扩充或称为地址扩充) )，而位数不变，而位数不变，因此将芯片的地址线、数据线、读因此将芯片的地址线、数据线、读/ /写控制线并联，而由片选写控制线并联，而由片选信号来区分各片地址，故片选信号端连接到选片译码器的输信号来区分各片地址，故片选信号端连接到选片译码器的输出端。出端。 下图为用下图为用16K16K8 8位位的芯片采用字扩展法组成的芯片采用字扩展法组成64K64K8 8位位的的存储器连接图。图中存储器连接图。图中4 4个芯片的数据端与数据总线个芯片的数据端与数据总线D0D0D7D7相连，相连，地址总

61、线低位地址地址总线低位地址A A0 0A A1313与各芯片的与各芯片的1414位地址线相连，两位位地址线相连，两位高位地址高位地址A A1414、A A1515经经2-42-4译码器分别与译码器分别与4 4个片选端相连。这个片选端相连。这4 4个个芯片的地址空间分配如下表所示。芯片的地址空间分配如下表所示。 假定一个存储器的容量为假定一个存储器的容量为M MN N位，若使用位，若使用e ek k位的芯片位的芯片(eM(eM，kN)k88译码器，有三个译码器，有三个“选选择输入端择输入端”C C、B B、A A和三和三个个“使能输入端使能输入端” G G1 1、G G2A2A，G G2B2B以

62、及以及8 8个输出端个输出端 Y Y7 7-Y-Y0 0 图图 译码芯片译码芯片74LS13874LS138表表 74LS138 74LS138功能表功能表 4.4.译码芯片译码芯片74LS13974LS139 74LS139 74LS139是一款是一款2-42-4译码器，其内部分为译码器，其内部分为A A、B B两组译码器，两组译码器，可分别单独使用，其引脚如下图所示：可分别单独使用，其引脚如下图所示： 图图 译码芯片译码芯片74LS13974LS1391E1E、2E2E：第：第1 1、2 2两组译码器的使能两组译码器的使能 端，低电平有效。端，低电平有效。1A1A、1B1B：第：第1 1组

63、的编码输入信号组的编码输入信号1Y01Y01Y3:1Y3:第第1 1组的译码输出信号。组的译码输出信号。2A2A、2B2B：第：第2 2组的编码输入信号组的编码输入信号2Y02Y02Y3:2Y3:第第2 2组的译码输出信号。组的译码输出信号。 表表 74LS139 74LS139译码器真值表译码器真值表例题例题1 1：用：用1K1K4bit4bit芯片芯片21142114构成构成4KB4KB存储器在存储器在Z80Z80 系统总线上的连接，如下图所示。系统总线上的连接，如下图所示。 例题例题2 2：具有：具有RAMRAM和和ROMROM的系统连接图。利用的系统连接图。利用 1K 1K8bit8b

64、it芯片芯片87088708ROM和和21142114（ 1K4位位RAM）构成构成4KB ROM4KB ROM和和1KB RAM1KB RAM系统。系统。需要需要4 4片片8708 2片片2114 ( (二二) CPU) CPU与存储器的连接示例与存储器的连接示例1.1.静态静态RAMRAM与与CPUCPU的连接的连接 假定一个存储器的容量为假定一个存储器的容量为MN位，位，若使用若使用ek位的芯片进行扩充。位的芯片进行扩充。n（1）如果）如果eM,k=N,则仅需要进行字的则仅需要进行字的扩充。需要扩充。需要M/e个芯片个芯片n（2）如果）如果e=M,kN,则需要进行位的扩则需要进行位的扩充

65、。需要充。需要N/k个芯片个芯片n（3）如果）如果eM.kN,则需要字和位同时则需要字和位同时进行扩充。需要进行扩充。需要(M/e)*(N/k)个芯片个芯片假定一个存储器的容量为假定一个存储器的容量为MN位，位，若使用若使用ek位的芯片进行扩充。从位的芯片进行扩充。从数据线和地址线考虑扩充问题数据线和地址线考虑扩充问题n如果e=M,kN.说明数据线位数不够，则需要进行位的扩充。特点：每一个芯片的地址是一样的，即进行位的扩充时，每个芯片的地址是一样的。n如果eM,K=N.说明需要地址线不够，则需要进行地址线的扩充。特点：每一个芯片的地址是不一样的，即进行字的扩充时，每个芯片的的地址是不一样的。n

66、如果eM,KN.说明需要地址线和数据线都不够，则地址线和数据线都要进行扩充。特点：某些芯片的地址是一样的。例：用例：用1K4的的2114芯片构成芯片构成1K8的存储器系统的存储器系统第第1步：将存储器芯片的步：将存储器芯片的10根地址线连接在一起，并与根地址线连接在一起，并与CPU的低位地址一一相连。的低位地址一一相连。第第2步：将步：将1号芯片号芯片的的4位数据线与位数据线与CPU的的低低4位位连接，将连接，将2号芯片号芯片的的4位数据线与位数据线与CPU的的高高4位位连接，形成连接，形成8位数据线。位数据线。第第3步：将步：将1号芯片和号芯片和2号芯片的读写控制线相连，并与号芯片的读写控制

67、线相连，并与CPU的的WR(写有效写有效)相连。相连。第第4步：步：用用CPU的高端地址译码产生片选信号的高端地址译码产生片选信号，同时，用，同时，用CPU的的M/IO信号控制译码器输出，信号控制译码器输出，只有当执行读写存储只有当执行读写存储器的指令时片选才有效器的指令时片选才有效。存储器地址分配存储器地址分配片片1与片与片2的地址是一样的，的地址是一样的，对对CPU来说，当来说，当A10,A11均均为为0时，时，Y0有效，即片选有有效，即片选有效，选中这两片存储器。效，选中这两片存储器。地址码地址码地址范围地址范围A15A12A11A10A9A8A000000 000H00001001H0

68、0111 3FFH总结：仅仅进行位的扩充时所有芯片的地址是一样的2) 存储器芯片的字扩充存储器芯片的字扩充例：用例：用2K8的的2716组成组成8K8的存储器系统。的存储器系统。第第1步：将存储器芯片的步：将存储器芯片的11根地址线根地址线连接在一起，并与连接在一起，并与CPU的低的低11位地址一一相连；将存储器的位地址一一相连；将存储器的8位数据线位数据线一一一一相连，并与相连，并与CPU的数据总线连接在一起。的数据总线连接在一起。第第2步：将存储器芯片的步：将存储器芯片的读允许读允许OE线连接在一起，线连接在一起，并与并与CPU的的读控制线读控制线RD相连；相连；第第3步：将步：将CPU的

69、的2根高位地址线根高位地址线经过译码产生经过译码产生4种输出种输出分分别控制别控制4片片2716的的片选片选端，端，使其分占不同的存储空间使其分占不同的存储空间；同；同时时用用CPU的的M/IO信号控制译码器输出信号控制译码器输出，只有当进行存储，只有当进行存储器操作时，选中的地址空间才有效。器操作时，选中的地址空间才有效。存储器地址分配存储器地址分配存储器的地址线一致，存储器的地址线一致，所不同的只有片选端。所不同的只有片选端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)000000000000 0000H0000000000 1001H0000000001

70、 0002H1111111111 07FEH1111111111 17FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)0 1000000000 0 0800H000000000 0 1 801H000000000 1 0 802H111111111 1 0 FFEH111111111 1 1 FFFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)1000000000000 1000H00000000001 1001H00000000010 1002H11111111110 17FEH11111111111 17FFHA12,A

71、11A10A9A8,A7A6A5A4,A3A2A1A02716(4)11000000000001800H000000000011801H000000000101802H11111111110 1FFEH11111111111 1FFFH总结：总结：存储器存储器地址范围地址范围2716(1) 000H 7FFH2716(2) 800H FFFH2716(3) 1000H 17FFH2716(4) 1800H 1FFFH每一片的地址范围是每一片的地址范围是2K，地址低地址低11位完全一致，位完全一致，片选的片选的不同高位地址不同，从而分占不同的地址空间。不同高位地址不同，从而分占不同的地址空间。3

72、) 同时进行位扩充与字扩充同时进行位扩充与字扩充用用1K4的的2114芯片组成芯片组成2K8的存储器系统的存储器系统3) 同时进行位扩充与字扩充同时进行位扩充与字扩充用用1K4的的2114芯片组成芯片组成2K8的存储器系统的存储器系统1K8连接地址线及连接地址线及读写控制线读写控制线高高4位数据线位数据线低低4位数据线位数据线2114(1), 2114(2)一组；一组；2114(3), 2114(4)一组；一组；每组每组8位数据线。位数据线。增加增加1条译码输出，地址范条译码输出，地址范围：围：0400H07FFHA11A10地址地址000000H03FFH010400H07FFH组内进行的是

73、位的扩充，即芯片（1）和芯片（2）为一组，芯片（3）和芯片（4）为二组。组间进行的是字的扩充，即一组和二组进行的是字的扩充图图 由由1K1K4 SRAM4 SRAM构成的构成的4K4K8 8存储器模块存储器模块上图从行的角度来看n，有两行，每行有四列即四个芯片，列间四个芯片进行的是字的扩充。由四个1K*4的芯片构成4k*4的存储器系统。行之间进行的是位的扩充。由两个4k*4存储器组成了一个4k*8位的存储器系统。上图从列的角度来看n有4列，每列有两行即两个芯片。行间进行的是位的扩充，由1k*4的芯片组成1k*8的存储器系统。这四列列之间进行的是字的扩充。由4个1k*8的存储器组成4k*8的存储器系统。本章问题n随机读写存储器的主要特点是什么？静态RAM和动态RAM不同点是什么？n半导体存储器的主要指标有哪些？n利用高位地址线产生片选的方法有哪些？n全译码和部分译码的特点分别是什么？本章作业n5.55.7n5.10 （1）（3）n5.12本章完毕，祝学习进步！本章完毕，祝学习进步！