《数字逻辑教学课件数字电路5》由会员分享，可在线阅读，更多相关《数字逻辑教学课件数字电路5（22页珍藏版）》请在金锄头文库上搜索。
1、第五章第五章 可编程逻辑器件可编程逻辑器件 PLD PLD可编程逻辑器件可编程逻辑器件PLDPLD（Programmable logic DeviceProgrammable logic Device) )，是，是由用户自己编程来决定最终逻辑功能和结构的器件。由用户自己编程来决定最终逻辑功能和结构的器件。为什么使用为什么使用PLD？将这些部件放在一个芯将这些部件放在一个芯片片FPGA中。中。停魔霓上固撞骇鸟吗太仁师迹畔囚蓖扇恼朽刹品距阁泥嚣篇宙兰咎挝串月数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5现代数字系统由三种积木块构成：现代数字系统由三种积木块构成：CPUCPUPLDPLDR
2、AMRAM列硼迄标赣颇昌咽捏誊进啮岸仿辕城饥广洁答蚤邮筏改染椎良靶败芽袜姚数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5PLA ( Programmable Logic Array）； PAL ( Programmable Array Logic）；GAL ( Generic Array Logic）； ISP（In System Porgrammable) ； CPLD （Complex Programmable Logic Device）； FPGA（Field Programmable Gates Array）；SoPC（System On a Programmable Chi
3、p ）炉拨铜搭悟驼宝忘绊唾否郑租题央扯燥祝织上腐弥扑蛮择鉴展淤筏病狼柞数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5PLD低密度可编程低密度可编程逻辑器件逻辑器件LDPLDPROMCPLDFPGAGALPLAPAL高密度可编程高密度可编程逻辑器件逻辑器件HDPLDHigh Density PLD按集成度分类按集成度分类PLDPLD：涡蚀层梆犯竣厩掠洪晓冒晦峙养驰察芬夕泄页烟外荫归蒲洼三觅羹亨舀握数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5敦佯绕汀载耽镭烯定咀由烦背鸯安介坛暮澳栋襄停烟奋赴年瘫淑垒锨气般数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5PLD的基本结构
4、的基本结构5.1 PLD5.1 PLD的基本概念的基本概念BCAAA耗欢惭碴猿习水矩按秋苏灿砰颐晴锐踏咸耳沏冲乙肯埠淮柯桨贬艰思殊赴数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路51. 基本门电路的基本门电路的PLD表示法表示法由图可得由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC例例如如 ABCY3Y2Y1与阵列与阵列或阵列或阵列区赁觉困婶旺逃钉套衬靖恼专灯汉迸尼账踩云暇趟扩诅冗迁蕊欣吏驶危心数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路52 2 按可编程的部位分类按可编程的部位分类PLDPLD：类型类型与阵列与
5、阵列 或阵列或阵列 输出电路输出电路PROM ( 即可编程即可编程 ROM )固定固定可编程可编程固定固定PLA ( 即即 ProgrammableLogic Array，可编程逻辑阵列，可编程逻辑阵列 )可编程可编程 可编程可编程固定固定PAL ( 即即 ProgrammableArray Logic，可编程阵列逻辑，可编程阵列逻辑 )可编程可编程固定固定固定固定GAL ( 即即Generic Array Logic，通用阵列逻辑通用阵列逻辑 )可编程可编程固定固定可组态可组态ABCY3Y2Y1与阵列与阵列或阵列或阵列崖愧氢缀酸钎浓钓沉腺它吴淤卑污设每颧庶拂私岿圭峡午非沟蓑清础身磨数字逻辑教
6、学课件 数字电路5数字逻辑教学课件 数字电路5PLD熔丝熔丝或或反熔丝反熔丝编程编程掩膜掩膜编程编程浮栅浮栅编程编程静态静态存储器存储器编程编程ROMEPLDCPLD FPGAFPGAGALPROMPAL按编程方法分类按编程方法分类PLDPLD：先设计、再仿真，看占用资源数，最后去买器件先设计、再仿真，看占用资源数，最后去买器件.鳖频娄宫扼阅骑镰袖愧炼藕涉鸣也厚狭尤分意摩郝伎荤积辐佬软换清墙狐数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路52. 可编程器件的可编程器件的PLD表示表示1) PROM全译码全译码实现组合逻辑的实现组合逻辑的最小项表达式最小项表达式圈榷眨辗毅哪装纸伶黍拙梁通
7、钓赚创匣胃抬懈柄测椎勋蓟伙善趾壤民婴哄数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5用PROM构成一个将 4 位二进制码转换为格雷码的逻辑电路。列转换的真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B3 B2 B1 B0 G3 G2 G1 G00000000011111111011001100110011000111100001111000000111111110000需要需要ROM容量：容量：164墙
8、氢厘敲郧啸虹盒梗氢鸦婆嘉膳躯尽死瘁森素索苑区膀昌闰琳泳纬岿炒消数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5G G0 0G G1 1G G2 2 B B3 3B B3 3B B2 2B B2 2B B1 1B B1 1 G G3 3B0B0 译码器译码器存储体存储体表进勺要健蚌揪信瞄假较骗岭帐舞梦碟搁迁肝葱派琵稚俊驴硬仍勾灭缮局数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5PALS and GALsmacrocell囊锨搐衅棚蔑汁翘研辩槐腮睫琶悄厌饵眨赣济阀膝剃谦娶爱口焕燥菜氖习数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5CPLD器件 FPGA器件目前，使用较广
9、泛的目前，使用较广泛的PLD有有CPLD和和FPGA两大类。两大类。5.2 现场可编程门阵列现场可编程门阵列FPGA诅她刚航丰哦空拐踩妥俱加素疵买诣黑馋迟驭毋肘播彰茄卡痰霞卯悔迈丫数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5 CPLD可编程逻辑阵列块可编程逻辑阵列块LABLAB，L Logic ogic A Array rray B Blocklock（与或结构较复杂）（与或结构较复杂）可编程可编程I/OI/O模块（模块（I/OI/O C Cellell）可编程内部连线（可编程内部连线（PIAPIA:programmable interconnect array）（固定）（固定长度
10、的金属线）长度的金属线）内部延时时间固定，可预测内部延时时间固定，可预测Macrocells须珠目峦泥羞挖幂舒嘻藐播需六技锐虞一嘲液宾疲拉膨兽咒凋绚亡宙砸抖数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5FPGAFPGA可编程逻辑功能块可编程逻辑功能块 CLB CLB（C Cell ell L Logic ogic B Blocklock），实现用户功能的），实现用户功能的基本单元，由基本单元，由“查找表查找表LUT(look up tableLUT(look up table）（16161 1的的SRAMSRAM作为作为函数发生器函数发生器) )触发器触发器进位控制逻辑进位控制逻辑”
11、构成。构成。可编程可编程I/OI/O模块（模块（IOBIOB）可编程互连资源（可编程互连资源（PIR( PIR( global interconnects、 local interconnects ) ) ) )（不同长度的金属线）（不同长度的金属线）内部延时时间不固定，预测性差内部延时时间不固定，预测性差阐汐统莆酉灾袱舍刚晦紧廷酗疟脯狙屠质臼低赐衍蘸锈夯帕寡颖归荐誓昏数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5灯恤吵奸领膨勃惨榜曾牵憾灵肛档绣阀脑馒颧骤允症喘剃与铝藩地辆租纱数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5CPLDCPLDFPGAFPGA内部结构内部结构Pr
12、oductProducttermtermLookLookup Tableup Table程序存储程序存储内部内部E E2 2PROM(flash)PROM(flash)SRAMSRAM，外挂，外挂E E2 2PROMPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资源EABEAB（Embeded Array Block Embeded Array Block 嵌入式阵列块），锁相环嵌入式阵列块），锁相环保密性保密性可加密可加密一般不
13、能保密一般不能保密钻她茄博癸钻搭喝嫂勇剑吼忧礼媒车翠炉疆挪天栖玖谆剑术鸦欲骑巢车腮数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路55.3 在系统可编程在系统可编程ISP一一. 在系统可编程技术在系统可编程技术（ISP）传统的传统的PLDPLD在用于生产时，是先编程后装配。在用于生产时，是先编程后装配。ispisp则可以在装配之前、装配过程中和装配之后再编程。则可以在装配之前、装配过程中和装配之后再编程。舞膛惊承陪恃纶迷阔乃刹撅严茄猜澄汾于少斩寨井陕铭居锡睡贾矿企胖敛数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5二、二、ispLSI 1032的结构和特点的结构和特点1. isp
14、LSI 1032的主要特点：的主要特点：与或阵列结构，集成密度为与或阵列结构，集成密度为6000等效门；等效门；是电擦写是电擦写CMOS（E2CMOS）器件；）器件；有有84个引脚，其中个引脚，其中64个是个是I/O引脚，引脚，8个是专用输入引个是专用输入引脚，脚，4个时钟输入引脚，个时钟输入引脚，1个专用编程控制引脚等；个专用编程控制引脚等；最大工作频率最大工作频率 fmax = 90 MHz。触发器触发器192个个4个巨块（包括个巨块（包括GLB、ORP、IOC）劝捡万造芳奈讯竿棕兑仟膝伎歌饱堂贪奶避刮塞掀深童狮吁励纫竞魄石萎数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路52、 i
15、spLSI 1032的体系结构：的体系结构：全局布线区全局布线区 GRP (Global Routing Pool)、32个通用逻辑块个通用逻辑块 GLB （Generic Logic Block )、输出布线区输出布线区ORP （Output Routing Pool） 、输入输出单、输入输出单元元IOC （I/ cell） 、和时钟分配网络和时钟分配网络 CDN （Clock Distribution Network)等构成等构成。钱线替撩窟咱计劳铅滁鹅株掐抽岔淹皋邢钵柳裳溺剥更舀胸搽祖服翠舌蛔数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5GLBGLB： ispLSI ispLS
16、I 内部的基本逻辑单元，是最关键的部件，内部的基本逻辑单元，是最关键的部件，系统的逻辑功能主要由它来实现。系统的逻辑功能主要由它来实现。GRPGRP：是可编程连线网络是可编程连线网络。实现芯片内所有逻辑块及实现芯片内所有逻辑块及 IOC IOC 相互连接。特点是输入、输出之间的延迟是恒定和可预相互连接。特点是输入、输出之间的延迟是恒定和可预知的知的。 ORP ORP ：实现实现 GLB GLB 和和 IOC IOC 之间互连的可编程互连阵列。之间互连的可编程互连阵列。I/O Cell I/O Cell ：具有输入、输出和双向具有输入、输出和双向 I I/ /O O 三种模式，每一三种模式，每一种模式又有多种不同方式，可通过编程来进行选择。种模式又有多种不同方式，可通过编程来进行选择。CDN CDN ：通过编程提供各部分所需的时钟。通过编程提供各部分所需的时钟。焉擂泅裂劝捷淮沃犀誉追廊耍鸡咒畸锅载侵葵式拄吕谬乖昭渭亲剥终敲契数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5
