《基于VHDL的复杂可编程逻辑器件CPLD应用技术》由会员分享，可在线阅读，更多相关《基于VHDL的复杂可编程逻辑器件CPLD应用技术（31页珍藏版）》请在金锄头文库上搜索。
1、基于基于VHDLVHDL的复杂可编程逻辑器件的复杂可编程逻辑器件（CPLDCPLD）应用技术）应用技术绪论绪论参考教材参考教材1.CPLD系统设计技术入门与应用系统设计技术入门与应用黄正谨黄正谨等编著等编著电子工业出版社电子工业出版社2.集成电路设计集成电路设计VHDL教程教程赵俊超等编写赵俊超等编写北京希望电子出版社北京希望电子出版社 参参考考教教材材 参参考考教教材材 参参考考教教材材 实验装置实验装置 实验装置实验装置 CPLD/FPGA/ASIC诞生与发展概述诞生与发展概述一常见英文缩写解释一常见英文缩写解释（按字母顺序排列）：ASIC: Application Specific In
2、tegrated Circuit. 专用专用ICCPLD: Complex Programmable Logic Device. 复杂可复杂可编程逻辑器件编程逻辑器件EDA: Electronic Design Automation. 电电子子设设计计自自动动化化FPGA: Field Programmable Gate Array. 现现场场可可编编程程门阵列门阵列GAL: Generic Array Logic. 通用阵列逻辑通用阵列逻辑HDL: Hardware Description Language. 硬件描述语言硬件描述语言IP: Intelligent Property. 智能模
3、块智能模块PAL: Programmable Array Logic. 可可编编程程阵阵列列 逻辑逻辑RTL: Register Transfer Level. 寄寄存存器器传传输输级级 （描述）（描述）SOC: System On a Chip. 片上系统片上系统SLIC: System Level IC. 系统级系统级ICVHDL: Very high speed integrated circuit Hardware Description Language. 超高速集成电路硬件描述语言超高速集成电路硬件描述语言二硬件描述语言的诞生与发展：二硬件描述语言的诞生与发展： 1.硬件描述语言的
4、起源：硬件描述语言的起源：人人们们为为了了把把复复杂杂的的电电子子电电路路用用文文字字文文件件方方式式描描述述并并保保存存下下来来，方方便便他他人人了了解解电电路路内内容容，就就诞诞生生了了最最初初的的硬硬件件描描述述语语言言。经经过过多多种种硬硬件件描描述述语语言言诞诞生生与与淘淘汰汰的的演演变变，当当前前国国内内外外普普遍遍使使用用的的主主流流硬硬件件描描述述语语言言只只有有两两种种：VHDL和和VerilogHDL。还有。还有ABEL和和AHDL等。等。2.VHDL： 以以ADA语言为基础，由美国国防高级研究计划局语言为基础，由美国国防高级研究计划局(DARPA)开发。开发。1985年完
5、成第一版，年完成第一版，1987年成为年成为IEEE标准标准(IEEE1076)，1993年增修为年增修为IEEE1164标准标准并使用至今。并使用至今。1996年又加入电路合成标准程序和规年又加入电路合成标准程序和规格，成为格，成为IEEE1076.3标准。美国国防部规定其为官标准。美国国防部规定其为官方方ASIC设计语言。设计语言。1995年，中国国家技术监督局出版的年，中国国家技术监督局出版的CAD通用通用技术规范中，推荐技术规范中，推荐VHDL为我国硬件描述语言的为我国硬件描述语言的国家标准国家标准。 3.VerilogHDL： 以以C语言为基础，由语言为基础，由GDA(Gateway
6、DesignAutomation)公司的公司的PhilMoorby创建于创建于1983年。年。1989年年CADENCE公司收购了公司收购了GDA公司，拥有了公司，拥有了VerilogHDL的独家专利。于的独家专利。于1990年正式发表了年正式发表了VerilogHDL，并成立，并成立OVI(OpenVerilogInternational)组织推进其组织推进其发展。发展。1995年年CADENCE公司放弃了公司放弃了VerilogHDL专专利，使之成为利，使之成为IEEE标准标准(IEEE1364)。4.关于关于VHDL与与VerilogHDL的比较：的比较：不不存存在在优优劣劣之之分分。相
7、相同同电电路路用用这这两两种种硬硬件件描描述述语语言言分分别别编编码码，长长度度也也大大体体相相同同。现现在在常常用用的的各各种种仿仿真真/综综合合工工具具均均为为二二者者通通用用。在在日日本本，VHDL用用户户略略多多于于VerilogHDL，例例如如：NEC，日日立立，福福田田电电子子，丸丸文文等等公公司司通通常常习习惯惯使使用用VHDL；而而松松下下，CASIO等等公公司司习习惯惯使使用用VerilogHDL。和和习习惯惯有有关关，一一个个公公司司通常习惯于使用其中一种。通常习惯于使用其中一种。VHDL与其他HDL比较lVHDL“告诉我你想要电路做什么，我给你提供能实现这个功能的硬件电路
8、”lVerilogHDL和VHDL类似lABEL、AHDL“告诉我你想要什么样的电路，我给你提供这样的电路”5.国内硬件描述语言书籍的常见问题：国内硬件描述语言书籍的常见问题：往往片面夸大某一种硬件描述语言的长处。往往片面夸大某一种硬件描述语言的长处。书书中中的的例例子子尽尽管管都都声声称称通通过过了了仿仿真真合合成成验验证证，但但仍仍常常见见一一些些语语法法错错误误，合合成成时时会会出出现现“错错误误”或或“警警告告”。请请大大家家不要过分相信教科书上的语法。不要过分相信教科书上的语法。脱脱离离实实际际应应用用，仅仅仅仅介介绍绍最最基基本本的的概概念念和和语语法法规规定定，虽虽有有较较复复杂
9、杂的的例例子子但但却却少少有有解解释释，难难于于理理解解。对对实实际际应应用用中中至至关关重重要要的的编编码码技技巧巧和和避避免免出出错错的的注注意意事事项项，却却往往往往只只字字不不提。因此，新手入门往往要走很长的弯路。提。因此，新手入门往往要走很长的弯路。6.硬件描述语言的近期发展：硬件描述语言的近期发展：目前及今后若干年内，目前及今后若干年内，VHDL和和VerilogHDL仍将是硬件描述语言主角。因为它们已经经过无仍将是硬件描述语言主角。因为它们已经经过无数应用实例的验证，能够满足各类复杂的逻辑功数应用实例的验证，能够满足各类复杂的逻辑功能要求，各种配套工具软件也非常成熟完善。至能要求
10、，各种配套工具软件也非常成熟完善。至于于SpecC,SystemC等新型硬件描述语言，将来等新型硬件描述语言，将来成为主流还是被淘汰出局，则与语言本身以及各成为主流还是被淘汰出局，则与语言本身以及各种配套工具软件是否功能更加强大，使用更加简种配套工具软件是否功能更加强大，使用更加简便，更易于学习掌握，以及与人们已经习惯的语便，更易于学习掌握，以及与人们已经习惯的语言及工具是否有相似性和延续性等因素有关。言及工具是否有相似性和延续性等因素有关。 三电子设计自动化三电子设计自动化(EDA)技术的发展：技术的发展： 上世纪上世纪80年代，年代，EDA还只能代替手工，画原理图还只能代替手工，画原理图和
11、流程图，设计生产机器可以读懂的印刷电路板图。和流程图，设计生产机器可以读懂的印刷电路板图。到了到了90年代，出现了年代，出现了Altera公司的公司的Maxplus等等CPLD/FPGA工具软件，人们可以用工具软件，人们可以用Maxplus在在PC机上设计由众多标准逻辑芯片（如机上设计由众多标准逻辑芯片（如74系列等）组成的系列等）组成的电路原理图，然后再用它直接进行波形图仿真测试，电路原理图，然后再用它直接进行波形图仿真测试，观察验证电路在各种输入情况下的输出信号波形，及观察验证电路在各种输入情况下的输出信号波形，及内部各点波形，并得到各点的延时信息，和电路内部各点波形，并得到各点的延时信息
12、，和电路“正正常常”，“警告警告”，“出错出错”等信息。等信息。最后，将经过最后，将经过Maxplus将将验证无误的电路写入验证无误的电路写入CPLD/FPGA芯片，芯片，放入电路板中进行整机测试，如发现问题，修改原理图，波形仿真放入电路板中进行整机测试，如发现问题，修改原理图，波形仿真后重写后重写CPLD/FPGA，重新进行整机测试，直至完全正确为止。整，重新进行整机测试，直至完全正确为止。整机中既可以使用机中既可以使用CPLD/FPGA也可以制成也可以制成ASIC芯片（视批量大小而芯片（视批量大小而定）。定）。Maxplus的出现，使电子设计自动化的出现，使电子设计自动化(EDA)技术大大
13、向前推技术大大向前推进了一步。进了一步。Maxplus不仅支持原理图输入不仅支持原理图输入,而且还支持而且还支持VHDL、VerilogHDL、以及以及AHDL等文本输入方式，是目前应用比较广泛的可编程逻辑器等文本输入方式，是目前应用比较广泛的可编程逻辑器件开发软件。件开发软件。Quartus是是ALTERA公司推出的另一个可编程逻辑器件开发软件，公司推出的另一个可编程逻辑器件开发软件，它支持原理图输入、它支持原理图输入、VHDL、VerilogHDL和和AHDL输入方式。输入方式。 到了到了90年代后期，由于硬件描述语言的完善，尤其年代后期，由于硬件描述语言的完善，尤其是相应的编译，测试，合
14、成，布线等电子设计自动化是相应的编译，测试，合成，布线等电子设计自动化(EDA)工具软件的发展与完善，工具软件的发展与完善，硬件描述语言硬件描述语言(HDL)终终于进入了成熟实用阶段。这无疑是（数字）电路设计于进入了成熟实用阶段。这无疑是（数字）电路设计史上最具革命性的飞跃。自此，人们实现了用简明易史上最具革命性的飞跃。自此，人们实现了用简明易懂的懂的高级编程语言设计复杂硬件电路高级编程语言设计复杂硬件电路的梦想。只要具的梦想。只要具备一定的硬件专门知识，就能随心所欲地设计出功能备一定的硬件专门知识，就能随心所欲地设计出功能十分强大的专用智能电路，实现了十分强大的专用智能电路，实现了“以软代硬
15、以软代硬”。 四、四、VHDL编程实例：编程实例：以真值表为依据，采用数据流描述方式编写的以真值表为依据，采用数据流描述方式编写的BCD七段显示译码器的七段显示译码器的VHDL源代码如下所示，其按总线显示方式的仿源代码如下所示，其按总线显示方式的仿真波形如图所示。真波形如图所示。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYdecoder_se7v2ISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);S:OUTSTD_LOGIC_VECTOR(6DOWNTO0);ENDdecoder_se7v2;ARCHITECTUREbeh
16、aveOFdecoder_se7v2IS BEGINPROCESS(A)BEGINCASEAISWHEN0000=SSSSSSSSSSSSSSSS=0000000;ENDCASE;ENDPROCESS;ENDbehave;用用VHDL编辑的七编辑的七段译码器仿真波形段译码器仿真波形五、硬件描述语言五、硬件描述语言(VHDL)的突出优点：的突出优点：1.打破了打破了IC设计者与使用者的界线，使原先的设计者与使用者的界线，使原先的IC使用者在掌使用者在掌握了握了VHDL之后，都变成了之后，都变成了IC设计者，都能够随心所欲地设计设计者，都能够随心所欲地设计出具备多个出具备多个CPU功能的复杂专用芯
17、片。功能的复杂专用芯片。2. VHDL及其配套工具软件简单易学，直观明了，便于迅速及其配套工具软件简单易学，直观明了，便于迅速掌握，也便于修改。掌握，也便于修改。3.极大地缩短了专用芯片的开发周期，降低开发成本，加快极大地缩短了专用芯片的开发周期，降低开发成本，加快了产品更新换代的速度，提高产品的市场竞争力。了产品更新换代的速度，提高产品的市场竞争力。4.大大缩小电路板面积和整机体积，提高产品可靠性，增大大缩小电路板面积和整机体积，提高产品可靠性，增强产品功能，实现技术保密。强产品功能，实现技术保密。5.可实现电路设计的模块化和积木式多级组合。各模块均可实现电路设计的模块化和积木式多级组合。各
18、模块均可在今后被重复再利用（调用）。可在今后被重复再利用（调用）。6.完全实现拥有整机的自主知识产权，不再在关键芯片完全实现拥有整机的自主知识产权，不再在关键芯片（专用芯片）的进口及价格方面受制于人。这一点对目前我（专用芯片）的进口及价格方面受制于人。这一点对目前我国尤为重要。国尤为重要。六、可编程器件的发展：六、可编程器件的发展：PROM(EPROM,EEPROM)PAL/GAL芯片（几十个芯片（几十个门门/20Pin）FPGA/CPLD（八十年代中期，（八十年代中期，Xilinx和和Altera公司推出几十公司推出几十几千个通用几千个通用IC规模的规模的FPGA芯片。目前已发芯片。目前已发
19、展到数千万门展到数千万门/3000Pin/IC的规模）。的规模）。系统芯片系统芯片SOC(集模拟信号采集集模拟信号采集/转换转换/存储存储/处理处理/接口接口/各种各种IP电路于一体，包含模拟电路于一体，包含模拟/数字信号处理电路，存储器，数字信号处理电路，存储器，CPU等。等。)注：注：IP（也称（也称“核核”core）是指由硬件描述语言是指由硬件描述语言(HDL)设计，设计，经过实践证明正确无误的经过实践证明正确无误的“通用通用”硬件功能模块。用户可以硬件功能模块。用户可以直接使用而不需进行设计直接使用而不需进行设计/验证。验证。例如：例如：SDRAM(DDR)读写控制电路；以太网数据收发
20、电路读写控制电路；以太网数据收发电路等等。等等。七、七、HDL/ASIC/EDA的现存问题与未来发展方向：的现存问题与未来发展方向： 1.硬件描述语言硬件描述语言(HDL)的现存问题与未来发展方向：的现存问题与未来发展方向：VHDL或或VerilogHDL目前尚无法用于描述模拟电路，跟不目前尚无法用于描述模拟电路，跟不上系统芯片上系统芯片SOC（集模（集模/数于一身）的发展要求。人们正数于一身）的发展要求。人们正期待一种模期待一种模/数电路兼容的硬件描述语言数电路兼容的硬件描述语言(HDL)诞生。诞生。2.ASIC的现存问题与未来发展方向：的现存问题与未来发展方向：(1)简化工艺，降低成本：简
21、化工艺，降低成本：如今，随着如今，随着ASIC制造工艺朝着小于制造工艺朝着小于0.1um的方向快速推进的方向快速推进（NEC已宣称达到了已宣称达到了0.1um,SONY和东芝也在共同投入和东芝也在共同投入15亿亿美圆争取尽早实现美圆争取尽早实现0.07um0.1um的目标），的目标），ASIC的集成度的集成度和制造成本都在直线上升。而实际应用的和制造成本都在直线上升。而实际应用的ASIC中，中，78%的的ASIC的门数不超过的门数不超过100万门，无须采用万门，无须采用7级到级到8级金属工艺，级金属工艺，3到到4级足矣。级足矣。(2)缩短缩短ASIC设计周期：设计周期： ASIC设计周期一般为
22、设计周期一般为112个月，制造周期亦需大致相同个月，制造周期亦需大致相同的时间。的时间。HDL编码一般需编码一般需1/41/3时间，其余为合成时间，其余为合成/仿真仿真（局部（局部/总体总体/实机）实机）/后仿真的时间。随着产品市场竞争的后仿真的时间。随着产品市场竞争的加剧，更新换代速度加快，缩短设计制造周期的呼声日益加剧，更新换代速度加快，缩短设计制造周期的呼声日益增强；而另一方面，增强；而另一方面，ASIC的功能和复杂程度也在日益提高，的功能和复杂程度也在日益提高，又使得缩短周期变得更加困难。现在，很多著名公司都已又使得缩短周期变得更加困难。现在，很多著名公司都已投入巨资，致力于这方面的研
23、究开发工作，力求明显缩短投入巨资，致力于这方面的研究开发工作，力求明显缩短ASIC设计及制作周期。设计及制作周期。为缩短设计周期，设计时尽可能多地采用为缩短设计周期，设计时尽可能多地采用IP模块也是模块也是趋势之一。目前，趋势之一。目前，NEC,富士通富士通,IBM,TI等公司都已有很等公司都已有很丰富的丰富的IP库，并且可以将其直接集成到用户库，并且可以将其直接集成到用户ASIC芯片芯片中去。不过，一般国内用户却未必能承受得起在这些中去。不过，一般国内用户却未必能承受得起在这些公司购买公司购买IP和定制和定制ASIC的费用。的费用。另外，有关另外，有关IP的知识的知识产权保护以及国际标准化等问题也尚在探讨之中，阻产权保护以及国际标准化等问题也尚在探讨之中，阻碍了碍了IP应用普及的步伐。应用普及的步伐。3.EDA的现存主要问题：的现存主要问题： 主主 要要 是是 无无 法法 对对 模模 拟拟 /数数 字字 /各各 种种 IP混混 合合 的的ASIC(SOC)进进行行设设计计，编编译译，仿仿真真，合合成成。另另外外，需需要要更更加加简简单单高高效效的的设设计计/编编译译/仿仿真真/合合成成工工具具，以以缩短研发周期。缩短研发周期。
