《吴继娟数字逻辑第3章常用组合逻辑》由会员分享，可在线阅读，更多相关《吴继娟数字逻辑第3章常用组合逻辑（97页珍藏版）》请在金锄头文库上搜索。
1、3.43.4 常用组合逻辑常用组合逻辑常用组合逻辑常用组合逻辑1.2. 数值比较器3. 编码器4. 译码器5. 数据选择器3.4.1 加法器加法器1.半加器半加器2. 加法器加法器3. 3. 加法器的应用加法器的应用加法器的应用加法器的应用（1）半加器）半加器1 半加器和全加器半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器半加器。加数本位的和向高位的进位（2）全加器）全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进
2、位。（2）全加器）全加器全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号 用与门实现全加器用与门实现全加器 用与或非门实现用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器加法器。（1）串行进位加法器）串行进位加法器2 加法器加法器构成构成构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。中规模集成电路中规模集成电路74832 加法器加法器思考：串行进位加法器有什么特点？2 加法器加法器优点：原理简单，容易扩展。缺点：进位速度慢，运算效率底。怎
3、样解决？引入超前进位（2）并行进位加法器（超前进位加法器）并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达式进位表达式和表达式和表达式超前进位加法器递推公式超前进位发生器超前进位发生器超前进位发生器超前进位发生器加法器的级连加法器的级连集集成成二二进进制制4位位超超前前进进位位加加法法器器3 加法器的应用加法器的应用（1）8421 BCD码转换为余码转换为余3码码BCD码码+0011=余余3码码3 加法器的应用加法器的应用（2）二进制并行加法）二进制并行加法/减法器减法器C0-10时，时，B 0=B，电路执行，电路执行A+B运算；当运算；当C0-11时，时，
4、B 1=B，电路，电路执行执行AB=A+（B+1）运算。）运算。(3)二二-十进制加法器十进制加法器修正条件修正条件3.4.4译码器译码器1 1 二进制译码器二进制译码器二进制译码器二进制译码器2 二二-十进制译码器十进制译码器3 3 显示译码器显示译码器显示译码器显示译码器4 4 译码器的应用译码器的应用译码器的应用译码器的应用 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。基本概念1 二进制译码器二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以
5、译出输入变量的全部状态，故又称为变量译码器。（1）3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列（2）集成二进制译码器）集成二进制译码器74LS138A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效（3）74LS138的级联的级联二-十进制译码器的输入是十进制
6、数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。2 二二-十进制译码器十进制译码器（1）8421 BCD码译码器码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。（）集成（）集成8421 BCD码译码器码译码器74LS423 显示译码器显示译码器（1）数码显示器）数码显示器用来驱动各种显示器件，从而将用二进制代码表示
7、的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器显示译码器。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极（2）显示译码器）显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表a的卡诺图的卡诺图b的卡诺图的卡诺图c的卡诺图的卡诺图d的卡诺图的卡诺图e的卡诺图的卡诺图f的卡诺图的卡诺图g的卡诺图的卡诺图逻辑表达式逻辑表达式逻辑图逻辑图（2）集成显示译码器）集成显示译码器74LS48引脚排列图引脚排列图功功能能表表辅助端功能辅助端功能（3）数码显示电路的动态灭零）数码显示电路的动态灭零4 译码器的应用译码器的应用（
8、1）用二进制译码器实现逻辑函数）用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非形式。与非形式。（2）用二进制译码器实现码制变换）用二进制译码器实现码制变换十十进进制制码码8421码码十十进进制制码码余余3码码十十进进制制码码2421码码本节小结把代码状态的特定含义翻译出来的过程称为译把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码
9、的电路。码器就是把一种代码转换为另一种代码的电路。译译码码器器分分二二进进制制译译码码器器、十十进进制制译译码码器器及及字字符符显显示示译译码码器器，各各种种译译码码器器的的工工作作原原理理类类似似，设设计计方法也相同。方法也相同。二二进进制制译译码码器器能能产产生生输输入入变变量量的的全全部部最最小小项项，而而任任一一组组合合逻逻辑辑函函数数总总能能表表示示成成最最小小项项之之和和的的形形式式，所所以以，由由二二进进制制译译码码器器加加上上或或门门即即可可实实现现任任何何组组合合逻逻辑辑函函数数。此此外外，用用4 4线线-16-16线线译译码码器器还还可可实现实现BCDBCD码到十进制码的变
10、换。码到十进制码的变换。3.4.5 编码器编码器1 二进制编码器二进制编码器2 二二-十进制编码器十进制编码器实现编码操作的电路称为编码器编码器。1 二进制编码器二进制编码器（1）3位二进制编码器位二进制编码器输输入入8个个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码真真值值表表逻逻辑辑表表达达式式逻辑图逻辑图（2）3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表逻辑表达式逻辑表达式逻辑图逻辑图8线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要
11、在图中的每一个输出端和输入端都加上反相器就可以了。（2）集成）集成3位二进制优先编码器位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX 0表示是编码输出； YEX 1表示不是编码输出。集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效集成集
12、成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联16线线-4线优先编码器线优先编码器2 二二-十进制编码器十进制编码器（1）8421 BCD码编码器码编码器输输入入10个个互互斥斥的的数数码码输输出出4位位二二进进制制代代码码真真值值表表逻辑表达式逻辑表达式逻辑图逻辑图（2）8421 BCD码优先编码器码优先编码器真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图（3）集成）集成10线线-4线优先编码器线优先编码器3.4.6 数据选择器数据选择器1 4选选1数据选择器数据选择器2 集成数据选择器集成数据选择器3 用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑
13、函数1 4选选1数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。逻辑图逻辑图2 集成数据选择器集成数据选择器集成双集成双4选选1数据选择器数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。集成集成8选选1数数据选择器据选择器74LS15174LS151的的真真值值表表数据选择器的扩展数据选择器的扩展2 用数据选择器实现逻辑函数用数据选择器实现逻辑函数基本原理基本原理数据选择器的主要特点：（1）具
14、有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤基本步骤确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数逻辑函数 1 选用选用74LS153 2 74LS153有两个地址变量。求求Di 3 （1）公式法）公式法函数的标准与或表达式：4选1数据
15、选择器输出信号的表达式：比较L和Y，得： 3 画连线图画连线图 4 4 求求Di的的方法方法（2）真值表法）真值表法C=1时时L=1，故，故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0时时L=1，故，故D1=C求求Di的的方法方法（3）图形法）图形法D0D1D3D2用数据选择器实现函数：例例选用8选1数据选择器74LS151设A2=A、A1=B、A0=C求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1画连线图本节小结数据选择器是能够从来自不同地址的多路数字信数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电息中任意选出所需
16、要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。择控制信号决定。数据选择器具有标准与或表达式的形式，提供了数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，地址变量的全部最小项，并且一般情况下，D Di i可以可以当作一个变量处理。因为任何组合逻辑函数总可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选用最小项之和的标准形式构成。所以，利用数据选择器的输入择器的输入D Di i来选择地址变量组成的最小项来选择地址变量组成的最小项m mi i
17、，可，可以实现任何所需的组合逻辑函数。以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数用数据选择器实现组合逻辑函数的步骤：选用数据选择器据选择器确定地址变量确定地址变量求求D Di i画连线图。画连线图。3.4.7 数据分配器数据分配器1 1路路-4路数据分配器路数据分配器2 集成数据分配器及其应用集成数据分配器及其应用1 1路路-4路数据分配器路数据分配器由地址码决定将输入数据送给哪路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据逻辑图逻辑图 集成数据分配器及其应用集成数据分配器及其应用集成数据分配器集成数据分配器把二进制译码器的使能端作为数据
18、输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由由74LS138构成的构成的1路路-8路数据分配器路数据分配器数据输入端数据输入端G1=1G2A=0地址输入端地址输入端数据分配器的应用数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统数据分配器和数据选择器一起构成数据分时传送系统本节小结数据分配器的逻辑功能是将数据分配器的逻辑功能是将1 1个输入数据传送到个输入数据传送到多个输出端中的多个输出端中的1 1个输出端，具体传送到哪一个输个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。出端，也是由一组选择控制信号确定。数据分配器就是带选通
19、控制端即使能端的二进数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。路数字信息的分时传送。3.4.8 数值比较器数值比较器1 1位数值比较器位数值比较器2 4位数值比较器位数值比较器3 数值比较器的位数扩展数值
20、比较器的位数扩展用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。1 1位数值比较器位数值比较器设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。逻逻辑辑表表达达式式逻逻辑辑图图2 4位数值比较器位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，AB、AB、 AB必须预先预置为0 ，最低4位的级联输入端AB和A=B 必须预先预置为0、1。并联扩展并联扩展本节小结在在各各种种数数字字系系统统尤尤其其是是在在计计算算机机中中，经经常常需需要要对对两两个个二二进进制制数数进进行行大大小小判判别别，然然后后根根据
21、据判判别别结结果果转转向向执执行行某某种种操操作作。用用来来完完成成两两个个二二进进制制数数的的大大小小比比较较的的逻逻辑辑电电路路称称为为数数值值比比较较器器，简简称称比比较较器器。在在数数字字电电路路中中，数数值值比比较较器器的的输输入入是是要要进进行行比比较较的的两两个个二二进进制制数数，输输出出是是比比较较的结果。的结果。利利用用集集成成数数值值比比较较器器的的级级联联输输入入端端，很很容容易易构构成成更更多多位位数数的的数数值值比比较较器器。数数值值比比较较器器的的扩扩展展方方式式有有串串联联和和并并联联两两种种。扩扩展展时时需需注注意意TTLTTL电电路与路与CMOSCMOS电路在连接方式上的区别。电路在连接方式上的区别。
