《重庆大学数电(唐治德版)第9章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《重庆大学数电(唐治德版)第9章半导体存储器.ppt（52页珍藏版）》请在金锄头文库上搜索。
1、第第9 9章章 半导体存储器半导体存储器 半导体存储器（简称存储器）是存储大半导体存储器（简称存储器）是存储大量二进制数据的逻辑部件。它是数字系统，量二进制数据的逻辑部件。它是数字系统，特别是计算机，不可缺少的组成部分。存特别是计算机，不可缺少的组成部分。存储器的容量越大，计算机的处理能力越强，储器的容量越大，计算机的处理能力越强，工作速度越快。因此，存储器采用先进的工作速度越快。因此，存储器采用先进的大规模集成电路技术制造，尽可能地提高大规模集成电路技术制造，尽可能地提高存储器的容量。存储器的容量。back本章介绍常用的半导体存储器的结构、本章介绍常用的半导体存储器的结构、工作原理和使用方法
2、。工作原理和使用方法。9.1 半导体存储器基础半导体存储器基础9.2 随机存取存储器（随机存取存储器（RAM）9.3 只读存储器（只读存储器（ROM）9.4 闪存（闪存（Flash Memories）9.5 存储器容量的扩展存储器容量的扩展back9.1 9.1 半导体存储器基础半导体存储器基础9.1.1 9.1.1 半导体存储器的结构框图半导体存储器的结构框图存储器由寻址电路、存储阵列和读写电路组成。存储器由寻址电路、存储阵列和读写电路组成。 图图9.1.1 半导体存储器结构框图半导体存储器结构框图寻址寻址电路电路存储存储阵列阵列读写读写电路电路A0. . . .An-1D0. . . .D
3、m-1字线字线位线位线CS R/W 存储存储1 1或或0 0的电路称为的电路称为存储单元存储单元，存储单元的集合形成，存储单元的集合形成存储阵列存储阵列（通常按行列排成方阵）。（通常按行列排成方阵）。back 二进制数据以二进制数据以信息单位（简称为字）信息单位（简称为字）存储存储在存储阵列中。在存储阵列中。最小的信息单位是最小的信息单位是1 1位（位（BitBit），），8 8位二进制信息称为位二进制信息称为1 1个个字节字节(Byte)(Byte)，4 4位二进制位二进制信息则称为信息则称为1 1个个半字节半字节(Nibble)(Nibble)。为便于对每个信息单位（字）进行必要的操作，为
4、便于对每个信息单位（字）进行必要的操作，存储阵列按字组织成直观的存储结构图。存储阵列按字组织成直观的存储结构图。back例如，图例如，图9.1.29.1.2是一个是一个6464位位存储阵列分别按存储阵列分别按8 8位、位、4 4位和位和1 1位字组织的位字组织的存储结构图和存储的示例数据。每个存储单元的位置由存储结构图和存储的示例数据。每个存储单元的位置由行序号和列行序号和列序号唯一确定序号唯一确定。每个字的位置。每个字的位置（行序号）称为它的地址（行序号）称为它的地址，用二进制，用二进制码表示（码表示（A An-1n-1AA1 1A A0 0）；）；列序号表示二进制位在每个字中的位置列序号表
5、示二进制位在每个字中的位置。例。例如，按如，按4 4位组织的、地址为位组织的、地址为1414的字存储单元的信息是的字存储单元的信息是11101110。 图9.1.2 64位存储阵列分别按8位、 4位和1位字组织的存储结构图 7 6 5 4 3 2 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 2 0 0 1 0 0 0 0 0 3 0 0 0 1 0 0 0 0 4 0 0 0 0 1 0 0 0 5 0 0 0 0 0 1 0 0 6 0 0 0 0 0 0 1 0 7 0 0 0 0 0 0 0 1 3 2 1 0 0 0 0 0 0 1 0 0 0 1
6、2 0 0 1 0 14 1 1 1 0 15 1 1 1 1 0 0 0 1 1 2 0 62 0 63 1 8字8位 16字4位 64字1位 back存储单元的总数定义为存储单元的总数定义为存储器的容量存储器的容量，它等于它等于存储器的字数和每字位数之积。存储器的字数和每字位数之积。例如，例如，1010位地位地址码，每字址码，每字8 8位，则存储容量为位，则存储容量为2 21010 Bytes Bytes =1024Bytes=1kB=8kbits=1024Bytes=1kB=8kbits。计算机存储器的容。计算机存储器的容量通常是量通常是512MB(1MB=2512MB(1MB=2202
7、0B)B)或或GB(=2GB(=23030B)B)。back写操作（亦称为存数操作）写操作（亦称为存数操作）：输入地址码：输入地址码A An-1n-1A A1 1A A0 0，寻址，寻址电路将地址转换成字线上的有效电平选中字存储单元。在电路将地址转换成字线上的有效电平选中字存储单元。在片选信号片选信号CSCS有效（通常是低电平）和读写信号为低电平时，有效（通常是低电平）和读写信号为低电平时，读写电路通过存储阵列的位线将数据总线上的读写电路通过存储阵列的位线将数据总线上的m m位数据位数据-1-11 10 0写入选中的字存储单元中保存（设存储阵列按写入选中的字存储单元中保存（设存储阵列按每字每字
8、m m位组织）。位组织）。读操作（亦称为取数操作）读操作（亦称为取数操作）：输入地址码：输入地址码A An-1n-1A A1 1A A0 0，寻址，寻址电路将地址码转换成字线上的有效电平选中字存储单元。电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号在片选信号CSCS有效（通常是低电平）和读写信号为高电平有效（通常是低电平）和读写信号为高电平时，读写电路通过存储阵列的位线，将选中的字存储单元时，读写电路通过存储阵列的位线，将选中的字存储单元的的m m位数据输出到数据总线上位数据输出到数据总线上-1-11 10 0（设存储阵列（设存储阵列按每字按每字m m位组织）。位组织）。存储器具
9、有存储器具有2 2种基本的操作：写操作和读操作。种基本的操作：写操作和读操作。back 在复杂的数字系统（例如数字计算机）中，多个在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并介质）实现互连，并分时传输信息分时传输信息，这样的一组信号，这样的一组信号线称为线称为总线总线。对于存储器，对于存储器， 数据总线数据总线-110是双向总线（输入是双向总线（输入/输出，常输出，常用表示用表示I/O-1，I/O1，I/O0），而），而 地址总线地址总线An-1A1A0和和控制总线控制总线（CS，）则是
10、单向，）则是单向总线（输入）。总线（输入）。back9.1.2 9.1.2 半导体存储器的分类半导体存储器的分类按功能，存储器分为按功能，存储器分为只读存储器、随机读写存储只读存储器、随机读写存储器（或称为存取存储器）和闪存。器（或称为存取存储器）和闪存。back随机读写存储器随机读写存储器(RAM)(RAM)的写操作时间和读操作时间相当的写操作时间和读操作时间相当（都是纳秒级），工作时能够随时快速地读出或写入数（都是纳秒级），工作时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取出数据据。即工作时读写存储器具有存入和取出数据2 2种功能。种功能。工作时只能快速地读取已存储的数据、
11、而不能快速地随时工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为写入新数据的存储器称为只读存储器（只读存储器（ROMROMRead Only Read Only MemoryMemory）。）。即只读存储器的写操作时间即只读存储器的写操作时间( (毫秒级毫秒级) )远比读操远比读操作时间（纳秒级）长，数据必须在工作前写入存储器，上作时间（纳秒级）长，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，才不影响数字系统的电工作后只能从存储器中读出数据，才不影响数字系统的工作速度。工作速度。 闪存（闪存（Flash MemoryFlash Memory）工作时可以
12、进行读或写操作，但闪工作时可以进行读或写操作，但闪存的每个存储单元写操作时间长，不能随机写入数据，适存的每个存储单元写操作时间长，不能随机写入数据，适合对众多存储单元批量地写入数据。合对众多存储单元批量地写入数据。back按寻址方式，存储器分为按寻址方式，存储器分为顺序寻址存储顺序寻址存储器器和和随机寻址存储器随机寻址存储器。 顺序寻址存储器顺序寻址存储器是按地址顺序存入或读出数据，是按地址顺序存入或读出数据，其存储阵列的存储单元连接成移位寄存器。有先进其存储阵列的存储单元连接成移位寄存器。有先进先出（先出（FIFOFIFOFirst In First OutFirst In First Ou
13、t）和先进后出）和先进后出（FILO- First In Last OutFILO- First In Last Out）2 2种顺序寻址存储种顺序寻址存储器。器。 随机寻址存储器随机寻址存储器: :可以随时从任何一个指定地址可以随时从任何一个指定地址写入或读出数据的存储器。随机寻址存储器的寻址写入或读出数据的存储器。随机寻址存储器的寻址电路通常采用电路通常采用1 1个或个或2 2个译码器（称为地址译码器，个译码器（称为地址译码器，见见9.29.2节）。节）。back采用随机寻址方式的随机读写存储器称为采用随机寻址方式的随机读写存储器称为随随机存取存储器机存取存储器（RAMRAMRandom
14、Access Random Access MemoryMemory）。只读存储器（）。只读存储器（ROMROM）和闪存也采用）和闪存也采用随机寻址方式。随机寻址方式。存储器还可分为存储器还可分为易失型存储器和非易失型存储器易失型存储器和非易失型存储器。如果掉电（停电）后数据丢失，则是易失型存。如果掉电（停电）后数据丢失，则是易失型存储器；否则，是非易失型存储器。储器；否则，是非易失型存储器。RAMRAM是易失型是易失型存储器，而存储器，而ROMROM和闪存是非易失型存储器。和闪存是非易失型存储器。back部分存储器的部分存储器的寻址方式和功能寻址方式和功能归归纳如表纳如表9.1.19.1.1。
15、存储器存储器功能功能寻址方式寻址方式掉电后掉电后说说 明明随机存取存储器随机存取存储器（RAM）读、写读、写随机寻址随机寻址数据丢失数据丢失只读存储器（只读存储器（ROM）读读随机寻址随机寻址数据不丢失数据不丢失工作前写入数据工作前写入数据闪存（闪存（Flash Memory）读、写读、写随机寻址随机寻址数据不丢失数据不丢失先进先出存储器先进先出存储器（FIFO）读、写读、写顺序寻址顺序寻址数据丢失数据丢失先进后出存储器先进后出存储器（FILO）读、写读、写顺序寻址顺序寻址数据丢失数据丢失back9.2 9.2 随机存取存储器（随机存取存储器（RAMRAM） 存储单元是存储器的核心。根据存储单
16、元存储单元是存储器的核心。根据存储单元记忆记忆0 0或或1 1的原理，随机存取存储器分为的原理，随机存取存储器分为静态随静态随机存储器（机存储器（SRAMSRAMStatic RAMStatic RAM）和动态随机存）和动态随机存取存储器取存储器(DRAM(DRAMDynamic RAM)Dynamic RAM)。按所用元件按所用元件的不同，分双极型和的不同，分双极型和MOSMOS型两种。鉴于型两种。鉴于MOSMOS电路电路具有功耗低、集成度高的优点，目前大容量的具有功耗低、集成度高的优点，目前大容量的存储器都是存储器都是MOSMOS型存储器。型存储器。back9.2.1 9.2.1 静态随机
17、存取存储器静态随机存取存储器（SRAMSRAM）1. SRAM1. SRAM的静态存储单元的静态存储单元 SRAMSRAM的存储单元是用基本的存储单元是用基本RSRS触发器记触发器记忆忆0 0或或1 1的静态存储单元。图的静态存储单元。图9.2.19.2.1是六管是六管CMOSCMOS静态存储单元和读写电路。静态存储单元和读写电路。backT1T4构成构成CMOS基本基本RS触发器，存储触发器，存储0或或1。T5和和T6是是行字线行字线Xi开关管导通时传递开关管导通时传递0或或1，截止时为高阻态。，截止时为高阻态。T7和和T8则是则是列字线列字线Yjback图图9.2.1 六六管管CMOS静静
18、态态存存储储单单元元和和读读写写电电路路CSVDDDk&R/WXiYjBjBjT1T2T3T4T5T6T7T8存存储储单单元元G1G2G3QQ位线位线读写电路读写电路DGSBD、S可互换可互换G2.2.基本基本SRAMSRAM的结构的结构图图9.2.2 双地址译码器双地址译码器RAM的结构框图（的结构框图（256字字2位）位）行行地地址址译译码码器器列地址译码器列地址译码器A0A1A2A3A4A5A6A7X0X1X31Y0Y1.D0CS行字线行字线位线位线D1列字线列字线Y7存储单元存储单元读写读写电路电路读写读写电路电路R/W存存储储阵阵列列双地址译码双地址译码:选中存储单元需要行字线选中存
19、储单元需要行字线X Xi i和列字线和列字线Y Yj j同时为高电平。同时为高电平。backMCM6264MCM6264：MOTOROLAMOTOROLA公司生公司生产的静态随机存取存储器。产的静态随机存取存储器。OEOE：输出使能，低电平有：输出使能，低电平有效；效； CSCS：片选信号为，低电平：片选信号为，低电平有效。有效。存储容量：存储容量：8kB=8k8kB=8k8bit=65536bit8bit=65536bit说明说明：Z-高阻态，高阻态，O-数据输出，数据输出，I-数据输入数据输入back3. SRAM3. SRAM的操作定时的操作定时为了保证存储器准确无误地工作，作用到存储器
20、的地址、为了保证存储器准确无误地工作，作用到存储器的地址、数据和控制信号必须遵守一定的时间顺序，即操作定时。数据和控制信号必须遵守一定的时间顺序，即操作定时。 A12A1A0 数据有效 tAQ tOEQ tCSQ D7D1D0 21EECS+= OE 地址有效 tRC 图9.2.4 SRAM的读周期 (1)读周期读周期读读操作要求指定字存操作要求指定字存储单储单元元的的地址、片地址、片选选信号和信号和输输出使出使能有效能有效，读读写信号写信号为为高高电电平平（信号作用信号作用顺顺序是序是:1)指定指定字存字存储单储单元的地址有效；元的地址有效；2)片片选选信号和信号和输输出使能有效，即由高出使
21、能有效，即由高变变低；低；3)经过一定一定时间后，后，指定指定字存字存储单元的数据元的数据输出到数据出到数据总线上。上。 back(2)写周期写周期写操作要求指定字存写操作要求指定字存储单储单元元的的地址、片地址、片选选信号和信号和读读写信写信号号 有效。有效。信号信号间间的定的定时时关系如关系如图图9.2.5所示所示:1)指定指定字存字存储单储单元的地址有效；元的地址有效；2)片片选选信号有效，即由高信号有效，即由高变变低；低；3)待写入的数据有效；待写入的数据有效；4)读写信号有效，即由高写信号有效，即由高变低；低；在在数据写入到数据写入到指定的指定的字存字存储单元。元。 期间，期间，对于
22、大多数的对于大多数的SRAM，读周期和写周期相近，读周期和写周期相近，一般为几十个纳秒。一般为几十个纳秒。 back4. 4. 同步同步SRAMSRAM和异步和异步SRAMSRAM解决的办法是：解决的办法是：SRAMSRAM与与CPUCPU共用系统时钟，共用系统时钟，CPUCPU在时钟的有在时钟的有效沿前给出效沿前给出SRAMSRAM需要的地址、数据、片选、输出使能和读需要的地址、数据、片选、输出使能和读写信号，时钟有效沿到则将它们存于写信号，时钟有效沿到则将它们存于SRAMSRAM的寄存器中；的寄存器中；CPUCPU不必等待，可以执行其他指令，直到不必等待，可以执行其他指令，直到SRAMSR
23、AM完成完成CPUCPU要求要求的读或写操作，通知的读或写操作，通知CPUCPU做相应的处理。之后，做相应的处理。之后，CPUCPU与与SRAMSRAM又可以进行下一次信息交换。又可以进行下一次信息交换。在计算机中，在计算机中，SRAM通常存储中央处理器（通常存储中央处理器（CPU）需要）需要的程序和数据。因为的程序和数据。因为SRAM的工作速度远低于的工作速度远低于CPU的速的速度，度，2者交换信息时者交换信息时CPU必须等待，使计算机达不到理必须等待，使计算机达不到理想的工作速度。想的工作速度。具有信号同步寄存器的具有信号同步寄存器的SRAM称为同步称为同步SRAM，否则，称，否则，称为异
24、步为异步SRAM。同步同步SRAM可以帮助可以帮助CPU高速执行指令，高速执行指令，即提高计算机的工作速度。即提高计算机的工作速度。back 同步同步SRAM框图如图框图如图9.2.6所示，所示，同步同步SRAM的核心的核心是异步是异步SRAM(地址译码器和存储阵列地址译码器和存储阵列)；同步；同步SRAM与与器件外部连接的地址、数据、片选、输出使能和读写信器件外部连接的地址、数据、片选、输出使能和读写信号均在时钟号均在时钟CP的上升沿锁存于寄存器中，供的上升沿锁存于寄存器中，供SRAM完成完成读或写操作。读或写操作。back为了加速为了加速CPU与与SRAM的信息交流，同步的信息交流，同步S
25、RAM通常具通常具有有地址爆发特征地址爆发特征。即输入一个地址码，同步。即输入一个地址码，同步SRAM可以可以读或写相邻的多个地址单元。读或写相邻的多个地址单元。假设计数器实现假设计数器实现2位二进制加法计数位二进制加法计数，初态为初态为00。 在爆发控制（在爆发控制（Burst Control）BC=1时，时，爆发逻辑电路的输出如表爆发逻辑电路的输出如表9.2.2所示。因此，可获得所示。因此，可获得4个个相邻的地址码，供相邻的地址码，供SRAM进行读或写操作。进行读或写操作。 计数器 Q1 Q0 =1 =1 & BC CP A0 A1 A0 A1 back图图9.2.7爆发逻辑电路爆发逻辑电
26、路9.2.2 9.2.2 动态随机存取存储器动态随机存取存储器（DRAMDRAM）1. DRAM1. DRAM的动态的动态MOSMOS存储单元存储单元NMOS管管T和存储电容和存储电容CS组成动态存储单元。组成动态存储单元。缺点是缺点是:电容不能长期保持电容不能长期保持其电荷，必须定期（大约其电荷，必须定期（大约816个个mS内）内）补充电荷补充电荷（称为刷新操作），（称为刷新操作），比比SRAM操作复杂。操作复杂。 back单管动态存储单元的工作原单管动态存储单元的工作原理如下：理如下：（1 1）写操作）写操作当当X Xi i=1=1、RefrehRefreh=0=0和和时，时，G G1 1
27、处于工作态处于工作态、G G2 2和和G G3 3处于高阻态处于高阻态，NMOSNMOS管管T T导通导通。 如果如果D Dinin=1=1，则存储电容，则存储电容C CS S充充电，获得足够的电荷，实现电，获得足够的电荷，实现写写1 1操作操作；如果如果D Dinin=0=0，则存，则存储电容储电容C CS S放电，电荷消失，放电，电荷消失，实现实现写写0 0操作操作。back（2 2）读操作）读操作当当Xi=1、Refreh=1和和时，时，G1处于高阻态处于高阻态、G2和和G3处于工作态处于工作态，NMOS管管T导通导通。如果如果存储电容存储电容CS有电荷，经有电荷，经灵灵敏放大缓冲器敏放
28、大缓冲器G2输出输出1（Dout=1），实现），实现读读1操作操作；如果如果存储电容存储电容CS没有电荷，则没有电荷，则位线电压不变，位线电压不变，灵敏放大缓冲灵敏放大缓冲器器G2输出输出0（Dout=0），实现），实现读读0操作操作。back由于电容不能长期保持电荷，所以必须对存储电由于电容不能长期保持电荷，所以必须对存储电容定期刷新。容定期刷新。如前所述，读操作自动刷新选定的如前所述，读操作自动刷新选定的存储单元。但是，读操作是随机的，所以，在存储单元。但是，读操作是随机的，所以，在DRAMDRAM中，必须设置刷新定时电路，定时启动刷新中，必须设置刷新定时电路，定时启动刷新周期。周期。(3
29、)刷新操作刷新操作back2.2.基本基本DRAMDRAM的结构的结构存储单元是图存储单元是图9.2.8所示的单管动态存所示的单管动态存储单元，排列成储单元，排列成1024行行1024列列的存储阵列。的存储阵列。地址位数多，通地址位数多，通常采用时分复用常采用时分复用输入地址输入地址.高10位地址码A19A10首先输入到10条地址信号线上 back9.3 9.3 只读存储器（只读存储器（ROMROM）ROM最突出的特征是掉电后数据不丢失，用最突出的特征是掉电后数据不丢失，用于存储数字系统中固定不变的数据和程序于存储数字系统中固定不变的数据和程序 .ROM分为掩模分为掩模ROM(Mask ROM
30、)和可编程和可编程ROM（PROM-Programmable ROM）。Mask ROM的数据是制造过程中写入的，可永久保存，但使用者的数据是制造过程中写入的，可永久保存，但使用者不能改写。不能改写。PROM的数据则是由使用者通过编程工具的数据则是由使用者通过编程工具写入的。写入的。ROM的寻址方式与的寻址方式与RAM相同，采用随机寻址相同，采用随机寻址，即用地，即用地址译码器选择址译码器选择字字存储单元。存储单元。ROM可以用双极型或单极型（可以用双极型或单极型（MOS）元件实现）元件实现。 back9.3.1 9.3.1 掩模只读存储器掩模只读存储器(Mask ROM)(Mask ROM)
31、1掩模只读存储器的存储单元掩模只读存储器的存储单元 在图（在图（a）中，）中， T的的栅极与字线栅极与字线Xi相连。相连。当当Xi=1、OE=0时，时，T导导通，位线为低电平通，位线为低电平，G为工作态为工作态，DOUT=1，存，存储单元记忆储单元记忆1。 在图在图(b)中，中，T的栅极的栅极与字线与字线Xi不相连。当不相连。当Xi=1、OE=0时，时，T不导不导通，位线为高电平，通，位线为高电平，G为工作态，为工作态，DOUT=0，存，存储单元记忆储单元记忆0。掩模只读存储器的存储单元用半导体元件的有或无表示掩模只读存储器的存储单元用半导体元件的有或无表示1或或0 back101001102
32、掩模只读存储器的结构掩模只读存储器的结构图中图中地址译码器输出高电平地址译码器输出高电平有效。在存储阵列中，字线有效。在存储阵列中，字线与位线的交叉处是存储单元，与位线的交叉处是存储单元，有元件为有元件为1，无元件为，无元件为0存储器的数据输出变量是数据为存储器的数据输出变量是数据为1所对所对应的地址变量组成的最小项的逻辑和应的地址变量组成的最小项的逻辑和 back9.3.2 9.3.2 可编程只读存储器（可编程只读存储器（PROMPROM）掩模掩模ROM的存储数据由制造商在生产过程中写入，的存储数据由制造商在生产过程中写入，对系统设计者开发新产品很不方便。因此，出现对系统设计者开发新产品很不
33、方便。因此，出现了由用户写入数据的可编程了由用户写入数据的可编程ROM（PROM）可编程可编程ROM分为可改写一次的分为可改写一次的PROM（沿用（沿用PROM的名称）和可反复改写的的名称）和可反复改写的EPROM(Erasable Programmable ROM) 用紫外光擦除的EPROM记为UV EPROM(Ultraviolet EPROM，常简记为EPROM)，用电方法擦除的EPROM记为EEPROM或E2PROM(Electrical EPROM) back1 1PROMPROM的存储单元的存储单元PROM的存储单元由一个的存储单元由一个NMOS管和一个熔丝组成。管和一个熔丝组成。
34、在在编程过程中编程过程中，编程器产，编程器产生足够大的电流注入欲写生足够大的电流注入欲写0单元，烧断熔丝；写单元，烧断熔丝；写1单元单元则不注入电流。则不注入电流。正常工作时，熔丝不会被正常工作时，熔丝不会被烧断烧断，因此，保留熔丝的，因此，保留熔丝的单元存储单元存储1，烧断熔丝的单，烧断熔丝的单元存储元存储0。由于烧断的熔丝由于烧断的熔丝不能修复，故不能修复，故PROM只能只能编程一次。编程一次。 back有元件为有元件为1，无元件为，无元件为02 2UV EPROMUV EPROM的存储单元的存储单元可多次编程的可多次编程的EPROM必须必须采用可修复的元件。采用可修复的元件。UV EPR
35、OM使用的可修复的元使用的可修复的元件是件是有两个栅极有两个栅极的叠栅雪崩的叠栅雪崩注入注入MOS管管(SIMOS）。）。浮栅上浮栅上未注入负电荷未注入负电荷前，前，SIMOS管的管的开启电压低开启电压低，正正常的栅源电压可使常的栅源电压可使SIMOS 管管导通导通。在浮栅上注入足够的在浮栅上注入足够的负电荷负电荷后，后，开启电压增加开启电压增加，正常的栅源电压则不能使正常的栅源电压则不能使SIMOS管导通。管导通。 back控制栅极控制栅极 浮栅上无电荷时浮栅上无电荷时，字线高电，字线高电平使平使SIMOSSIMOS导通，等效为存储单导通，等效为存储单元有元件，元有元件，存储存储1 1； 浮
36、栅上有负电荷时浮栅上有负电荷时，字线高，字线高电平不能使电平不能使SIMOSSIMOS导通，等效为导通，等效为存储单元无元件，存储单元无元件，存储存储0 0。 因此，因此，SIMOSSIMOS管是用浮栅上是管是用浮栅上是否有负电荷来存储二值数据的。否有负电荷来存储二值数据的。 UV EPROM出厂时浮栅上无电荷。为了在浮栅上注入电荷，控制栅极和漏极对源极同时作用比正常电源电压高许多的电压.UV EPROM的封装顶部的封装顶部有一个石英窗，有一个石英窗，紫外光紫外光可直接照射可直接照射到到SIMOS管管上，照射上，照射15到到20分钟后，分钟后，浮栅上的电子获得足够浮栅上的电子获得足够的能量，穿
37、过的能量，穿过SiO2回到回到衬底中。衬底中。 back3 3E E2 2PROMPROM的存储单元的存储单元E2PROM也是利用浮栅上是否有负电荷来也是利用浮栅上是否有负电荷来存储二值数据的存储二值数据的 ，与，与SIMOS管的区别是，管的区别是，隧道隧道MOS管的漏区与浮栅之间有一个极管的漏区与浮栅之间有一个极薄的薄的SiO2交叠区，厚度约交叠区，厚度约80（埃）（埃） 当控制栅加足够大的电压时，当控制栅加足够大的电压时，交叠区产生很强的电场，电子交叠区产生很强的电场，电子穿过交叠区到达浮栅（注入电穿过交叠区到达浮栅（注入电子），这种现象称为子），这种现象称为隧道效应隧道效应。隧道效应是双
38、向的，即漏栅间隧道效应是双向的，即漏栅间加前述相反的电压，则电子离加前述相反的电压，则电子离开浮栅（擦除电子）。开浮栅（擦除电子）。 隧道隧道MOS管的电子注入和擦除管的电子注入和擦除是在漏极与控制栅极之间利用是在漏极与控制栅极之间利用隧道机理进行的，这个特点和隧道机理进行的，这个特点和存储单元的结构决定了存储单元的结构决定了E2PROM只能只能以字为单位以字为单位改写改写数据。数据。 back隧道隧道9.4 9.4 闪存（闪存（Flash MemoriesFlash Memories）闪存的结构和ROM相同，结构也和ROM相同。 9.4.19.4.1闪存的存储单元闪存的存储单元 闪存闪存MO
39、S管的结构与管的结构与SIMOS 相似，但有相似，但有2点不点不同，同，一是浮栅与衬底间的一是浮栅与衬底间的SiO2厚度不同厚度不同，SIMOS厚厚（3040nm）, 闪存闪存MOS管薄（管薄（1015nm）；）；二是二是闪存闪存MOS管的源极和漏极管的源极和漏极的的N+区不对称，漏区小，区不对称，漏区小，源区大源区大；浮栅与源区交叠，；浮栅与源区交叠，形成比形成比EEPROM的隧道的隧道MOS管更小的隧道区。管更小的隧道区。 因此，闪存的擦除和注入电压小；由于存储阵列的闪存MOS管的源极全部连接在一起，利用隧道效应，可以实现众多存储单元的批量擦除。 back隧道隧道9.5 9.5 存储器容量
40、的扩展存储器容量的扩展存储器有存储器有3类总线：类总线：数据总线、地址总线和数据总线、地址总线和控制总线控制总线。对于不同的存储器，数据总线。对于不同的存储器，数据总线和地址总线功能相同，但控制总线约有不和地址总线功能相同，但控制总线约有不同。例如，同。例如，RAM通过读写信号（通过读写信号（ ）控制）控制存储器的读存储器的读/写，写，ROM用输出使能（用输出使能（OE）允许读出数据；大多数的允许读出数据；大多数的DRAM用行选信用行选信号号RAS作片选信号。作片选信号。 下面以下面以RAM为例为例介绍存储器容量的扩展方介绍存储器容量的扩展方法法 back9.5.1 9.5.1 存储器的位扩展
41、存储器的位扩展存储器的存储器的字数不变字数不变、增加每字的位数增加每字的位数称为位扩展。称为位扩展。位扩展的特点是位扩展的特点是地址总线位数不变、数据总线的地址总线位数不变、数据总线的位数增加位数增加。连线方法连线方法是芯片地址总线和控制总线并联，芯片是芯片地址总线和控制总线并联，芯片的数据总线独立引出。的数据总线独立引出。back例例9.5.1 9.5.1 试用试用10241024字字4 4位的位的RAMRAM芯片组成芯片组成10241024字字8 8位的存储器。位的存储器。解：使用芯片的数目解：使用芯片的数目N为为 常用总线表示为：常用总线表示为：back9.5.2 9.5.2 存储器的字
42、扩展存储器的字扩展存储器的存储器的字数增加、而每字的位数不变字数增加、而每字的位数不变称称为字扩展。为字扩展。字扩展的特点是地址总线位数增加、数据字扩展的特点是地址总线位数增加、数据总线的位数不变。总线的位数不变。由于地址码比芯片需要的地址码多，多出由于地址码比芯片需要的地址码多，多出的部分是高位地址码。高位地址码用输出的部分是高位地址码。高位地址码用输出低电平有效的译码器控制芯片的片选端。低电平有效的译码器控制芯片的片选端。 back例9.5.2 试用1024字4位的RAM芯片组成2048字4位的存储器。解：使用芯片的数目解：使用芯片的数目N为为 常用总线表示为：常用总线表示为：back分析
43、地址范围：分析地址范围：9.5.3 9.5.3 存储器的字位扩展存储器的字位扩展在需要时也可进行在需要时也可进行字位同时扩展字位同时扩展。方法是方法是：先将需要的芯片分组，每组含位：先将需要的芯片分组，每组含位扩展需要的芯片数扩展需要的芯片数:对每组进行位扩展对每组进行位扩展，组，组成位扩展电路，形成等价的大芯片。最后成位扩展电路，形成等价的大芯片。最后对大芯片进行字扩展对大芯片进行字扩展。 back例例9.5.3 9.5.3 试用试用10241024字字4 4位的位的RAMRAM芯片组成芯片组成20482048字字8 8位的存储器。位的存储器。解：使用芯片的数目解：使用芯片的数目N为为 back 补充题：补充题：例例 用用4 4 位位 RAM 构成构成 8 8 位位 RAM. 所需片数所需片数= (8 8)/(4 4 ) =4 I/O 位线并联的片数位线并联的片数= 2 9章作业9.4 9.14 9.17 9.18 9.20 9.21
