《数字电子技术A40小时讲课8小时实验数字电子技术A课程设计时间一周》由会员分享，可在线阅读，更多相关《数字电子技术A40小时讲课8小时实验数字电子技术A课程设计时间一周（74页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术数字电子技术 A 40小时讲课小时讲课 8小时实验小时实验数字电子技术数字电子技术 A课程设计课程设计 时间时间: 一周一周第4章组合逻辑电路逻辑电路分为组合逻辑电路与时序逻辑电路两类，本章介绍组合逻辑电路，内容包括组合电路分析、各种集成组合电路部件和组合电路设计。4.1 组合逻辑电路的一般问题组合逻辑电路的一般问题组合逻辑电路就是一些逻辑门电路的组合，目的是根据输入信号产生需要的输出信号，其特点是其任意时刻的输出仅是该时刻输入信号的逻辑函数，或者说组合逻辑电路的输出信号是与时间无关的输入信号组合。组合电路框图如图4-1所示，组合电路的一般形式具有多个输入与输出。图中a1，a2，a
2、n表示输入变量，y1，y2，ym表示输出变量，输出与输入间的逻辑关系可以用一组逻辑函数表示：Y=F（A）可以使用真值表、卡诺图、逻辑图或是逻辑函数式来描述组合电路。4.2 组合电路分析组合电路分析组合电路分析就是看懂组合电路，需要分析的内容包括：研究组合电路的逻辑功能；研究组合电路输入输出波形之间的关系，以及组合电路的电特性。4.2.1 组合电路的逻辑功能分析组合电路的逻辑功能分析【例4-1】试分析图4-2所示组合电路的逻辑功能。解：由图，得到逻辑函数式如下：ABCY00010011010101101000101011001110由真值表可知，该电路是数值检测电路，如果数值小于3，该电路输出1
3、，否则输出0。【例4-2】试分析图4-3所示组合电路的逻辑功能。解：首先按照从输入开始逐级写出各级逻辑函数式的分析方法，最后写出输出Y的逻辑函数式：这是一个素数判别电路，当素数出现在电路输入端时，该电路输出Y=1。【例4-3】对于图4-4（a）所示电路图与图4-4（b）所示的输入波形，试画出该电路的输出波形。解：首先由电路图得到输出Y的函数式为：ABCY00010011010101111001101011001110在输入A、B、C的波形上标记电平值，然后由真值表则有图4-3（c）所示的输出Y的波形。4.2.2 组合电路的波形分析组合电路的波形分析4.2.3 组合电路的延迟时间分析组合电路的延
4、迟时间分析组合电路中输入变量变化与其引起输出变量变化之间的时间差称为传输延迟，传输延迟与电路复杂性、门电路的驱动能力、温度、芯片电压有关。 tPLH是门电路低电平到高电平的传输延迟时间， tPHL是高电平到低电平的传输延迟时间平均传输延迟时间tPD：对于图4-5（a）所示的与门:不考虑门电路的延迟，则输出波形如图4-5（b）所示；若采用平均传输延迟时间tPD则有图4-5（c）所示的传输延迟时间；图4-5（d）显示的是分别采用tPLH和tPHL参数的传输延迟时间。逻 辑 系 列传输延迟tPD（ns）每门功耗（mW）说 明74001010标准TTL74H00622高速TTL74L00331低功耗T
5、TL74LS009.52低功耗肖特基TTL74S00319肖特基TTL74ALS003.51.3先进低功耗肖特基TTL74AS0038先进肖特基TTL74HC0080.17高速CMOS表4-3所示的是不同系列与非门的延迟时间与功耗表。表4-4显示的是74LS系列部分门电路的传输延迟时间。芯片功能tPLH（ns）tPHL（ns）典型最大典型最大74LS04非门915101574LS00与非门915101574LS02或非门1015101574LS08与门815102074LS32或门14221422【例4-4】试推导图4-6所示组合电路的传输延迟时间。图中非门为74LS04，与非门为74LS00
6、。 ABCY00000011010001101001101111011110组合电路的最大延迟时间就是级数最多路径上各级门最大延迟时间之和。第1级为非门74LS04，最大延迟时间tPD=15ns；第2、3级为与非门74LS00，最大延迟时间tPD=15ns，因此该门电路的最大延迟时间为45ns。4.2.4 组合电路的电特性分析组合电路的电特性分析（1）各个门之间的噪声容限噪声容限与芯片系列有关，不同系列的芯片噪声容限不同。为方便使用，常用系列在5V电源电压下的噪声容限表与最大输入输出电流总结如表4-6所示。参 数74TTL74LS74HC74HCT4000BVIHmin（V）2.02.03.5
7、2.03.33VOHmin（V）2.42.74.94.94.95VNH（V）0.40.71.42.91.62VILmax（V）0.80.81.50.81.67VOLmax（V）0.40.50.10.10.05VNL（V）0.40.31.40.71.62IIHmax（mA）4020111IILmax（mA）-1600-400-1-1-1IOHmax（mA）-0.4-0.4-4-4-0.51IOLmax（mA）168440.51（2）电源电流与功耗不同系列、不同门电路的电源电流都是不同的，几种74LS系列门电路的最大电源电流如表4-7所示。芯 片功 能最大电源电流（mA）最大平均电源电流（mA）I
8、CCHICCLICCmax74LS002输入与非门1.64.4374LS022输入或非门3.25.44.374LS04非门2.46.64.574LS08四3输入与门4.88.86.874LS10三3输入与非门1.23.32.2574LS32四2输入或门6.29.88TTL门门的功耗为最大平均电源电流乘以门的电源电压：PDmax=ICCmaxVCCCMOS器件，静态电流很小，都在微安级主要功耗为动态功耗，动态功耗由内部功耗PT与负载功耗PL两部分组成。【例4-5】图4-8所示的是单片机引脚经过74LS04与74LS10门电路组成的2线-4线译码器驱动发光二极管的电路。由单片机数据手册可知VIHm
9、in=0.6VCC，VILmax=0.2VCC，VOLmax=0.7V（IOL=20mA），VOHmin=4.2V（IOH=20mA）。发光二极管管压降VD=1.6V，工作电流ID=5mA。图中VCC=+5V。试分析各个芯片的噪声容限、驱动能力。单片机驱动74LS04芯片，噪声容限与驱动能力如下。高电平噪声容限：VNH=4.2-2=2.2V74LS04输入引脚的高电平输入电流IIH=20uA，单片机的驱动能力为20mA，因此高电平驱动能力足够。低电平噪声容限：VNL=0.8-0.7=0.1V74LS04输入引脚的低电平输入电流IIL=400uA，单片机的低电平驱动能力为20mA，因此低电平驱动
10、能力足够。由单片机数据手册可知VIHmin=0.6VCC，VILmax=0.2VCC，VOLmax=0.7V（IOL=20mA），VOHmin=4.2V（IOH=20mA）。发光二极管管压降VD=1.6V，工作电流ID=5mA。图中VCC=+5V。试分析各个芯片的噪声容限、驱动能力。74LS04与74LS10都属于74LS系列芯片，因此噪声容限能够满足要求。图中74LS04各输出引脚驱动的输入端数最大为4个，远小于74LS系列芯片的20个扇出能力。74LS10输出驱动发光二极管题目要求发光二极管电流ID=5mA，二极管限流电阻R由下式计算：R=（VCC-VD-VOL）/ID=（5V-1.6V-
11、0.5V）/5mA=580可以实际取值560。【例4-6】试分析图4-8所示电路的最大电源电流与静态功耗。74LS04的每个芯片的平均电源电流为ICCmax=4.5mA，74LS10的为ICCmax=2.25mA。所以该组合电路中的门电路部分的最大电源电流Ig为Ig=1（4.5mA）+2（2.25mA）=4.5mA+4.5mA=9mA发光二极管部分的最大电流Id为4（5mA）=20mA。最大电源电流为Imax=Ig+Id=9mA+20mA=29mA该电路的最大静态功耗为PDmax=ImaxVCC=29mA5V=145mW4.3组合电路部件4.3.1编码器不同事物用不同的二进制码表示称为编码。对
12、每一个输入信号都有一个相对应二进制数码输出的器件称为编码器（Encoder），若编码器有2n个输入，则应该有n个输出。1十进制数-BCD编码器十进制数-BCD编码器又称为10线-4线编码器，其编码表如表4-8所示。由真值表，逻辑函数式为：A3=8+9A2=4+5+6+7A1=2+3+6+7A0=1+3+5+7+9十 进 制 数4位编码输出（BCD）A3 A2 A1 A001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1当输入的十进制数中如果只有一个数字具有高电平时，则输出对应数字的BC
13、D编码。2十进制数-BCD优先编码器74LS147十进制数-BCD优先编码器74LS147除具有上述编码器相同的功能外，还具有优先编码功能，就是在同时输入多个数字时，只对最大数字进行编码。输 入输 出12345678 9 D C B A1010110111011110111110111111011111110111111110111111111001111111111000011111100110011010101010由真值表可以看出，74LS147的输出是低电平有效的BCD码图4-12所示电路是74LS147的典型应用电路，该电路可以将09十个按键信号转换成低电平有效的BCD编码输出，可以
14、输出任何按键按下的信号Y。当按键按下时，信号Y=1，否则信号Y=0。虽然按键0的信号未进入74LS147，但是当按键0按下时，按键按下信号Y=1，同时编码输出1111，这就相当于0的编码是1111。38线-3线优先编码器74LS1488线-3线优先编码器74LS148的符号如图4-13所示。真值表如表4-10所示。该编码器的输入与输出都是低电平有效。输 入输 出EI01234567A2A1A0GSEO10000000001010110111011110111110111111011111110111111111000011111100110011110101010111000000001011
15、111111 输入信号低电平有效，当多个输入有效时，对最大输入数字进行优先编码。输入信号低电平有效，当多个输入有效时，对最大输入数字进行优先编码。 输出信号为低电平有效的输出信号为低电平有效的3位二进制编码。位二进制编码。 输入端输入端EI是片选端，当是片选端，当EI=0时，编码器输出编码，否则编码器输出全为高电平。时，编码器输出编码，否则编码器输出全为高电平。 输出信号输出信号GS=0表示编码器工作正常，而且有编码输出，这表明编码器正在输出编表示编码器工作正常，而且有编码输出，这表明编码器正在输出编码信号。码信号。 输出信号输出信号EO=0表示编码器正常工作但是没有编码输出，表示编码器正常工
16、作但是没有编码输出，EO=1表示有编码输出，常表示有编码输出，常用于编码器级联。用于编码器级联。74LS148具有级联功能，可以用两片74LS148组成16线-4线编码电路。图4-14就是16线-4线编码电路的连线图。图中高8位编码器74LS148（2）的输出信号EO与低8位编码器74LS148（1）的输入信号EI相连，表示只有高8位没有编码输出时，低8位才能输出编码；由于两个编码器在编码时输出的编码是相同的，所以两个编码器的各对应位输出经与非门相或后输出，形成该电路编码输出的低3位；而输出编码的最高位取自高8位编码器74LS148（2）输出信号GS的非，因为高8位编码器编码输出时GS=0，使
17、Y3=1，而低8位编码器74LS148（1）编码时，74LS148（2）的GS=1，使Y3=0。148（1)输出00000111，148（2）输出10001111这里与门作为或门使用4.3.2 译码器译码器1译码器原理将输入二进制代码转换成与代码对应的高、低电平或是另外一种代码的电路称为译码器（Decoder），译码器与编码器的功能相反。译码器是多输入多输出信号的逻辑电路，一个n-2n译码器，具有n个输入和2n个输出信号，对于每一个可能的输入，只有一个输出为1，或者说，每一个输出对应着一个输入信号的最小项。图4-162线-4线译码器的逻辑电路23线-8线译码器74LS13874LS138是3线
18、-8线译码器，它的逻辑符号见图4-17。功能表如表4-11所示。 74LS138构成的数据分配器电路如图4-18（b）所示。图中G1作为数据输入端（同时使），把输入C、B、A作为选择端，则可以把G1端输入的信号I送到一个由选择端指定的输出端。【例4-7】 用两个3线-8线译码器组成4线-16线译码器，要求把输入信号A3、A2、A1、A0译成16个低电平信号D0D15，并使该译码器具有片选使能信号EN。图4-19用74LS138实现4线-16线译码器输入范围为00000111时U1译码输出输入范围为10000111时U2译码输出37段数码显示译码器（1）采用发光二极管的7段数码管7段数码管由发光
19、二极管组成，发光二极管的管压降在1.61.8V之间，最大电流不超过30mA，响应时间约为0.1us，在室内光线情况下，10mA电流就可以获得足够的亮度。数码管又根据发光二极管的连接方式分为共阳数码管和共阴数码管。图4-20（a）、（b）和（c）分别是共阳与共阴数码管外形、内部连线与显示字形图，（2）用于共阳数码管的译码电路7446/LS47采用集电极开路输出，具有试灯输入、前/后灭灯控制和有效低电平输出，最大输出驱动电压为：7446为30V，LS47、LS247为15V，吸收电流7446为40mA，LS47为24mA。该译码电路对应BCD输入，输出数字09，而对于大于数值9的输入，输出该译码器
20、功能表确定的图形。共阳数码管的译码电路7446/LS47的符号与译码输出显示字形如图4-21所示，功能表如表4-12所示。十进制或功能输 入输入/输出输 出DCBAabcdefg显 示01100001ononononononoff01100011offononoffoffoffoff12100101ononoffononoffon23100111ononononoffoffon34101001offononoffoffonon45101011onoffononoffonon56101101onoffononononon67101111onononoffoffoffoff78110001onon
21、ononononon89110011ononononoffonon910110101offoffoffononoffon输出特定符号（见图4-17（b）11110111offoffononoffoffon12111001offonoffoffoffonon13111011onoffoffonoffonon14111101offoffoffonononon15111111offoffoffoffoffoffoff0offoffoffoffoffoffoff灭灯1000000offoffoffoffoffoffoff01ononononononon8（亮灯）共阳数码管的译码电路7446/LS47的
22、功能表该译码器有4个控制信号：灯测试端，动态灭灯输入，灭灯输入/动态灭灯输出，它们功能如下。所有各段都灭功能：所有各段都灭功能：当作为输入端使用时，若=0，则不管其他输入信号，输出各段都灭。各段都灭检测功能：各段都灭检测功能：当作为输出端使用时，若输出0，表示各段已经熄灭。所有各段都亮功能所有各段都亮功能：当=1或开路而=0时，所有各段都亮，该功能用于测试各段的工作情况。灭灭0功能：功能：当=0，同时A、B、C、D信号为0，而=1时，所有各段都灭，同时输出0，该功能是灭0。显示功能：显示功能：若使=1或开路，=1或开路，=1时，按照功能表显示输入数字为015对应的图形，并且不灭0。7446与共
23、阳数码管的连接见图4-22。图中电阻R为限流电阻，具体阻值视数码管的电流大小而定，电流一般取510mA。7446是OC输出，电源电压可以达到30V，吸收电流40mA，（3）用于共阴数码管电路74LS4874LS48采用高电平有效输出，具有试灯输入、前/后沿灭灯控制，灌电流负载能力为6.4mA。74LS248与74LS48电特性基本相同，只是显示6时，LS248的a段亮，显示9时，LS248的d段亮。74LS48使用方法：74LS48输出拉电流能力小（0.4mA），灌电流能力大（6.4mA），所以一般都要外接上拉电阻推动数码管，LS48译码器的典型使用电路见图4-24。4液晶显示器分段式液晶显示
24、器正常情况下在前玻璃板与背板之间充满液晶的段是透明的，但是当315V的交流电压加在前玻璃板段电极与背板电极之间时，液晶分子紊乱变成不透明呈现黑色。液晶工作时需要加4060Hz的交流信号。当输入信号Vi为低电平时，异或门输入时钟信号CLK与其输出信号同相位，所以液晶电极之间没有电压；这时液晶分子排列整齐，液晶呈现透明状态，不能看到字段，这种情况如图4-25（b）所示；当输入信号Vi为高电平时，输入异或门的时钟信号CLK与其输出信号之间相位差180，形成交流电压，液晶分子受电场作用排列混乱，呈不透明状态，在外界光线照射下可以看到字段，这种情况如图4-25（c）所示。图4-26所示的是使用4511芯
25、片的液晶7段显示电路。图中4511是具有锁存器的BCD-7段锁存/译码/驱动器，输出高电平有效。4511电源电压的范围为315V，在5V电源时，输出高电平VOH为3.54V时，驱动电流为IOH为25mA。异或门采用四2输入异或门4070，时钟频率取50Hz。当输入BCD码信号时，经过译码器输出7段信号，对应段的驱动器输出高电平，经过异或门，交流电压加在对应段上，使其液晶排列混乱，呈现不透明状态。5译码器实现逻辑函数由于译码器输出所有输入信号的最小项，若输入变量为n，则有2n个最小项，因此可以用附加的或门选择需要的最小项组成输入变量不大于n的逻辑函数。【例4-8】试用74LS138实现多输出逻辑
26、函数式。解：函数式可以变换为：4.3.3 数据选择器数据选择器从多个输入信号中选择一个作为输出，称为数据选择器（Multiplexers/DataSelectors），常用于把信息从多个数据源点传送到一个终点去的逻辑电路。4选1数据选择器逻辑电路与逻辑符号18输入选择器74LS151集成多路选择器74LS151具有8个输入信号D0D8，一对互补输出信号Y和W，三个数据选择信号C、B、A和使能信号。符号如图4-26所示，功能如表4-30所示输 入输 出选 择选通YWCBA0000111100110011010101011000000000D0D1D2D3D4D5D6D71D0D1D2D3D4D5
27、D6D7选择器的输出信号为：图4-31两个8选1数据选择器组成的16选1数据选择器电路选择输入为00000111时,选择I7I0,U1输出选择输入为10001111时,选择I15I8,U2输出图4-32电路是四2选1选择器74LS157的应用，该电路使用74LS157将2位BCD数据（A0、A1、A2、A3和B0、B1、B2、B3）分时输入到BCD-7段译码器74LS48，经过译码后送入数码管显示。一定频率脉冲信号S加在74LS157的选择端选择BCD信号，同时还通过非门控制数码管的公共阴极以决定数码管的亮灭。这样就可以使数码管交替显示BCD数据，当脉冲频率足够高时，看见两个数码管都在显示数据
28、。2用数据选择器实现逻辑函数数据选择器的输出实际是选择信号与输入信号组成的最小项之和，或者说选择信号的最小项与对应输入信号之间是相与的关系。在实现逻辑函数时，常采用输入信号挑选选择信号最小项的方法（用于逻辑函数的变量数与选择信号的变量数相同的情况）；或是选择信号与对应的输入信号组成最小项的方法（用于逻辑函数的变量数比选择信号的变量数多一个的情况）。【例4-9】 用多路选择器74LS151实现函数。解：由于74LS151具有3个选择信号输入端，与要实现的逻辑函数变量数相同，所以要使用输入信号挑选选择信号最小项的方法，就是使输入信号D0=D2=D3=D5=1，其余为0，这样就可以将选择信号的最小项
29、m0、m2、m3、m5保留。实现该例的逻辑电路如图4-33所示。【例4-10】 用多路选择器74LS151实现函数：若输入变量A、B和C顺序连接74LS151的3个选择信号端，则可将函数式变换成下式：可写成最小项形式4.3.4 数值比较器数值比较器用于比较两个二进制数值大小的逻辑电路称为数值比较器。如图4-35所示，对两个二进制数A和B进行数值比较，有三种比较结果：AB、A=B和AB。由真值表得到输出逻辑函数式：输 入输 出A BA=B AB0 00 11 01 11 0 00 1 00 0 11 0 01位数值比较器用于比较两个1位二进制数，比较结果见表4-9。图4-35比较器框图74LS8
30、5是集成4位比较器，用于比较、两个数的大小，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。74LS85的逻辑符号见图4-37。比 较 输 入级 联 输 入输 出A3 B3A2 B2A1 B1A0 B0AB AB A=BAB AB A=BA3B3A3B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A3= B3A2B2A2B2A2= B2A2= B2A2= B2A2= B2A2= B2A2= B2A2= B2A2= B2A2= B2A1B1A1B1A1= B1A1= B1A1= B1A1= B1
31、A1= B1A1= B1A1= B1A0B0A0B0A0= B0A0= B0A0= B0A0= B0A0= B0 1 0 00 1 0 11 1 00 0 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 10 0 01 1 0从74LS85的功能表4-10可看出，该比较器首先判断A3和B3，再比较A2和B2，然后比较A1和B1以及A0和B0，若它们都相等，就判断级联信号。使用74LS85比较器组成大于4位数值比较器时，要将74LS85比较器级联，使用74LS85组成8位数值比较器见图4-38。4.3.5 加法器加法器1加法器工作原理
32、（1）半加器能对两个1位二进制数进行相加得到和及进位的电路称为半加器。按照二进制运算规则可以得到表4-16所示的真值表，由真值表可以得到如下逻辑函数式：输 入输 出A BS C0 00 11 01 10 01 01 00 1（2）全加器能对两个1位二进制数相加并考虑低位来的进位，得到和及进位的逻辑电路称为全加器。全加器真值表如表4-17所示A B CI全加和S进位输出CO0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111（3）串行进位的多位加法器 n个全加器的串联可构成n位加法器，每个全加器实现1位二进制数据全加和，构成方法是依次将
33、低位全加器的进位Cn+1输出端连接到高位全加器的进位输入端Cn。每一位的相加结果都必须等到低一位的进位产生之后才能形成，即进位在各级之间是串联关系，所以称为串行进位加法器。必须等待前级进位才能形成本级的进位和全加和，所以当位数很多时，运算速度会很慢。图4-41使用4个全加器74LS183构成的4位加法器（4）先行进位的多位加法器为了提高运算速度，必须设法减小由于进位引起的时间延迟，方法就是事先由两个加数构成各级加法器所需要的进位。（5）集成加法器74LS283集成加法器74LS283是4位二进制超前进位加法器。它的符号如图4-42所示。*2使用加法器实现减法二进制减法操作可以通过先求出减数的补
34、码再加上被减数求得。补码的求法为反码加1。例如求1101的补码，首先求1101的反码，为0010，然后再加1，得到0011。图4-43由74LS283组成的减法电路*3BCD加法器BCD码只用了4位二进制的10个状态，还有6个无关状态没有使用，所以BCD码相加后还应该去掉无关状态，还原成BCD码。两个BCD码相加，结果可分为三种情况：结果小于9，还是BCD码，例如0011+0101=1000，而BCD码应为1000。结果大于9，不是BCD码，例如0110+0101=1011，而BCD码应为10001。结果有进位，不是BCD码，例如1000+1001=10001，而BCD码应为10111。为使相
35、加结果是BCD码，需要对、两种情况进行修正。对于情况需要将二进制的和减去1010，就是说当和为1010、1011、1100、1101、1111时减去1010；或者是给和加一个进位，然后再加上0110，结果相同。因为BCD码比和大0110。为判断何时需要加0110修正，需要对和进行判断，当和为1010、1011、1100、1101、1111时进行加0110操作，所以判断电路的函数式为，这里S3、S2、S1和S0是加法器输出和。对于情况只要保留进位并将和加0110就会得到BCD码。*4.3.6 奇偶校验电路奇偶校验电路数字信号在传输过程中，不可避免会出现错误，奇偶检验电路就是用于检查数字信号传输正
36、确性的电路。1校验原理在数字信号发送过程中，在要传输的数字信号中，增加校验位，使数字信号中1的个数是偶数或是奇数；在数字信号接收过程中，按照约定检查数字信号中1的个数是偶数还是奇数就可以知道数字信号传输的正确性，当然这只是在某种程度上检查数字信号传输的正确性。使用异或门可以检测数字信号中1的个数，如单个异或门可以检测2位数字信号中1的个数，当信号中1的个数是偶数时，异或门输出0，否则异或门输出1。同理，三个异或门可以检测4位信号中1的个数。所以用多个异或门可以实现多位数字信号中1的个数的奇偶判断。2集成9位奇偶校验产生/检查电路74LS28074LS280的符号如图4-45所示，功能如表4-1
37、8所示。输入信号中1的个数输 出EvenOdd0、2、4、6、8101、3、5、7、901校验检查：当该芯片作为偶校验检查器时，若是输入为偶数个1，Even引脚将输出1，当奇数个1时，Even引脚输出0；当该芯片作为奇校验检查器时，若是输入为奇数个1时，Odd引脚输出1，否则，Odd引脚输出0。校验产生：当该芯片作为偶校验产生器时，检验位取自Odd引脚，因为该引脚在输入为奇数个1时，输出为1，否则输出0；同理，作为奇校验产生器时，校验位取自Even引脚。4.4 组合电路设计组合电路设计组合电路设计就是由实际的组合逻辑电路问题得到组合逻辑电路，有两种组合电路设计方法，一种是逻辑设计法，另一种是直
38、接设计法。4.4.1 组合电路的逻辑设计法组合电路的逻辑设计法1逻辑设计法步骤组合电路的设计就是用电路图描述实际组合逻辑问题。组合电路的逻辑设计法步骤如下。将实际逻辑问题抽象成真值表。首先分析实际问题，确定输入输出变量及它们之间的逻辑关系。定义变量逻辑状态含义（确定逻辑状态0和1有何实际意义）。列真值表（将所有原因和结果列表）。根据真值表写逻辑函数式，并化简成最简与或逻辑函数式。选定门电路类型和型号。按照门电路类型和型号变换逻辑函数式。根据函数式画逻辑图。【例4-11】设有甲、乙、丙三台电动机，它们运转时必须满足在任何时间必须有而且仅有一台电动机运行，如不满足该条件，就输出报警信号。试设计此报
39、警电路。根据题意可列出表4-19所示真值表。写逻辑函数式A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111选定74系列小规模门电路，各种门电路都可以使用。化简得到【例4-12】 某木工机械用圆锯将圆木按照所需尺寸切断，再用带锯将传送台上移动的圆木锯成板材。其电动机运行规律为：润滑泵电动机M1运转后，传送台电动机M2才能运转；带锯电动机M3运转与传送台电动机M2运行无关；传送台电动机M2停止运转后，用于切断的圆锯电动机M4才能运转；带锯电动机M3与圆锯电动机M4不能同时运转。现要求设计一个组合逻辑，保证各个电动机的误动作不会发生。开关S1
40、、S2、S3、S4分别控制电动机M1、M2、M3、M4，开关接通为1，电动机运转为1。开关断开为0，电动机停止运转为0。开 关M1M2M3M4说 明S1S2S3S4润滑泵传送台带锯圆锯00000000电动机都不运行00010001允许00100010允许00110000不允许，带锯与圆锯不能同时运行01000000不允许，润滑泵不开，传送台不能运行01010000不允许，润滑泵不开，传送台不能运行01100000不允许，润滑泵不开，传送台不能运行01110000不允许，润滑泵不开，传送台不能运行10001000允许10011001允许10101010允许10110000不允许，带锯与圆锯不能同
41、时开11001100允许11010000不允许，传送台与圆锯不能同时开11101110允许11110000不允许表4-20例4-20的真值表由真值表可以得到控制各个电动机的卡诺图，如图4-49所示。由卡诺图，可以得到各个电动机的控制逻辑函数式：若是采用与非门实现，还应该用摩根定理变换电动机控制函数式，变换结果如下：该电路由人工控制开关操作，基本处于静态，而所采用的74HC系列器件，静态电源电流极小，只需要微安级的电源电流2组合电路逻辑设计中应该注意的问题（1）输入引脚数的限制（2）输出能力不够（3）选择单门集成电路（4）采用可编程逻辑器件实现4.4.2 组合电路的直接设计法组合电路的直接设计法
42、直接设计法步骤：清楚地知道所设计组合逻辑电路的功能。熟悉各种集成组合电路部件的工作原理。能够读懂集成组合电路部件功能表，清楚地知道其每个引脚功能。通过思考（可以查阅资料），直接连接电路，实现组合逻辑电路。【例4-13】 设计一个8位数码管扫描显示电路，该电路数据源为8位BCD码。解：8位数码管扫描显示电路需要8位数据源选择电路、7段译码电路、位扫描电路和数码管。根据题目要求，选择共阳数码管，使用7段译码器7446作为译码器，用数据选择器74151选择数据源，用3线-8线译码器74138作为位扫描译码器。具体电路如图4-51所示。CBA7415174138000选择数据源AY0输出，数码管1显示
43、001选择数据源BY1输出，数码管2显示010选择数据源CY2输出，数码管3显示011选择数据源DY3输出，数码管4显示100选择数据源EY4输出，数码管5显示101选择数据源FY5输出，数码管6显示110选择数据源GY6输出，数码管7显示111选择数据源HY7输出，数码管8显示表4-21扫描信号、数据源与数码管显示之间的关系图4-518位数码管扫描电路【例4-14】试使用优先编码器74148实现32输入优先编码器。解：该例需要知道优先编码器工作原理，还需要知道优先编码芯片74148的工作原理，以及其各个引脚的功能。例如，多片74148级联时，各片之间如何保持优先编码；如何输出5位编码中的高两
44、位等。由于编码器74148只能输出3位编码Y2、Y1、Y0，所以对于32位输入时的高两位编码Y4、Y3，需要使用各片的正在编码信号GS组成，为形成有效编码高两位输出，有表4-22所示的真值表。由真值表有编码输出高两位的逻辑函数式：各片编码器正在编码时，输出信号GS编码输出高两位GS1 GS2 GS3 GS4Y4 Y31 0 0 00 1 0 00 0 1 00 0 0 10 00 11 01 1图4-5232输入优先编码器电路图【例4-15】 试设计能够实现4位二进制加减法的电路。解：使用异或门实现原变量或反变量。为实现减法运算，需要求减数的补码，通常采用反码加1的方法，但是实现加法运算，又要
45、使用原码，所以应该设计一个电路，该电路在加减法控制信号A/S的控制之下，能够在减法时对输入原码求反，而在加法时保持输入的原码。如图4-53所示，采用异或门实现，当加减控制信号A/S=1时，异或门对A4A1求反；当A/S=0时，保持A4A1为原码。将第一级74LS283的进位输入端与加减控制信号A/S相连，当进行减法运算时，A/S=1，所以实现反码加1；而在实现加法运算时，A/S=0，使加法不受影响。实现加法运算时，由于A/S=0，第1级74LS283实现A4A1和B4B1的相加，无论进位CO是否为1，与门GY输出都是0，所以其相加和直接通过其后的异或门和第2级74LS283输出。实现减法运算时
46、，由于A/S=1，第1级74LS283实现B4B1与A4A1的补码相加，其结果为：若是进位CO=1，则表示相加和为原码，不再进行求补运算，由于CO=1，所以与门GY输出0，第1级74LS283的输出直通异或门和第2级74LS283输出；若是进位CO=0，表示相加和为负数，必须求补运算才能得到原码，由于控制信号A/S=1，而且CO=0，所以与门GY输出1，异或门对第1级74LS283输出实现求反，第2级74LS283实现反码加1，最后输出原码。【例4-16】设计一个用5根导线分时传输8路开关信号的电路。要求在发送端发送开关信号，在接收端用发光二极管显示开关的闭合与断开。解：根据题意，若要以5根导
47、线传输8路信号，需要在发送端将并行8路信号转成串行信号输出，再在接收端将串行信号转换为并行信号。在前面所学的器件中，可以使用8选1数据选择器实现并-串转换，使用3线-8线译码器实现串-并转换，8选1数据选择器的数据选择信号与3线-8线译码器的译码输入信号相连，并周期输入数据选择信号，实现8位开关数据的5线传输。具体连线如图4-54所示。图4-54用4根导线分时传输8路开关信号的电路4.5 组合电路的竞争与冒险组合电路的竞争与冒险实际中由于门电路传输延迟时间的影响，会产生一些不希望的时间很短的尖锋脉冲。通常把一个门电路出现互补输入信号的现象定义为竞争。由于竞争的出现使输出信号产生尖锋脉冲的现象称
48、为冒险。在图4-55（a）所示的与门电路中，无论A=1或是A=0，输出Y都应该是0。但若是A信号由于非门传输延迟时间tpd的影响，在A=1后经过tpd时间的延迟才变为0，因此在与门两个输入端就会出现暂短时间同时为高电平，引起与门输出端产生如图4-55（c）所示的短暂尖锋脉冲。在图4-55（b）所示的或门电路中，无论A=1或是A=0，输出Y都应该是1，但是若是A信号由于非门传输延迟时间tpd的影响，在A=0后经过tpd时间的延迟才变为1，因此在或门两个输入端就会出现暂短时间同时为低电平，引起或门输出端产生如图4-55（d）所示的短暂尖锋脉冲（又称为毛刺）判断一个电路是否出现竞争-冒险现象的简单方
49、法是判断一个门电路是否存在互补输入信号，只要输出函数中出现互补信号，就存在竞争-冒险的可能性。【例4-17】若是只有一个变量变化的情况下，试判断图4-56所示逻辑电路是否有竞争-冒险现象。【例4-18】图4-57所示的2线-4线译码器电路中，输入信号A从1变为0，在A变化后，信号B延迟一段时间从0变为1，试分析该电路输出Y0是否具有竞争-冒险现象。图4-572线-4线译码器逻辑图4.5.2 竞争竞争-冒险现象的消除冒险现象的消除1接入RC低通电路2引入选通信号3更改逻辑设计适当在逻辑表达式中增加一些冗余项，它们的增加不改变逻辑功能，但可以消除互补信号产生的竞争-冒险现象。例如，表达式，当B=C=1时，有竞争-冒险现象，但是增加冗余项BC，使就可以消除竞争-冒险，因为当B=C=1时无论A如何变化，输出都是1。本章主要内容为：（1）组合电路分析，包括逻辑功能分析、波形分析、延迟时间分析和电特性分析。（2）组合电路部件，包括编码器、译码器、数据选择器、数值比较器、加法器和奇偶校验电路的工作原理，以及如何使用译码器与数据选择器实现逻辑函数。（3）组合电路设计，包括逻辑设计和直接设计。（4）组合电路的竞争-冒险。作业:4-1，4-3，4-5，4-8，4-10，4-12，4-14，4-15，4-164-17，4-22，4-24，4-27
