《电子电路CAD五》由会员分享，可在线阅读，更多相关《电子电路CAD五（65页珍藏版）》请在金锄头文库上搜索。
1、电子电路CAD五Stillwatersrundeep.流静水深流静水深,人静心深人静心深Wherethereislife,thereishope。有生命必有希望。有生命必有希望本节要求n熟悉关于逻辑模拟和数/模混合模拟的相关概念n掌握逻辑模拟的信号源设置和参数设置及波形显示n掌握逻辑模拟的最坏情况分析n掌握数/模混合电路的模拟逻辑模拟模块的功能n模拟分析数字电路输入和输出之间的逻辑关系n模拟分析数字电路的延迟特性n进行数模混合模拟，分别显示出电路内部的模拟信号和数字信号波形分析结果n进行最坏情况逻辑分析及检查电路中是否存在竞争冒险等现象6.1 概述n电路节点的分类：n1）模拟型节点n2）数字型
2、节点n3）接口型节点数字型节点的逻辑状态n0：低电平n1：高电平nR:rising,0-1,上升沿nF:falling,1-0，下降沿nX：不确定nZ：高阻状态数字型节点的逻辑强度nPSpice将数字信号的强度分成64级，由弱到强依次为0，1，2，。63n最强为外加激励源提供的激励信号电平，最弱为“Z”高阻态。n当有多个不同强度的信号作用于同一节点，其节点的逻辑状态由最强的数字信号决定；如果作用于同一节点的几个数字信号其强度相同，而逻辑状态不同，则该点的逻辑状态为不确定：X。传输延迟n最小延迟时间、典型延迟时间和最大延迟时间激励信号的种类n一般激励信号（digital signal stimu
3、lus）：一位信号n时钟信号（clock stimulus）：规则的一位周期信号n总线激励信号（digital bus stimulus）：2、4、8、16、32位数/模接口等效电路nPSpice A/D处理接口型节点的方法就是为数字逻辑单元库中的每一个基本逻辑单元同时配备AtoD和DtoA两类接口型等效子电路。nA：analognD：digitaln如图6.2（P164）接口子电路模型级别n对于不同的分析要求，根据模型精度的不同，每一个AtoD和DtoA子电路模型均分为4个级别：AtoD1，,AtoD4，和DtoA1，,DtoA4。AtoD模型n精细模型： AtoD1, AtoD3(0,1,
4、R,F,X)n简单模型： AtoD2, AtoD4（0，1）DtoA模型n只对HC/HCL系列逻辑单元有区别n简单模型：DtoA1，DtoA2，适用于5V电源和25C条件下的模拟信号输出n精细模型：DtoA3，DtoA4，适用于2-6V电源电压，对工作温度无要求。DtoA、AtoD的组合序号DtoAAtoD10(简单)0 (简单)20 (简单)1（精细）31 （精细）0 (简单)41 （精细）1 （精细）AtoD，DtoA的模的模型级别型级别6.2 逻辑模拟n逻辑模拟步骤：n1）逻辑原理图的生成n2）逻辑模拟n3）逻辑模拟结果分析1）逻辑原理图的生成n新建项目文件，绘制电路图，设置输入信号激励
5、波形n逻辑模拟的关键问题：如何根据模拟要如何根据模拟要求，设置合适的激励源求，设置合适的激励源逻辑激励源nSOURCE和SOURCETM提供4大类17种不同的逻辑激励信号源(1) SOURCE库中的数字激励源n提供时钟信号，即单一周期波形n按照修改元器件属性即可修改波形DigClockDigClock参数nOfftime：一个周期内低电平持续时间nOntime：一个周期内高电平持续时间nDelay：延迟时间nStartval：t=0时时钟信号初值nOPPval：时钟高电平状态(2) SOURCE库中的数字激励源n由波形描述文件产生的波形FileStim 波形文件的编辑n在capture中选择f
6、ilenewtext filen取名与工程文件名相同，*.stl注意空行！注意空行！(3) SOURCE库中的数字激励源n按照元器件属性即可修改波形STIM(4)SOURCETIM库中的激励源n人机交互形式进行波形编辑DigStim在选中元器件的时候选择Edit-PSpice StimulusClock的选项1位数值比较器电路原理图(6.15)nAB，F3=“1”A、B激励源的设置nA：周期300ns，脉宽150nsnB：周期100ns，脉宽50ns2）逻辑模拟n确定分析类型和指定模拟时间，设置逻辑模拟分析参数，启动逻辑分析过程确定分析类型和模拟时间设置逻辑模拟分析参数(options)Ato
7、D，DtoA的模的模型级别型级别Gate-levelsimulationtypicalA、B激励源的情况nA：周期300ns，脉宽150nsnB：周期100ns，脉宽50nsn选择分析类型为瞬态分析n分析时间1000ns，即可进行3次比较功能检验3）逻辑模拟结果分析n结果显示，分析逻辑模拟功能关系，确定延迟参数等nAB，F3=“1”P174例子6.19 移位寄存器的模拟总线的放置n菜单Place-BusPlace BUS总线的命名规则n总线名称m.nn例如： Q3.0, Q0.3,A3:0,A0:3n总线名称的放置：nPlace net alias总线引入线的绘制Place BUSEntryn
8、Bus Entry 的名称放置也用place net alias，可点击右键使其旋转不规则信号的表示方法nCLR的低电平时间为1usn方法1：可用波形文件，如下nCLRn0ns 0n1us 1SOURCESTM库中的激励源nCLR的低电平时间为1usn方法2：使用digstim1激励源DigStim在选中元器件的时候选择Edit-PSpice Stimulus选择选择signal确定确定初值初值菜单Edit-Addn出现一个笔形光标，在波形的相应位置上点击，就可以生成一个上升或下降沿选择该按钮选择该按钮进行波形修进行波形修改改修改上升下降沿n双击该沿仿真后波形显示仿真结果的表示方法n总线名MS
9、B:LSB;显示名；进制数标示符n进制数标示符：H；D；O；Bn分别表示Hex，16进制；Dec，10进制；Oct，8进制；Bit，2进制n例如：Q3:0;QbusHex;Hn表示显示名为QbusHex，将总线Q3-Q0结果按照16进制来表示移位寄存器的逻辑模拟结果6.4 逻辑模拟的最坏情况分析n数字电路中的每一个逻辑器件都存在延迟，并且是一个范围（称为模糊时间范围）。n最坏情况逻辑模拟就是在同时考虑电路中每个器件的延迟时间参数范围的情况下，分析每条信号通路上模糊时间积累和变化情况，并比较分析每一器件几个输入端信号模糊时间的相应关系，确定电路工作是否出现异常。鲁棒性n一个电路即能够通过逻辑模拟
10、分析（功能正常），又能够通过最坏情况逻辑分析（极限情况下功能正常），就说明该电路设计对电路中不同元器件参数的各种容差组合具有很宽的容限，即电路具有很高的鲁棒性。分析的关键：激励信号n在数字电路最坏情况分析中，电路功能和特性是否出现异常与分析中施加的激励信号有非常密切的关系。n例如：一位数值比较器里面，如果A、B都选择相同周期和脉宽的信号，结果是什么？最坏情况逻辑模拟的步骤n绘制电路图n启动逻辑模拟n最坏情况的逻辑模拟结果显示与分析例6.15 数值比较器最坏情况逻辑模拟的参数设置Worst-case仿真信息（运行1200ns）Cumulative ambiguity：脉冲上升沿和下级沿时间范围出现交迭双击这个warning4种信息大家在实验过程中应该考虑n模拟运行多长时间才能够出现这些问题？n如果整个仿真时间仅为100us，结果又是什么？6.3 数/模混合电路的模拟n数/模混合模拟实质上是在接口型节点处自动插入接口型等效电路（AtoD或DtoA），从而将数/模混合电路分成若干部分，且每一部分只包含数字电路或模拟电路。因此分析步骤与逻辑模拟步骤基本一致。图6.19 石英晶体振荡电路AtoD，DtoA的模的模型级别型级别Gate-levelsimulation仿真结果
