《SolutionstoProblemsofMicroelectronics》由会员分享，可在线阅读，更多相关《SolutionstoProblemsofMicroelectronics（50页珍藏版）》请在金锄头文库上搜索。
1、微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)习题和问题张道礼Voice:02787542894Mobile:13986137993;18062698237Email:zhang_Zhang-微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)0 00 0图图(a)(a)图图(b)(b)1、已知某污染因如的几率密度f(SD)如图(a),(b)所示，使分别证明两种分布情况下的成品率分别为：第二章第二章微电子工艺学(Fundamentals
2、of Microelectronic Manufacturing Technology)证明：A、设几率密度函数分布的峰值为F，则图(a)所示的几率密度分布函数可表示为：0 0图图(a)(a)将上式(1)代入(2)式，可求得：第二章第二章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)将上式(3)代入(1)式，可求得图(a)所示的几率密度分布函数为：第二章第二章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)即证。即证。第二章第二章微电
3、子工艺学(Fundamentals of Microelectronic Manufacturing Technology)0 0图图(b )(b )B、设几率密度函数分布的峰值为F，则图(b)所示几率密度分布函数可表示为将上式(4)代入(5)式，可求得：(4)(4)将上式(6)代入(4)式，可求得图(a)所示的几率密度分布函数为：第二章第二章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)即证。即证。第二章第二章微电子工艺学(Fundamentals of Microelectronic Manufacturin
4、g Technology)2、在10级的洁净室中，把直径为125mm的硅片放在层流空气中1min,空气层流速度为30m/min,求落在硅片上的尘埃数。该体积的空气中所含的尘埃粒子(直径0.5m)数为：如果硅片上有200只芯片，一只芯片上落上一个尘埃粒子，则有64%的芯片上有尘埃。解：10级洁净室中每立方米中(直径0.5m)的粒子数有350个，1min内经过硅片的空气体积为：第二章第二章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1：用直拉法生长硅单晶时，应在熔融液中掺入多少硼原子，才能使硅锭中每立方厘米含101
5、6个硼原子？假设开始在坩埚里有60kg的硅，若要达到上述掺杂浓度应该加入多少克的硼(硼的摩尔质量为10.8g)？已知掺硼时的平衡分凝系数k0=0.8，融熔硅的的密度为2.53g/cm3。解：假设在整个晶体生长过程中Cs=k0Cl，硼原子在融熔硅中的平衡浓度为：Cl=Cs/k0=1016/0.8=1.251016个/cm3；硼原子在融熔硅中的初始浓度为：C0=Cl=1.251016个/cm3因为硼原子的浓度如此之小，所以加料后熔融液的体积可用硅的重量来计算。60kg熔融液的体积为：V=2.37104(cm3)，那么，硼原子在融熔液中的总数为：C0V=1.2510162.37104=2.96102
6、0(个)所以需掺硼的重量为：2.96102010.8/6.021023=5.31103(g)=5.31(mg)第三章第三章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2： 采 用 CZ法 生 长 的 硅 单 晶 顶 端 硼 原 子 浓 度 为31015/cm3，那么当熔料90%已经结晶，剩下10%开始生长时，该处生长的硅单晶中硼浓度是多少？解：根据公式Cs=k0C0(1-X)k0-1有：Cs(x=0)=k0C0=31015/cm3查表得知B的分凝系数为0.8，则：Cs(x=0.9)=k0C00.1-0.2=4.
7、751015/cm3第三章第三章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)3.利用悬浮区熔工艺来提纯一含有镓且浓度为51016cm-3的单晶硅锭。一次悬浮区熔通过，熔融带长度为2cm，则在离多远处镓的浓度会低于51015cm-3？解：镓在硅中的分凝系数为810-3，根据公式有第三章第三章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1：如果通过热氧化生成的SiO2层厚度为x，那么被消耗掉的Si的厚度是多少？已知Si的摩尔质量为2
8、8.9g/mol，密度为2.33g/cm3，SiO2摩尔质量为60.08g/mol，密度为2.21g/cm3。解：1mol硅的摩尔体积为：Vsi=28.9/2.33=12.06(cm3/mol)同样，1molSiO2的摩尔体积为：VsiO2=60.08/2.21=27.18(cm3/mol)当1mol硅转化为1mol二氧化硅时：Vsi/VsiO2=Adsi/AdsiO2=0.44即：dsi/dsiO2=0.44例如产生100nm的二氧化硅需消耗44nm的硅。第第四四章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology
9、)2：有一硅样品在温度为1200下进行干氧氧化1小时，产生的氧化层厚度是多少在温度为1200下再进行湿氧氧化生成0.1m的氧化层需要增加多长时间？已知在1200下干氧氧化速率常数A0.04m，B0.045m2/h，0.027h。1200下湿氧氧化速率常数A0.05m，B0.72m2/h。解：将A、B、代入方程得到氧化层厚度为0.196m干氧氧化后再进行湿氧氧化，则d00.196m，此时：=(d02+Ad0)/B=0.067h最后理想厚度(d0+0.1)0.296m，得到需增加的氧化时间为：0.075h4.5min。第第四四章章微电子工艺学(Fundamentals of Microelectr
10、onic Manufacturing Technology)3.一p型掺杂的硅晶片电阻率为10cm，置于湿法氧化的系统中，温度为1050，氧化层生长厚度为0.45m。试求氧化时间。第一次氧化后，在氧化膜上定义一个区域生长栅极氧化膜，其生长条件为1000，20min。试计算栅极氧化膜的厚度及场氧化膜的总厚度。解：=0时，有x2+Ax=Bt查图得：B/A=1.5m/hr,B=0.47m2/hr，所以A=0.31m。生长0.45m氧化层所需的时间为：在氧化层打开一个窗口后进行第二次氧化，速率常数为B=0.01m2/hr，A=0.116m(B/A=610-2m/hr)。第第四四章章微电子工艺学(Fun
11、damentals of Microelectronic Manufacturing Technology)如果初始氧化层厚度为20nm=0.02m，进行干氧氧化，由下式可计算为：(0.02)2+0.166(0.02)=0.01(0+)或=0.372hr。1000下氧化20min(=1/3hr),窗口区的氧化层生长厚度为：x2+0.166x=0.01(0.333+0.372)=0.007或x=0.0350m=35nm(栅氧化层).如果用具有原始厚度为0.45m进行场氧化，的有效值为：=则x2+0.166x=0.01(0.333+27.72)=0.28053或x=0.4530m(场氧化仅增加0.
12、003m)。第第四四章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.一个光学光刻系统，其曝光功率为0.3mW/cm2。正性光刻胶要求的曝光能量为140mJ/cm2，负性光刻胶为9mJ/cm2。假设忽略装载与卸载晶片的时间，试比较正性光刻胶与负性光刻胶的产率。解：一小时内可获得曝光能量为：0.3mW/cm23600s=1080mJ/cm2正性光刻胶的产率为：负性光刻胶的产率为：第第五五章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technolo
13、gy)2.波长为193nm的ArF准分子激光光学光刻系统，NA=0.65，k1=0.60，k2=0.50。此光刻机的理论分辨率与聚焦深度为多少?实际上我们可以怎样修正NA、k1与k2参数来改善分辨率?相移掩模版(PSM)技术通过改变哪一个参数来改善分辨率?解：投影系统的分辨率为：第第五五章章实际上我们可以通过修正NA来提高分辨率，包括采用光学邻近校正(OPC)、相位移掩膜版(PSM)等分辩率增强技术，也可以开发新的光刻胶来降低k1、提高k2for以获得较好的分辨率和聚焦深度。相移掩模版(PSM)技术通过k1这个参数来改善分辨率。微电子工艺学(Fundamentals of Microelect
14、ronic Manufacturing Technology)3.为什么光学光刻系统的工作模式会由邻近式曝光法发展到投影，最后发展到5：1的步进重复投影法?X射线光刻系统是否可以使用重复扫描系统?请说明原因。解：为了避免由于接触曝光引起的掩膜版损失问题，光学光刻系统的工作模式由邻近式曝光法发展到投影，但是对于1:1投影曝光系统，生产无缺陷掩膜版比5：1的步进重复投影法要困难得多。X射线光刻系统不可能使用重复扫描系统。主要原因是X射线不能用光学透镜聚焦。第第五五章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.
15、假设磷扩散分布可以用高斯函数表示，测出的表面浓度是11018cm-3，在衬底浓度为11015cm-3下测得的结深为1m。其扩散系数D=2.310-13cm2/s，请计算扩散时间和在扩散层中的全部杂质量。解：第第六六章章对于有限源扩散来说，扩散时间t=1573s=26min扩散层中的全部杂质量，微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2.为防止突然降温而引起的硅晶片翘曲，扩散炉管的温度在20min内自1000C线性下降至500C。对硅内的磷扩散而言，初始扩散温度的有效时间为多少?解： 这个过程称为扩散炉的线性
16、急速降温(Ramping)。此时，炉温=T0rt，T0是初始温度，r是线性降温速率。降温时间t1期间的有效Dt积为在典型的扩散过程中，降温到扩散为可忽略为止。这样t1上限就可取为无限级数：和式中D(T0)是T0时的扩散系数。将上式代入到有效Dt积的表达式得到：第第六六章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)于是，降温过程就导致一个有效扩散时间，在初始扩散温度T0下，它等于kT02/rEa。对于1000C下磷在硅中的扩散而言，由实验数据有：D(T0)=D(1273K)=210-14cm2/s和Ea=3.6
17、6eV所以，有效扩散时间为：第第六六章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)3.衬 底 为 n型 硅 ， ND=1.881016cm-3， 而 硼 的 表 面 浓 度 为Cs=1.81020cm-3。试计算在中性环境中，950C、30min硼预掺杂的结深与杂质总量。如果将上述硅片放入1050C、60min的中性环境进行再分布扩散，试计算扩散分布与结深。解：Ea(B)=3.46eV,D0=0.76cm2/s，于是所以如果，x=0.0510-4,C(510-6)=3.61019atoms/cm3;x=0.0
18、7510-4,C(7.510-6)=9.41018atoms/cm3;x=0.110-4,C(10-5)=1.81018atoms/cm3;x=0.1510-4,C(1.510-5)=1.81016atoms/cm3.第第六六章章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)掺杂总量Q(t)为第第六六章章再分布扩散时微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)假如，x=0,C(0)=2.3421019atoms/cm3;x=0.1
19、10-4,C(10-5)=1.411019atoms/cm3;x=0.210-4,C(210-5)=6.791018atoms/cm3;x=0.310-4,C(310-5)=2.651018atoms/cm3;x=0.410-4,C(410-5)=9.371017atoms/cm3;x=0.510-4,C(510-5)=1.871017atoms/cm3;x=0.610-4,C(610-5)=3.511016atoms/cm3;x=0.710-4,C(710-5)=7.031015atoms/cm3;x=0.810-4,C(810-5)=5.621014atoms/cm3，则：第第六六章章微电
20、子工艺学(Fundamentals of Microelectronic Manufacturing Technology)4.将砷扩散到掺有硼的厚硅晶片中(硼浓度为1015cm-3)，表面浓度保持恒定在41018cm-3。分别在900C和1100C下历时3h，比较砷的最后浓度分布、扩散长度及结 深 各 为 多 少 ?假 设 D=D0exp(-Ea/kT)(n/ni)，D0=45.8cm2/s，Ea=4.05eV，xj=1.6(Dt)1/2。解：900C时，ni=21018cm-3 当表面浓度为41018cm-3,由“非本征”扩散过程得到：第第六六章章微电子工艺学(Fundamentals o
21、f Microelectronic Manufacturing Technology)1100C时，ni=61018cm-3当表面浓度为41018cm-3,由“本征”扩散过程得：第第六六章章Cs=41018cm-3,t=3hr=10800s,D=5x10-14cm2/s。于是，扩散长度砷的分布为：结深为：即xj=1.210-4cm=1.2m微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.CMOS中形成p阱时要求表面浓度Cs=41017cm-3，结深xj=3m。已知衬底浓度为CB=11015cm3。设计该工艺过程
22、。第七章第七章假定推入退火获得的结深，则根据该数值为推进扩散的“热预算”。解：1)假设离子注入+推进退火微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2)推进退火的时间假定在1100C进行推进退火，则扩散系数D=1.510-13cm2/s3)所需离子注入的杂质剂量可以推算出该剂量可以很方便地用离子注入实现在非常薄的范围内的杂质预淀积。第七章第七章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)4)假如采用950C热扩散预淀积而非离子注
23、入预淀积时间为此时，B的固溶度为2.51020/cm3，扩散系数D=4.210-15cm2/s该预淀积为余误差分布，则但预淀积时间过短，工艺无法实现。应改为离子注入！即使第七章第七章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2.140keV的B+离子注入到直径为150mm的硅靶中。注入剂量Q=51014/cm2(衬底浓度21016/cm3)。1)试估算注入离子的投影射程，投影射程标准偏差、峰值浓度、结深。2)如注入时间为1分钟，估算所需束流。第七章第七章解：1)查图或查表得Rp=4289=0.43m，Rp=8
24、55=0.086m峰值浓度Cp=0.4Q/Rp=0.451014/(0.08610-4)=2.341019cm-3衬底浓度CB21016cm-3xj=0.734m2)注入的总离子数：Q掺杂剂量硅片面积51014(15/2)2=8.81016离子数IqQ/t(1.61019C)(8.81016)/60s=0.23mA微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)3.衬底为P型硅，电阻率为10cm。通过注入到厚度为25nm的栅氧化层来调整阈值电压。如果在40keV硼注入下的阈值电压增加1V，计算单位面积的总注入剂量，
25、并估计硼浓度的峰值所在位置。解：单位面积的剂量为：查图知，峰值浓度位于离表面140nm的位置，即处于离Si-SiO2界面(140-25)=115nm的位置。第七章第七章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)4.要在亚微米MOSFET的源极与漏极形成一个0.1m重掺杂的结，能选择哪几种杂质?将注入杂质激活的方法有几种?你会推荐哪一种?为什么?答：远离表面的扩散可以避免沟道效应。由于阴影效应，倾斜离子束不能用。如果用低能离子注入，开始必须对硅表面进行非晶化处理，然后做浅结，RTA也是必须的步骤。第七章第七章微
26、电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.在晶向硅晶片上，通过KOH溶液腐蚀一个利用二氧化硅当掩蔽层的1.5m1.5m窗，垂直于晶面的腐蚀速率为0.6m/min，而：晶面的腐蚀速率比为100：16：1。画出20s、40s与60s的腐蚀轮廓。解：20s时：(100)面，0.620/60=0.2m；(110)面，0.6/1620/60=0.0125m；(111)面，0.6/10020/60=0.002m40s时：(100)面，0.640/60=0.4m；(110)面，0.6/1640/60=0.025m；(11
27、1)面，0.6/10040/60=0.004m60s时，(100)面，0.61=0.6m；(110)面，0.6/161=0.0375m；(111)面，0.6/1001=0.006m第八章第八章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2.一个直径150mm的硅晶片厚度为625m。晶片上有1000m1000m的IC，这些IC利用各向异性腐蚀的方式来隔开。试用两种方法完成此工艺，并计算使用这两种工艺方法损失的面积所占的比例。解：如果保护IC芯片面积(如有Si3N4层的区域)，则从顶部刻蚀，底表面的宽度为：损失的表
28、面占比为： 损失的表面积为：另一种方法是在背面定义掩膜区域，并从背面刻蚀。以IC芯片为中心的每个方形掩膜版宽度为：用这种方法,顶面损失表面很小，可以忽略。第八章第八章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)3.氟原子(F)刻蚀硅的刻蚀速率(nm/min)为=2.8610-3nFT1/2exp(-Ea/RT)，其中nF为氟原子的浓度(cm-3)，T为绝对温度(K)，Ea与R分别为激活能(10.416kJ/mol)与气体常数(8.345JK)。如果nF为3l015cm-3，试计算室温时硅的刻蚀速率为多少？氟原子
29、也可以刻蚀SiO2，刻蚀速率(nm/min)为=0.61410-13nFT1/2exp(-Ea/RT)，其中nF为31015cm-3，Ea为15.12kJ/mol。计算室温时SiO2的刻蚀速率及SiO2对Si的刻蚀选择比。解：室温时硅的刻蚀速率：室温时SiO2的刻蚀速率：SiO2对Si的刻蚀选择比：5.6/224.7=0.025或第八章第八章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.在425和硅烷与氧气的环境下，淀积未掺杂的氧化膜，淀积速率为15nm/min。要使淀积速率提高一倍，温度应为多少?解：淀积速
30、率可表示为：r=r0exp(-Ea/kT)，其中硅烷与氧气反应的Ea=0.6eV，T1=698K，所以于是，T2=1030K=757第九章第九章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)2.磷硅玻璃回流工艺需高于1000。但在ULSI中，当器件尺寸缩小时，必须降低工艺温度。试建议一些方法，可在温度低于900的情形下，淀积表面平坦的二氧化硅绝缘层作金属层间介质。解：可以用聚焦能源或UV灯泡等能量增强CVD方法。另一种方法是硼掺杂磷硅玻璃，可以使温度低于900。第九章第九章微电子工艺学(Fundamentals
31、of Microelectronic Manufacturing Technology)解：查表知，InAs,GaAs,Si和Ge的晶格常数分别为6.05, 5.65,5.43和5.65。所以，InAs-GaAs和Ge-Si体系的f值分别为：由右图知，x约为0.25，即铟原子的最大比例1-x=0.75第九章第九章3.薄膜晶格失配f定义为f=a0(s)-a0(f)/a0(f)a0/a0，其中a0(s)和a0(f)分别为衬底和薄膜在未形变时的晶格常数，分别求出InAs-GaAs和Ge-Si体系的f值。如果要在砷化镓衬底上生长10nm厚的无任何晶格失配的GaxIn1-xAs薄膜求铟原子的最大比例即1
32、-x。微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)1.考虑一铝的长导线，铝与硅的接触面积为ZL=16m2，Z=5m，H=1m，在T=500退火时间t=30min后，求被消耗的硅的厚度。计算时假设为均匀溶解。解：500时硅在铝中的扩散系数约为210-8cm2/s，故扩散长度约为60m，铝与硅的密度比值约为2.7/2.33=1.16；500时的S约为0.8%。则被消耗的硅的厚度约为：此结果下，铝将填入硅中的深度约为0.35m。若该接触区有浅结，其深度比b要小，则硅扩散至铝中将可能造成结短路。第十章第十章微电子工艺学
33、(Fundamentals of Microelectronic Manufacturing Technology)2.在布局金属线时若使用铜，必须克服以下几点困难：铜通过SiO2层而扩散；铜与SiO2层的附着性；铜的腐蚀性。有一种解决方法是使用具有包覆性、附着性的薄膜来保护铜导线。考虑一被包覆的铜导线，其横截面积为0.5m0.5m，与相同大小尺寸的TiN/Al/TiN导线相比(其中上层TiN厚度为40nm，下层为60nm)，其最大包覆层的厚度为多少?(假设被包覆的铜线与TiN/Al/TiN线的电阻相等)解：设h为高度,W为宽度,t为厚度，=假设包层和TiN的电阻率比铜和铝的电阻率大得多，则当
34、RAl=RCu时，于是t=0.073m=73nm第十章第十章Cu0.5 m0.5 m40 nm60 nm Al微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)3.为避免电迁移的问题，铝导线的最大电流密度不得超过5105A/cm2。假设导线长2mm，宽1m，最小厚度为1m，此外有20的线在台阶上，该处厚度为0.5m。试计算此线的电阻值和铝线两端可承受的最大电压。假设电阻率为310-6cm。解：铝线可以看做是两段串联，其中20%的长度(0.4mm)厚度为0.5m，其余1.6mm厚度为1m。总电阻为：限制电流I由允许的最
35、电流密度乘以薄端的截面积：I=5105A/cm2(10-40.510-4)=2.510-3A=2.5mA铝线两端可承受的最大电压为第十章第十章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)q1.有一个浮栅极非挥发性存储器，下端绝缘层的介电常数为4，厚10nm。浮栅极上方的绝缘层介电常数为10，厚100nm。如果下端的绝缘层中电流密度J=E，=10-7S/cm，而在另一绝缘层中的电流小到可以忽略，试找出因外加电压10V于控制栅极(a)0.25s，(b)足够长的时间以致于下端的J变为可忽略不计时，所产生的器件阈值电压
36、漂移值。q解：下绝缘层的介电常数1/0=4，厚度d1=10nm，上绝缘层的介电常数2/0=10，厚度d2=100nm。在控制栅极上加正偏压VG，d1和d2上分别建立电场E1和E2。根据高斯定理，有1E1=2E2+Q和VG=E1d1+E2d2qQ是储存在浮栅极中的电荷。因此第十一章第十一章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)(a)假如储存的电荷不随E1显著减小而降低，即0.22.26105Q，于是第十一章第十一章(b)当t，J0于是微电子工艺学(Fundamentals of Microelectroni
37、c Manufacturing Technology)q2.一个0.5m数字CMOS工艺包含有宽为5m的晶体管，最小的导线宽为1m，金属层为1m厚的铝。如果d为10nm,n为400cm2/(Vs)，VDD为3.3V，阈值电压为0.6V。最后，假设截面积为由NMOS晶体管可提供给1m2的铝导线最大电流时，可承受的最大压降为0.1V。试问导线最长为多少?请利用简单的平方定律、长沟道模型估计MOS驱动电流(铝的电阻率为2.710-8cm)。q解：单位面积氧化层电容为q器件的最大电流密度为q允许的最大电阻为0.1V/5mA，即20。所以导线长度第十一章第十一章微电子工艺学(Fundamentals o
38、f Microelectronic Manufacturing Technology)q3.在NMOS工艺中，起始材料为10cm的P型硅晶片。利用30keV、1016/cm2的砷离子注入，经过25nm栅极氧化层形成源极与漏极。(a)估计器件阈值电压变化。(b)试绘出沿垂直于表面且经过沟道区域或源极区域的坐标上的掺杂分布。q解：(a)对于30keV的硼注入，Rp=100nm，Rp=34nm。假定Si和SiO2中硼的Rp和Rp相同，则峰值浓度为第十一章第十一章Si中硼的注入量为微电子工艺学(Fundamentals of Microelectronic Manufacturing Technolo
39、gy)假定注入的硼在SiSiO2界面附件形成负的片电荷，则第十一章第十一章(b)对于80keV的砷注入，Rp=49nm，Rp=18nm。微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)q4.高介电常数的Ta2O5与硅衬底之间通常需要一层缓冲层。试计算当堆叠栅极介电层为一位于氮化硅缓冲层(=7，厚10)上的75厚的Ta2O5(=25)时，有效氧化层厚度为多少?对于缓冲层为SiO2(=3.9，厚5)时，等效氧化层厚度又是多少?q解：等效氧化层厚度是第十一章第十一章对于缓冲层为SiO2(=3.9，厚5)时，等效氧化层厚度
40、EOT=16.7微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)q5.(a)为什么在NMOS工艺中，常使用晶向的晶片?(b)若用于NMOS器件的场氧化层太薄，会有何缺点?(c)多晶硅栅极用于栅极长度小于3m时，会有何问题?可用其他材料取代多晶硅吗?(d)如何得到自对准的栅极?其优点是什么?(e)磷硅玻璃的用途是什么?q答：(a)因为(100)取向硅片的界面陷阱电荷和固定氧化物电荷都比较低。(b)如果场氧化层太薄，就不能为相邻MOSFET完全隔离提供足够大的阈值电压。(c)重掺杂多晶硅栅的薄层电阻为20到30/，对栅
41、长大于3m的MOSFET老说，已足够。但对于短栅来说，多晶硅栅的薄层电阻太高，会导致大的时间延迟(RC)。可以采用金属Mo或碳化硅等做栅材料，将薄层电阻降低到1/。第十一章第十一章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)q(d)自对准栅可以通过先定义一个MOS栅结构，然后用栅电极做源/漏注入的掩膜来获得。自对准栅可以使由于扩散或未对准而延伸到栅电极下源/漏区引起的旁路电容最小化。q(e)磷硅玻璃可以用来隔离导电层、扩散和离子注入的掩膜层、防止器件被杂质污染、受潮和划伤的钝化层。第十一章第十一章微电子工艺学(Fundamentals of Microelectronic Manufacturing Technology)
