《第6章触发器和时序逻辑电路》由会员分享，可在线阅读，更多相关《第6章触发器和时序逻辑电路（78页珍藏版）》请在金锄头文库上搜索。
1、第第6 6章章 触发器和时序逻辑电路触发器和时序逻辑电路6.1 6.1 触发器触发器6.2 6.2 时序逻辑电路时序逻辑电路12024/7/246.16.1触发器触发器6.1.16.1.1概述概述【特点特点】用于记忆用于记忆1 1位二进制信号，是构成时位二进制信号，是构成时序逻辑电路的基本单元。序逻辑电路的基本单元。1. 1. 有两个能自行保持的状态有两个能自行保持的状态2. 2. 根据输入信号可以置成根据输入信号可以置成0 0或或1 122024/7/24【分类分类】: :32024/7/246.1.2 6.1.2 基本基本RSRS触发器触发器由与非门构成的基本由与非门构成的基本RSRS触发
2、器触发器1 1电路结构与符号电路结构与符号42024/7/242 2触发器的工作状态触发器的工作状态基本基本RSRS触发器在正常工作时，触发器在正常工作时，触发器均处于触发器均处于0 0态或态或1 1态。态。现态和次态：现态和次态：触发器在接收信号之前所处的状态称为现态，触发器在接收信号之前所处的状态称为现态，用用Q Qn n表示；表示；触发器在接收信号之后建立的新稳定状态称为次态用触发器在接收信号之后建立的新稳定状态称为次态用Q Qn+1n+1表示表示52024/7/243 3工作原理工作原理两个与非门结成反馈，两个与非门结成反馈， R R为清零端，为清零端， S S为置为置1 1端。端。R
3、=0R=0， S=1S=1时，输出端，时，输出端，Q=0Q=0状态称状态称0 0状态；状态；R=1R=1， S=0S=0时，时，Q=1Q=1的状态称的状态称1 1状态；状态；R=1R=1， S=1S=1时，保持状态；时，保持状态；R=0R=0， S=0S=0时，不定状态。时，不定状态。62024/7/244逻辑功能描述逻辑功能描述（1 1）特性表）特性表72024/7/24 0 00 00 10 11 01 01 11 11 11 10 10 11 01 0不不 变变（2 2）特性方程）特性方程 （根据特性表列出）（根据特性表列出）82024/7/24（3 3）激励表（根据特性表列出）激励表（
4、根据特性表列出）92024/7/24（4）状态转换图（根据激励表画出）（4 4）状态转换图（根据激励表画出）状态转换图（根据激励表画出）102024/7/24R1SX（5 5）波形图（根据工作原理画出）波形图（根据工作原理画出）根据特性表画输出根据特性表画输出Q Q和和 的波形的波形112024/7/24【结论结论】基本基本RSRS触发器任何时候触发器任何时候均能接收输入信号。均能接收输入信号。5 5集成触发器集成触发器122024/7/24(a)(b)(c)74LS27974LS279是在在一个芯片中，集成了是在在一个芯片中，集成了2 2个如（个如（a a）所示，）所示，2 2个如（个如（b
5、 b）所示共）所示共4 4个相互独立的由与非门构成的基个相互独立的由与非门构成的基本本RSRS触发器单元。如图（触发器单元。如图（c c）所示的集成块引脚排列。）所示的集成块引脚排列。CC4043CC4043是是CMOSCMOS集成基本集成基本RSRS触发器。触发器。132024/7/246.1.36.1.3同步触发器同步触发器1 1同步同步RSRS触发器触发器（1 1）电路结构与符号）电路结构与符号 输入门控电路输入门控电路+ +基本基本RSRS触发器，其电路结构与逻辑触发器，其电路结构与逻辑符号如图所示。符号如图所示。142024/7/24（2 2）工作原理）工作原理CPCP0 0时，触发
6、器保持原来状态不变。时，触发器保持原来状态不变。CPCP1 1时，工作情况与基本时，工作情况与基本RSRS触发器相同。触发器相同。152024/7/24（3 3）逻辑功能描述）逻辑功能描述1 1）特性表）特性表162024/7/242 2）特性方程）特性方程 172024/7/243 3）异步置位、复位功能）异步置位、复位功能 如图所示，有的钟控触发器具有不受同步信号（如图所示，有的钟控触发器具有不受同步信号（CpCp）控）控制的直接置位、清零控制端。制的直接置位、清零控制端。182024/7/24【结论结论】同步同步RSRS触发器只在触发器只在CpCp高电平期间接收输入信号。高电平期间接收输
7、入信号。【RSRS触发器注意问题触发器注意问题】两个触发控制端具有约束关系。两个触发控制端具有约束关系。2 2同步同步D D触发器触发器（1 1）电路结构与符号）电路结构与符号192024/7/24（2 2）工作原理）工作原理1 1）同步）同步SRSR触发器缺点：触发器缺点：R R、S S具有约束关系。具有约束关系。2 2）D D触发器针对这个问题的一种改进，它只触发器针对这个问题的一种改进，它只有一个控制输入端有一个控制输入端D D。 在在CpCp有效期间，只有一个触发控制端有效期间，只有一个触发控制端D D，其，其他工作过程与同步他工作过程与同步RSRS相同。相同。202024/7/24（
8、3 3）逻辑功能描述）逻辑功能描述1 1）特性表（）特性表（CpCp有效时）有效时） D Q D Qn n Q Qn+1n+1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 1 1212024/7/242 2）特性方程）特性方程 222024/7/243 3）激励表）激励表4 4）状态转换图）状态转换图232024/7/24【结论结论】D D触发器逻辑功能不存在次态不定问题，次触发器逻辑功能不存在次态不定问题，次态仅取决于控制输入态仅取决于控制输入D D，而与现态无关。，而与现态无关。【同步触发器的问题同步触发器的问题】空翻现象：空翻现象：在一个在一个
9、CpCp脉冲有效脉冲有效期间，触发器状态反转两次以上。期间，触发器状态反转两次以上。6.1.46.1.4主从触发器主从触发器1 1主从主从RSRS触发器触发器1 1）逻辑符号）逻辑符号242024/7/242 2）工作特点）工作特点主从触发器内部有两部分组成，分主、从两个部分。主从触发器内部有两部分组成，分主、从两个部分。Cp = 1Cp = 1时，主触发器按同步时，主触发器按同步R R、S S方式工作，方式工作， 从触发器保持；从触发器保持；Cp = 0Cp = 0时，从触发器以主触发器的输出作触发信号，时，从触发器以主触发器的输出作触发信号， 按同步按同步R R、S S方式工作，方式工作，
10、 从触发器保持；从触发器保持；其他功能与同步其他功能与同步RSRS相同。相同。252024/7/242 2主从主从JKJK触发器触发器（1 1）电路结构与符号）电路结构与符号262024/7/24（2 2）工作原理）工作原理 在主从在主从RSRS的输入端引入了的输入端引入了Q Q与与 ，消除了，消除了RSRS触发器的约束关系。触发器的约束关系。当当J=S J=S ，K=RQK=RQ时，主从时，主从JKJK触发器的工作原触发器的工作原理与主从理与主从RSRS触发器类似，但触发器类似，但JKJK触发器没有触发器没有约束关系。约束关系。272024/7/24（3 3）逻辑功能描述）逻辑功能描述 1
11、1）特性表）特性表282024/7/242 2）特性方程（由）特性方程（由RSRS触发器方程得）触发器方程得） 3 3）激励表）激励表4 4）状态转换图）状态转换图【主从触发器的问题主从触发器的问题】一次反转现象。一次反转现象。6.1.56.1.5边沿触发器边沿触发器【特点特点】1 1边沿触发器只在时钟脉冲边沿触发器只在时钟脉冲CPCP上升沿或下降沿到来上升沿或下降沿到来时刻接收输入信号，电路状态才发生翻转，从而提时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干能力，解决了空翻高了触发器工作的可靠性和抗干能力，解决了空翻问题。问题。2 2边沿触发器的逻辑功能及功能描述与
12、同步触发器边沿触发器的逻辑功能及功能描述与同步触发器类似。类似。【CMOSCMOS触发器的主要特点触发器的主要特点】 CMOS CMOS触发器具有功耗低、输入阻抗高、抗干扰能力触发器具有功耗低、输入阻抗高、抗干扰能力强、电源适应范围广等特点，其他基本功能与强、电源适应范围广等特点，其他基本功能与TTLTTL触发器类似。触发器类似。6.1.6 6.1.6 触发器的逻辑功能分类及功能转换触发器的逻辑功能分类及功能转换1 1触发器的逻辑功能分类触发器的逻辑功能分类（1 1）RSRS触发器触发器 在时钟脉冲在时钟脉冲CPCP作用下，根据输入信号作用下，根据输入信号R R、S S取值的不同，取值的不同，
13、凡是具有置凡是具有置0 0、置、置1 1和保持功能的电路，都称为和保持功能的电路，都称为RSRS触发触发（2 2）JKJK触发器触发器 在时钟脉冲在时钟脉冲CPCP作用下，根据输入信号作用下，根据输入信号J J、K K取值的不同，取值的不同，凡是具有置凡是具有置0 0、置、置1 1保持和取转功能的电路，都称为保持和取转功能的电路，都称为JKJK触触发器。发器。（3 3）D D触发器触发器 在时钟脉冲在时钟脉冲CPCP作用下，根据输入信号作用下，根据输入信号D D取值的不同，凡是取值的不同，凡是具有置具有置0 0、置、置1 1功能的电路，都称为功能的电路，都称为D D触发器。触发器。（4 4）T
14、 T触发器触发器 在时钟脉冲在时钟脉冲CPCP作用下，根据输入信号作用下，根据输入信号T T取值的不同，凡是取值的不同，凡是具有保持和取转的电路，都称为具有保持和取转的电路，都称为T T触发器。它是将触发器。它是将JKJK触发触发器的器的J J、K K并联后定义为并联后定义为T T。 T T触发器的特性方程：触发器的特性方程：（5 5）TT触发器触发器 在时钟脉冲在时钟脉冲CPCP作用下，只有翻转功能的电路，都称为作用下，只有翻转功能的电路，都称为TT触发器。触发器。 T T触发器是将触发器是将T T触发器的触发器的T T保持为保持为1 1得到的。得到的。 T T触发器的特性方程：触发器的特性
15、方程：2 2触发器的功能转换触发器的功能转换 目前生产的时钟控制触发器定型产品中只有目前生产的时钟控制触发器定型产品中只有JKJK触发触发器和器和D D型触发器较多。其它功能的触发器可由这两种型触发器较多。其它功能的触发器可由这两种触发器转化而成。一般转换过程如下：触发器转化而成。一般转换过程如下：（1 1）写出以有触发器和待求触发器的特性方程。）写出以有触发器和待求触发器的特性方程。（2 2）变换待求触发器的特性方程，使之形式与以有）变换待求触发器的特性方程，使之形式与以有触发器的特性方程一致。触发器的特性方程一致。（3 3）根据方程式，如果变量相同、系数相等则方程）根据方程式，如果变量相同
16、、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑。求出转换逻辑。（4 4）根据转换逻辑画出逻辑电路图）根据转换逻辑画出逻辑电路图【例例1 1】JKJK触发器触发器DD触发器触发器【例例2 2】JKJK触发器触发器TT触发器触发器【例例3 3】D D触发器触发器TT触发器触发器【例例4 4】JKJK触发器触发器转换成转换成T T触发器触发器6.2 6.2 时序逻辑电路时序逻辑电路6.2.16.2.1概述概述1 1时序逻辑电路的特点时序逻辑电路的特点（1 1）功能上：任一时刻的输出不仅取决于该）功能上：任一时刻的输出不仅取
17、决于该时刻的输入，还与电路原来的状态有关。时刻的输入，还与电路原来的状态有关。例：如图串行加法器，例：如图串行加法器，两个多位数从低位到高两个多位数从低位到高位逐位相加位逐位相加（2 2）电路结构上：）电路结构上： 包含存储电路和组合电路包含存储电路和组合电路 存储器状态和输入变量共存储器状态和输入变量共 同决定输出同决定输出串行加法器串行加法器2 2时序逻辑电路的一般结构形式时序逻辑电路的一般结构形式3 3时序逻辑电路的分类时序逻辑电路的分类（1 1）同步时序电路与异步时序电路）同步时序电路与异步时序电路 同步：同步：存储电路中所有触发器的时钟使用统一存储电路中所有触发器的时钟使用统一的时钟
18、脉冲，状态变化发生在同一时刻；的时钟脉冲，状态变化发生在同一时刻； 异步：异步：没有统一的时钟脉冲，触发器状态的变没有统一的时钟脉冲，触发器状态的变化有先有后。化有先有后。（2 2）MealyMealy型和型和MooreMoore型型 Mealy Mealy型（米里型）：型（米里型）： Moore Moore型（摩尔型）：型（摩尔型）： 6.2.2 6.2.2 同步时序逻辑电路的分析同步时序逻辑电路的分析【电路分析的任务电路分析的任务】根据给定的逻辑电路根据给定的逻辑电路图，找出在给定输入和时钟脉冲作用，电图，找出在给定输入和时钟脉冲作用，电路状态与输出变量的变化规律，从而确定路状态与输出变量
19、的变化规律，从而确定时序电路的逻辑功能。时序电路的逻辑功能。【电路分析的一般步骤电路分析的一般步骤】（1 1）从给定电路写出存储电路中每个触发器的驱动）从给定电路写出存储电路中每个触发器的驱动方程，得到整个电路的驱动方程；方程，得到整个电路的驱动方程；（2 2）将驱动方程代入触发器的特性方程，得到状态）将驱动方程代入触发器的特性方程，得到状态方程；方程；（3 3）从给定电路写出输出方程；）从给定电路写出输出方程；（4 4）设定触发器的初态，代入状态方程与输出方程，）设定触发器的初态，代入状态方程与输出方程，求次态与输出值，列状态转换真值表；求次态与输出值，列状态转换真值表；（5 5）由状态转换
20、表画状态转换图或时序图；）由状态转换表画状态转换图或时序图；（6 6）确定电路功能与特点。）确定电路功能与特点。【例例5 5】分析如图所示的时序逻辑电路分析如图所示的时序逻辑电路 解：同步电路，有外部输入信号解：同步电路，有外部输入信号X X（1 1）写驱动方程）写驱动方程（2 2）写状态方程并整理）写状态方程并整理（3 3）写输出方程）写输出方程（4 4）列状态转换表）列状态转换表（5 5）画状态转换图和时序图）画状态转换图和时序图时序图：时序图：（6 6）确定电路功能）确定电路功能当当X=0X=0时，是四进制同步计数器；当时，是四进制同步计数器；当X=1X=1时，是三进制时，是三进制同步计
21、数器同步计数器 6.2.3 6.2.3 计数器计数器【计数器的作用计数器的作用】用于计数、分频、定时、产生节拍脉冲用于计数、分频、定时、产生节拍脉冲【计数器的分类计数器的分类】1 1异步计数器异步计数器【特点特点】计数器的时钟脉冲只加至最低位触发器，计数器的时钟脉冲只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出其他各位触发器则由相邻低位触发器的输出Q Q来触发来触发翻转。翻转。（1 1）二进制计数器）二进制计数器 1 1）异步二进制加法计数器）异步二进制加法计数器 在末位在末位+1+1时，从低位到高位逐位进位方式工作。时，从低位到高位逐位进位方式工作。原则：原则：每每1 1位从位从
22、“1 1”变变“0 0”时，向高位发出进时，向高位发出进位，使高位翻转。位，使高位翻转。二进制加法计数器二进制加法计数器2 2）异步二进制减法计数器）异步二进制减法计数器 在末位在末位-1-1时，从低位到高位逐位借位方式工作。时，从低位到高位逐位借位方式工作。 原则：原则：每每1 1位从位从“0 0”变变“1 1”时，向高位发出进位，时，向高位发出进位，使高位翻转。使高位翻转。二进制减法计数器二进制减法计数器（2 2）异步十进制加法计数器）异步十进制加法计数器原理：在原理：在4 4位二进制异步加法计数器上修改而成，要跳位二进制异步加法计数器上修改而成，要跳过过1010 1010 1111111
23、1这六个状态这六个状态2 2同步计数器同步计数器【特点特点】计数脉冲同时加到触发器的输入端，当计数计数脉冲同时加到触发器的输入端，当计数状态更新时，须翻转的触发器同时翻转。状态更新时，须翻转的触发器同时翻转。6.2.4 6.2.4 集成计数器及其应用集成计数器及其应用 1. 1.集成计数器的功能集成计数器的功能 7416174161引脚图引脚图（1 1）7416174161的功能的功能 74LS161 74LS161是是4 4位同位同步二进制加法计数步二进制加法计数器。器。 集成块引脚功能集成块引脚功能如图所示。如图所示。集成块引脚功能如下：集成块引脚功能如下：CpCp：时钟输入端；：时钟输入
24、端； ：异步清零端；：异步清零端； ：同步并行指数控制；：同步并行指数控制；CTTCTT、CTPCTP：计数控制端；：计数控制端；D0D0D3D3：并行数据输入端；：并行数据输入端；Q0Q0Q3Q3：并行数据输出端；：并行数据输出端；COCO：仅为输出端。：仅为输出端。（2 2）7416074160的功能的功能 74LS160 74LS160是具有异步是具有异步清零功能的可置数同清零功能的可置数同步十进制计数器。步十进制计数器。 集成块引脚功能如图集成块引脚功能如图所示。其引脚功能与所示。其引脚功能与7416174161相似。相似。74LS16074LS1607416074160引脚图引脚图（
25、3 3）7429074290的功能的功能 74290 74290是二是二五五十进制异步计数器。十进制异步计数器。 集成块引脚功能如图所示。集成块引脚功能如图所示。 C0 C0：二进制计数输入端；：二进制计数输入端； C1 C1：五进制计数输入端；：五进制计数输入端； R0A R0A、R0BR0B：异步清零控制端；：异步清零控制端； S9A S9A、S9BS9B：异步置九控制端；：异步置九控制端； Q0 Q0Q3Q3：并行数据输出端。：并行数据输出端。7429074290引脚图引脚图7429074290的功能表如图所示。的功能表如图所示。2.2.集成计数器的应用集成计数器的应用用作用作2n2n计
26、数器是二进制计数器的基本应用。计数器是二进制计数器的基本应用。如果基本计数器的模为如果基本计数器的模为N N，用反馈清零法、，用反馈清零法、反馈置数法可以组成模为反馈置数法可以组成模为M M的计数器。的计数器。当当M MN N时，用一个基本计数器；时，用一个基本计数器；当当M MN N时，用多个基本计数器。时，用多个基本计数器。【例例6 6】用用74LS16174LS161构成十二进制计数器构成十二进制计数器 用异步归零构成十二进制计数器，存在一个极短暂用异步归零构成十二进制计数器，存在一个极短暂的过渡状态的过渡状态11001100。【例例7 7】用用74LS16174LS161构成构成256
27、256进制计数器进制计数器高位片计数到高位片计数到3 3（00110011）时，低位片所计数为）时，低位片所计数为163=48163=48，之后低位片继续计数到之后低位片继续计数到1212（11001100），与非门输出），与非门输出0 0，将两，将两片计数器同时清零。片计数器同时清零。【例例8 8】 用用74LS9074LS90构成构成100100进制计数器进制计数器 异步计数器一般没有专门的进位信号输出端，通常可异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。采用串行进位方
28、式来扩展容量。2 2块块7429074290组成的组成的100100进制计数器进制计数器【例例9 9】用用74LS9074LS90构成构成6060进制计数器进制计数器6.2.56.2.5寄存器及其应用寄存器及其应用 1 1寄存器寄存器 【特点特点】 用于寄存一组二值代码，用于寄存一组二值代码，N N位寄存器由位寄存器由N N个个 触发器组成，可存放一组触发器组成，可存放一组N N位二值代码。位二值代码。 只要求其中每个触发器可置只要求其中每个触发器可置1 1，置，置0 0。如图所示，在如图所示，在CpCp脉冲有效时，脉冲有效时，Qi=DiQi=Di。四位数据寄存器四位数据寄存器2 2移位寄存器
29、（代码在寄存器中左移位寄存器（代码在寄存器中左/ /右移动）右移动） 【特点特点】 具有存储具有存储 + + 移位功能；移位功能； 具有数据的串、并行转换功能。具有数据的串、并行转换功能。 如图所示，由于触发器的延迟，在如图所示，由于触发器的延迟，在CpCp有效时，各触有效时，各触发器按前一级触发器原来的状态翻转，数据依次右移发器按前一级触发器原来的状态翻转，数据依次右移一位。一位。四位数据移位寄存器四位数据移位寄存器移位寄存器时序图移位寄存器时序图3 3集成寄存器及其应用集成寄存器及其应用（1 1）4 4位双向移位寄存器位双向移位寄存器7419474194的功能的功能寄存器寄存器741947
30、4194的引脚功能的引脚功能如图所示。如图所示。 ：异步清零控制；：异步清零控制；D0D0D3D3：并行置数端；：并行置数端；Q0Q0Q3Q3：并行数据输出端；：并行数据输出端；7419474194引脚图引脚图M1M1、M0M0：工作方式控制，控制方式如下表。：工作方式控制，控制方式如下表。（2 2）7419474194的应用的应用【例例1010】由由74LS19474LS194构成的不能自启动的构成的不能自启动的4 4位环形计数器位环形计数器7419474194构成不构成不能自启动的能自启动的环形计数器环形计数器【例例1111】由由74LS19474LS194构成的能自启动的构成的能自启动的
31、4 4位环形计数器位环形计数器7419474194构成能构成能自启动的环自启动的环形计数器形计数器6.2.5 6.2.5 同步时序逻辑电路的设计同步时序逻辑电路的设计1 1设计过程框图设计过程框图 同步时序逻同步时序逻辑电路的设辑电路的设计过程框图计过程框图2 2同步时序逻辑电路设计的一般步骤同步时序逻辑电路设计的一般步骤（1 1）逻辑抽象，求出状态转换图或状态转换表）逻辑抽象，求出状态转换图或状态转换表 确定输入确定输入/ /输出变量、电路状态数。输出变量、电路状态数。 定义输入定义输入/ /输出逻辑状态以及每个电路状态的输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。含意，并对电
32、路状态进行编号。 按设计要求列出状态转换表，或画出状态转按设计要求列出状态转换表，或画出状态转换图。换图。（2 2）状态化简）状态化简若两个状态在相同的输入下有相同的输出，并转若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以换到同一个次态，则称为等价状态；等价状态可以合并。合并。（3 3）状态分配（编码）状态分配（编码） 确定触发器数目。确定触发器数目。 给每个状态规定一个代码。给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（4 4）选定触发器类型）选定触发器类型求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。（5 5）画出逻辑图）画出逻辑图（6 6）检查自启动）检查自启动 作业：作业：8 8、1212、1515、1717、2121、2424
