《第三章逻辑门》由会员分享，可在线阅读，更多相关《第三章逻辑门（23页珍藏版）》请在金锄头文库上搜索。
1、第三章第三章 逻辑门逻辑门教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门）、三三态态门门、OD门门（OC门门）和和传传输输门门的的逻逻辑辑功功能能及及其其应应用。用。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。(2) (2) 加上足够高的加上足够高的加上足够高的加上足够高的+ +V VIHIH，且，且，且，且VVT T, D-S, D-S间形成间形成间形成间形成N N型
2、导电沟道，型导电沟道，型导电沟道，型导电沟道，MOS MOS 管导通，管导通，管导通，管导通， R RONON1K10106 6，相当，相当，相当，相当于开关断开于开关断开于开关断开于开关断开2. P2. P沟道增强型沟道增强型沟道增强型沟道增强型MOSMOS管的开关状态管的开关状态管的开关状态管的开关状态(1) (1) V VIHIH=V=VDDDD时，时，时，时， V VGSGS=0=0，S-DS-D间不导通，间不导通，间不导通，间不导通，MOSMOS管截止管截止管截止管截止(2)(2) V VILIL=0=0时，时，时，时，V VGSGS= =V VDDDD，且，且，且，且V VDDDD
3、|V VT T| |，S-DS-D间形成间形成间形成间形成P P型导电型导电型导电型导电沟道，沟道，沟道，沟道，MOSMOS管导通管导通管导通管导通 S-DS-D之间也构成一个受之间也构成一个受之间也构成一个受之间也构成一个受GG控制的开关控制的开关控制的开关控制的开关注意：开启电压为负值注意：开启电压为负值3. N沟道耗尽型和沟道耗尽型和P沟道耗尽型沟道耗尽型耗尽型耗尽型MOS管在管在VGS=0时就已经有导电沟道存在时就已经有导电沟道存在夹断电压夹断电压Vp：N沟道为负值、沟道为负值、P沟道为正值。沟道为正值。3.2 CMOS门电路门电路3.2.1 CMOS反相器和传输门反相器和传输门1.
4、CMOS反相器反相器 (1) 电路结构电路结构(2) 开关等效电路开关等效电路 设定：设定：VDD=+5V，VIH=5V，VIL=0V，且，且VDD|VTN|+|VTP| 当当VIH=VDD时，时，T2的的VGS=0，T2截止；截止；T1的的VGS=VDD，T1导导通；故通；故VOL=0 。当当VIL=0时，时，T1的的VGS=0，T1截止；截止；T2的的VGS= -VDD，T2导通；导通；故故VOH=VDD 。 无论输入是高电无论输入是高电平还是低电平，平还是低电平，T1和和T2当中总有一个处于导当中总有一个处于导通状态而另一个处于通状态而另一个处于截止状态，因此称这截止状态，因此称这种电路
5、结构叫种电路结构叫互补电互补电路结构。路结构。(3) 电压、电流传输特性电压、电流传输特性注：为了降低反相器的功率损耗，应避免输入信号长时间停留注：为了降低反相器的功率损耗，应避免输入信号长时间停留在高、低电平之间。在高、低电平之间。 开关状态由加在开关状态由加在P和和N的控制信号决定；的控制信号决定；P与与N是一对是一对互补信号互补信号 当当P=0V，N=VDD时，两个时，两个MOS管均导通，管均导通，A-B接通接通。 当当P=VDD，N=0V时，两个时，两个MOS管均截止，管均截止，A-B断开断开。2. CMOS传输门传输门也叫双向开关也叫双向开关工作时，要求工作时，要求输入信号输入信号在
6、在0 0 V VDDDD之间变化之间变化3.2.2 CMOS与非门、或非门和异或门与非门、或非门和异或门1. 1. 与非门与非门与非门与非门Y = (AB)2. 2. 或非门或非门或非门或非门Y = (A+B)3. 3. 异或门异或门异或门异或门Y = A B=AB+AB4. 4. 异或非门异或非门异或非门异或非门Y =AB+AB5. 与门、或门和同相缓冲器与门、或门和同相缓冲器 由反相器、传输门、与非门、或非门可以组成由反相器、传输门、与非门、或非门可以组成其他逻辑功能的门电路和更复杂的逻辑电路。其他逻辑功能的门电路和更复杂的逻辑电路。 同相缓冲器不执行任何逻辑运算，用于集成电路芯片内同相缓
7、冲器不执行任何逻辑运算，用于集成电路芯片内部电路与引出端之间的隔离。部电路与引出端之间的隔离。6. 6. 输入、输出端有反相器的或非门和与非门输入、输出端有反相器的或非门和与非门输入、输出端有反相器的或非门和与非门输入、输出端有反相器的或非门和与非门 为了使不同逻辑功能器件的所有输入端和输出端为了使不同逻辑功能器件的所有输入端和输出端具有具有统一的输入特性和输出特性统一的输入特性和输出特性，通常在集成电路芯，通常在集成电路芯片的每个输入和输出端内部都接有片的每个输入和输出端内部都接有标准参数标准参数的反相器。的反相器。3.2.3 三态输出和漏极开路输出的三态输出和漏极开路输出的CMOS门电路门
8、电路1. 三态输出的门电路三态输出的门电路逻辑符号：逻辑符号：“三态三态”：指输出为高：指输出为高电平、低电平和高阻态。电平、低电平和高阻态。互补电路结构互补电路结构的的CMOS门电门电路是禁止输出端直接相连的。路是禁止输出端直接相连的。低电平有效的三态非门低电平有效的三态非门控制端也叫使能端控制端也叫使能端逻辑符号逻辑符号名名 称称输出表达式输出表达式常用三态门的图形符号和输出逻辑常用三态门的图形符号和输出逻辑表达表达式式Y =Y =高阻 （EN=0 时）A （EN=1 时）Y =Y =A （EN= 0 时）高阻 （EN= 1 时）Y =Y =高阻 （EN= 0 时）AB （EN=1 时）Y
9、 =Y =高阻 （EN= 1 时）AB （EN=0 时）三态非门三态非门（1 控制有效）控制有效）1 1ENENAY1 1ENENAY&ENENAYB&ENENAYB三态非门三态非门（0 控制有效）控制有效）三态与非门三态与非门（1 控制有效）控制有效）三态与非门三态与非门（0 控制有效）控制有效）三态门电路的应用三态门电路的应用（1 1）、用三态门接成总线结构）、用三态门接成总线结构强调：强调：1、任何时刻只有一个三态门、任何时刻只有一个三态门处于工作状态，其余三态门处于工作状态，其余三态门处于高阻状态。处于高阻状态。 按一定顺序将信号分时按一定顺序将信号分时送到总线上传输。送到总线上传输。
10、2、从高阻态到高（低）电、从高阻态到高（低）电平输出的转换时间略平输出的转换时间略大于大于从从高（低）电平输出转换到高高（低）电平输出转换到高阻态的时间。阻态的时间。（2 2）、用三态门实现数据双向传输）、用三态门实现数据双向传输三态门电路的应用三态门电路的应用EN=0G1高阻、高阻、G2工作工作数据从总线经数据从总线经G2传输传输EN=1G2高阻、高阻、G1工作工作数据经数据经G1传输到总线传输到总线2. 漏极开路输出的门电路简称漏极开路输出的门电路简称OD门门(c) (c) 可以实现可以实现线与线与功能。功能。(b)(b)与非逻辑不变；与非逻辑不变；(a)(a)工作时必须工作时必须外接外接
11、电源和电阻电源和电阻; ;（将多个门电路的输出端相连完（将多个门电路的输出端相连完成成“与与”的功能）的功能）实现逻辑电平的变换：实现逻辑电平的变换：输出输出高高电平等电平等于外接电源值于外接电源值逻辑符号逻辑符号Y=Y1 Y2=(AB)(CD)上拉电阻上拉电阻RP的计算方法的计算方法将将n个个OD门接成门接成“线与线与”结构，并考虑存在负载电流结构，并考虑存在负载电流IL的情况下，电路如图所示：的情况下，电路如图所示：RP的取值范围为：的取值范围为：RP(min) RP RP(max)注意：注意：m表示负载门输入端个数表示负载门输入端个数注意：注意：m表示负载门个数表示负载门个数漏极开路输出的漏极开路输出的CMOS门电路的用途：门电路的用途：接成总线结构接成总线结构 只要任何时候只要任何时候C1、C2、C3当中只有一个为当中只有一个为1，就，就可以在同一条总线上可以在同一条总线上分时分时传送传送A1 、A2、 A3信号。信号。小小 结结掌掌握握CMOSCMOS反反相相器器、与与非非门门、或或非非门门、异异或或门门的逻辑功能。的逻辑功能。作作 业业P102 3.3、3.6掌掌握握CMOSCMOS传传输输门门、三三态态门门、ODOD门门的的逻逻辑辑功功能能及其应用。及其应用。
