短沟道MOSFETPPT精品文档

《短沟道MOSFETPPT精品文档》由会员分享，可在线阅读，更多相关《短沟道MOSFETPPT精品文档（79页珍藏版）》请在金锄头文库上搜索。

1、第八章第八章第八章第八章 短沟道短沟道短沟道短沟道MOSFETMOSFET1第八章第八章 短沟道短沟道MOSFET8.1 短沟道效应8.2 速度饱和8.3 沟道长度调制8.4 源漏串联电阻8.5 MOSFET击穿8.6尺寸缩小原理28.1 短沟道效应8.1.1二维等电势线和电荷共享模型二维等电势线和电荷共享模型8.1.2漏感应势垒降低（漏感应势垒降低（DIBL） 8.1.3二维二维Poissons方程方程 和侧向电场和侧向电场 8.1.4短沟阈值电压的解析表达式短沟阈值电压的解析表达式 3短沟道效应定义当沟道长度缩小时，MOSFET（指n MOSFET）的阈值电压减小。 4测量的n MOSFE

2、T阈值电压与沟道长度的关系5测量p MOSFET的阈值电压与沟道长度的关系68.1.18.1.1二维等电势线和电荷二维等电势线和电荷二维等电势线和电荷二维等电势线和电荷共享模型共享模型共享模型共享模型7模拟的等电位线-长沟MOSFET；Vd=3V 8模拟的等电位线-短沟MOSFET；Vd=3V 9模拟的长沟和短沟MOSFET的等电位线长沟道与短沟道长沟道与短沟道MOSFET的关键区别在于短沟道的关键区别在于短沟道MOSFET耗尽区的等电位线是二维的而长沟的则是一维的。耗尽区的等电位线是二维的而长沟的则是一维的。10长沟与短沟MOSFET等电位线不同的原因长沟MOSFET器件源、漏之间的距离较远

3、，源、漏耗尽层彼此分离，不影响栅下面的电场；但是，在短沟MOSFET源、漏之间的距离与耗尽层垂直方向的宽度可以相比拟，因此，对能带的弯曲有影响，对栅下面的电场也有影响。11电荷共享模型描述 长沟道时，栅下面的电荷：短沟时，栅下面的电荷正比与梯形的面积： P型衬底由于梯形下面的面积较小，因此，它的阈值电压也相应的减小。128.1.28.1.2漏感应势垒降低漏感应势垒降低漏感应势垒降低漏感应势垒降低（DIBLDIBL） 13表面势与侧向距离的关系三种情况栅电压相同（a）长沟MOSFET；（b）低漏电压短沟 MOSFET；（c）高漏电压短沟MOSFET14漏感应势垒降低的原因漏感应势垒降低的原因 在

4、长沟道时，表面势只被栅电压控制，源和漏电场仅仅影响沟道末端，而在短沟道时，源和漏的电场不仅影响沟道末端，也影响沟道的中间。它使源和漏之间的势垒降低，电流增加，即阈值电压下降。漏电压愈大，阈值电压下降愈大。由于沟道很窄，使漏结电场与源结相耦合，当VDS高到一定程度时，漏的结电场就会影响源PN结势垒，使之降低。是器件二维效应与强电场结合的产物VDS增加会使源漏势垒下降沟道长度缩短会使源漏势垒下降结果：Vt下降（因为源漏势垒下降了，就可用较低较低栅压使器件开启）源漏穿通：发射电流加大并以扩散形式到达源端，不受栅压控制15DIBL对亚阈特性的影响对亚阈特性的影响 VDS增加Vt减少使亚阈特性向左偏移，

5、从而使相应的Ioff （ VGS =0时的IDS ）增加；当VDS大到一定程度后，微小器件的亚阈特性增加，即使在关态器件仍具有相当大的Ioff ；如果此时Ioff已接近或超过定义的开启电压，则器件穿通。长沟和短沟器件在低和高漏电压时的亚阈特性16DIBL对器件性能的不利影响对器件性能的不利影响影响器件的成品率使器件的亚阈区性能退化深亚微米器件的设计中要避免或抑制DIBL效应可以通过解二维泊松方程加以分析器件模拟程序178.1.38.1.3二维二维二维二维PoissonsPoissons方程方程方程方程 和侧向电场和侧向电场和侧向电场和侧向电场 18二维二维Poissons方程方程 在短沟MOS

6、FET中，侧向电场扮演着重要的角色，可以通过求解二维Poissons方程得到： （3.63） 在耗尽区，可以忽略可动电荷，对于nMOSFET只有离化的受主电荷上式变为： （3.64）垂直方向的电场 ： 可以分成两部分，一部分受栅压 控制；另一部分受源、漏电压 控制 。 19侧向电场与侧向距离的模拟结果-长沟和短沟器件在长沟器件中，侧向电场可以忽略，耗尽层电荷主要受栅电压控制，短沟器件中，侧向电场则很大 20侧向电场与侧向距离的模拟结果-低和高漏电压随着侧向电场的的加强，源-漏控制耗尽层的电荷密度增加，同时栅控制耗尽层的电荷密度降低。并且略微小于离化的电荷浓度，。 21栅控制电荷密度与垂直距离的

7、关系 当源漏电压增加时，栅控制电可密度比长沟道值降低，即使耗尽层宽度略微加宽，但电荷密度的积分也下降，因此阈值电压降低。 228.1.4短沟阈值电压的解析表达式短沟阈值电压的解析表达式 水平方向：沟道长度L；垂直方向：氧化层厚度tox，耗尽层宽度Wd为了消除SiSiO2界面 的不连续性，用与Si同样介电常数，3倍氧化层厚度取代SiO2介质（因为Si的介电常数是SiO2介电常数的3倍）。这样整个长方形区可以处理为同样介电常数，高度为：Wd+tox，当氧化层厚度与耗尽层厚度差不多薄时，近似很好。边界条件：源端电势：bi； 漏端电势：bi +VDS； 中性p区电势：0；对于n+-p结：bi =Eg/

8、2q+B （2.37） bi 0.80.9eV23短沟阈值电压的解析表达式（续）短沟阈值电压的解析表达式（续）阈值电压的减小： （3.66） 如果L不是很短，体效应系数： （3.67）把（3.67）代入（3.66）式得： （3.68） 如果源、漏结深大于栅耗尽层厚度，上述近似结果很好地描述阈 值电压的降低。短沟器件最小耗尽层厚度比长沟器件大， 如果短沟效应不是太严重，可以用长沟器件的值。24在2B阈值条件下，耗尽层厚度与均匀掺杂衬底掺杂浓度的关系 25衬底反偏时的短沟道效应衬底反偏时，（3.66）式变为：衬底反偏时，短沟效应加重短沟效应加重26衬底或阱掺杂浓度及沟道长度的设计原则 为了避免短沟

9、效应太严重，在CMOS中，衬底或阱掺杂浓度的选取原则是：最小沟道长度，Lmin，大约是Wdm的23倍。最小沟道长度大于源、漏耗尽层宽度之和。Lmin WS+WD （A6.7） （A6.8）278.2 速度饱和8.2.1 速度与电场的关系 8.2.2 n=1时的解析解8.2.3 饱和漏电压和电流8.2.4 速度饱和点 8.2.5 速度过冲 28 I-V特性曲线的实验结果虚线：长沟L=0.95m；实线：短沟 L=0.25m原因：原因：在短沟器件中，由于速度饱和，在较低的漏电压时，漏电流很可能达到饱和。即：在电压达到饱和之前，速度饱和，电流饱和。298.2.1 速度与电场的关系半经验公式： （3.7

10、0） 电子：n=2； 空穴：n=1； n是载流子速度趋于饱和时的测量值。EC：临界电场强度；当电场强度大于或等于临界电场场强度时，要考虑速度饱和效应。低电场强度时， 当E时， ，因此， （3.71） 有效迁移率是有效电场强度或垂直方向电场前强度的函数；饱和速度是常数与有效电场强度无关；因此，临界电场强度是有效电场强度的函数。结论：当垂直方向的电场较大时，有效迁移率降低，但达到饱和 速度的临界电场强度增加。相似的，空穴的临界电场强度 比电子的要大，因为空穴的迁移率比电子的小。 308.2.2 n=1时的解析解 （3.8） 用（3.70）式取代（3.8）式中的低场漂移速度-effdV/dy，（3.

11、8）式变为： （3.72） 电流连续要求Ids为常数，并且与y无关，重新整理（3.72）式得： （3.73） 318.2.2 n=1时的解析解（续）两边乘以dy，从y=0到y=L，V=0到Vds积分得： （3.74）长沟道器件： （3.10）如果沿沟道方向的平均电场Vds/L小于临界电场强度 时，速度饱和效应可以忽略；如果沿沟道方向的平均电场Vds/L与临界电场强度接近时，速度饱和效应不能忽略，漏电流减小。 328.2.2 n=1时的解析解（续）采用薄层电荷近似 （3.24）（3.75） 积分（3.74）式得： （3.76） 338.2.3 饱和漏电压和电流由（3.76）式 解dIds/dVd

12、s=0得饱和漏电压： （3.77）小于长沟道饱和电压。把（3.77）式代入（3.76）式得： （3.78）不考虑速度饱和效应时： （3.23） 34计算的饱和电流与Vg-Vt的关系曲线；实线：考虑速度饱和；虚线：没有考虑速度饱和35讨论考虑速度饱和效应时的漏饱和电流没有考虑速度饱和效应时的漏饱和电流；长沟道器件，两种计算结果差别不是很大，当 时（3.78）式变为（3.23）式；随着沟道长度的缩短，两者的差别变大；当L0时，（3.78）式变为速度饱和限制电流 （3.80）注意：这时的饱和电流与沟道长度无关，只与Vg-Vt成正比，而不是与它的二次方成正比。对于很短的沟道长度，饱和电压为： （3.8

13、1） 368.2.4 速度饱和点 由（3.75）式，在速度饱和时： （3.82）把（3.77）式代入（3.82）得： （3.83）由（3.78）式和（3.83）式知： 从上式可以看出：在漏端（沟道末端）电荷漂移速度为饱和速度。物理实质：漏端侧向电场很大。在超出饱和速度限制的范围，载 流子以饱和速度运动，不受表面沟道的限制。378.2.5 速度过冲在短沟道时，即高电场强度，电势变化很快时，漂移扩散模型不再适用。热载流子：热载流子：在短沟下，如果电压未足够降低，则横向（沟道方向）和纵向（垂直沟道方向）的电场强度会大大增强。在强电场作用下载流子的能量就会大大提高，使其平均能量大大超过kT，等效载流子

14、温度将超过环境温度，这时的载流子称为热载流子。 速度过冲：速度过冲：对于热载流子，它的漂移速度大于它的饱和速度，叫速度过冲。38速度过冲效应示意图器件内电场很不均匀，高电场主要在漏结附近载流子在进入高电场区的瞬间（ tt仍然成立，速度仍可认为是定域的； t2时，采用5V电源电压 L2时，使电源电压降低，目前受噪声限制，一般保持在2.5V以上，开启电压也相应减小 75目前实际应用的CMOS尺寸缩小沟长L1 0.5 0.25 备注tox22nm12nm7nm随沟长线性缩小VDD 5V3.3V2.5V随沟长平方根线性缩小器件宽度不变连线电容不变延时与L1.5成正比，实际正比于L768.6.5 一般化的尺寸缩小原理： 器件尺寸缩小为1/ 电源电压为/ （1） 掺杂浓度为倍 一般化尺寸缩小的限制因素： 受限于长期使用的可靠性 受限于载流子的极限速度 受限于功耗77一般化尺寸缩小与恒场率尺寸缩小对比物理参数恒场率尺寸缩小一般化尺寸缩小线性尺寸1/ 1/ 电源电压1/ / 电场强度1掺杂浓度 耗尽区尺寸1/ 1/ 788.6.6 有选择的尺寸缩小不同尺寸可按不同尺寸缩小例如： 沟长（L）和栅氧厚度（tox ）缩小为原来的1/d 沟宽（W）为1/w 电源电压为/d 79