PCB与信号完整性工程设计原理及方法

《PCB与信号完整性工程设计原理及方法》由会员分享，可在线阅读，更多相关《PCB与信号完整性工程设计原理及方法（79页珍藏版）》请在金锄头文库上搜索。

1、PCBPCB与 信 号 完 整 性 分 析 基 础与 信 号 完 整 性 分 析 基 础PCBPCB与 信 号 完 整 性 分 析 基 础与 信 号 完 整 性 分 析 基 础前言信号完整性（Signal Itegrity）概念信号完整性（Signal Itegrity）原理信号完整性仿真技术信号完整性工程设计应用目 录目 录目 录目 录现 代 电 子 设 计 的 挑 战现 代 电 子 设 计 的 挑 战现 代 电 子 设 计 的 挑 战现 代 电 子 设 计 的 挑 战信号边缘速率越来越快片内和片外时钟速率越来越高系统和板级SI、EMC问题更加突出电路的集成规模越来越大I/O数越来越多单板互

2、连密度不断加大推向市场的时间不断减少开发成本成为主要推动力一次性设计成功的挑战不断缩小的特征尺寸不断缩小的特征尺寸越来越强的电路功能越来越强的电路功能(SOC)越来越强的市场竞争越来越强的市场竞争高速问题更加突出高速问题更加突出物理实现难度加大设计周期缩短All noise effects increase as rise times decrease and clock frequencies increaseDigital Clock Frequencies are Increasing: doubling every 2 years!110100100010000197019801990

3、20002010Introduction YearClock Frequency (MHz)高 速 系 统 带 来 的 挑 战高 速 系 统 带 来 的 挑 战高 速 系 统 带 来 的 挑 战高 速 系 统 带 来 的 挑 战现在的设计有成百上千的高速信号。各种工艺、器件和信号类型有不同的信号质量要求：3.3V 器件由不同于5V器件的噪声裕量 时钟信号由不同于总线的时序要求 PCI总线由不同于ISA总线的过冲限制 印制板上的互连线对信号有明显的影响，必须加以分析。没有任何一种设计指南完全覆盖现在的所有设计。对标准设计指南的强制应用，必将造成过头的设计，增加了制造成本和复杂程度。关键信号和总线

4、必须基于实际情况加以设计和分析。现 实 世 界 的 现 状现 实 世 界 的 现 状现 实 世 界 的 现 状现 实 世 界 的 现 状 信号完整性设计工程就是解决以上问题信号完整性设计工程就是解决以上问题TRANSMISSIONLINE DELAYSIGNALDISTORTIONCROSSTALKGROUND BOUNCE RADIATEDEMISSIONS PACKAGEMODELING 3DINTERCONNECTS EDDY-CURRENTLOSS50 MHzNOINTERCONNECTDELAYS5MHz20MHz随 着 系 统 速 度 的 提 高 问 题 将 更 加 复 杂随 着

5、系 统 速 度 的 提 高 问 题 将 更 加 复 杂随 着 系 统 速 度 的 提 高 问 题 将 更 加 复 杂随 着 系 统 速 度 的 提 高 问 题 将 更 加 复 杂何 时 判 断 是 否 高 速 设 计何 时 判 断 是 否 高 速 设 计何 时 判 断 是 否 高 速 设 计何 时 判 断 是 否 高 速 设 计今天电子设计师们正在从事100MHz 以上的电路设计，总线的工作频率也已经达到或者超过50MHz，有的甚至超过100MHz。这类型的电子系统要求高速、高效、高度集成且具备高可靠性，这是一个新的领域，称为高速系统设计（HssD，High Speed ystem Desig

6、n)。高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过45MHz50MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。另外一个含义是指数字信号的上升与下降（或称信号的跳变）非常之快，当信号的上升时间小于当信号的上升时间小于6倍（一说倍（一说4倍）信号传输延时（电长度）时即认为信号是高速信号，而与信号的频率无关倍）信号传输延时（电长度）时即认为信号是高速信号，而与信号的频率无关。SI SI： 新 概 念 ， 旧 方 法： 新 概 念 ， 旧 方 法SI SI： 新 概 念 ， 旧 方 法： 新 概 念 ， 旧 方

7、 法SI应用的是传统的传输线、电磁学等理论，以及复杂的算法，解决以下几个方面的问题：*反射； *串扰；*过冲、振铃、地弹、多次跨越逻辑电平错误；*阻抗控制和匹配 *EMC； *热稳定性； *时序分析 *芯片封装设计； .必须注意，信号完整性设计不仅是PCB上如何走线，它是一个逻辑的、机械的和电气的元素的有机整体，信号完整性工程师要具有系统的概念。信 号 完 整 性 分 析 作 用信 号 完 整 性 分 析 作 用信 号 完 整 性 分 析 作 用信 号 完 整 性 分 析 作 用提高系统性能、可靠性与稳定性优化验证，减少投板次数减少与简化，有效降低成本缩短开发周期提高产品竞争力解决高速系统设计

8、（HSSD）的唯一有效途径前言信号完整性（Signal Integrity）概念信号完整性（Signal Integrity）原理信号完整性仿真技术信号完整性工程设计应用目 录目 录目 录目 录SI（SIGNAL INTEGRITY），即信号完整性，是近几年发展起来的新技术。SI解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。信 号 完 整 性 （信 号 完 整 性 （SI SI） 定 义） 定 义信 号 完 整 性 （信 号 完 整 性 （SI SI） 定 义） 定 义信 号 完 整 性 问

9、 题 分 类信 号 完 整 性 问 题 分 类信 号 完 整 性 问 题 分 类信 号 完 整 性 问 题 分 类传输延时（Propagation Delay）信号失真（反射、振铃、损耗、散射）串扰（Crosstalk）电源/地弹（Ground Bounce）EMC前言信号完整性（Signal Itegrity）概念信号完整性（Signal Itegrity）原理信号完整性仿真技术信号完整性工程设计应用目 录目 录目 录目 录为 什 么 用 传 输 线 进 行为 什 么 用 传 输 线 进 行SI SI分 析分 析为 什 么 用 传 输 线 进 行为 什 么 用 传 输 线 进 行SI SI分

10、 析分 析 PCB板上的信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以不能再用集总参数来表示，必须采用分布参数传输线理论来处理。传输线的模型可以表示如下图：图一：单根传输线模型对于（图一）传输线的性质可以用电报方程来表达,电报方程如下： dU/dz = ( R + jwL) I dI/dz = ( G +jwC) U 电报方程的解为： U = Aerz+ Berz I = Aerz/Zo Berz/Zo通解中的 为传播常数 r =(R + jwL)(G + jwC) 为特征阻抗Zo =(R + jwL) +

11、(G + jwC)由于R, G 远小于 jwL、jwC， 所以通常所说的阻抗是指： Zo =L/C单 根 传 输 线 的 分 析 方 法单 根 传 输 线 的 分 析 方 法单 根 传 输 线 的 分 析 方 法单 根 传 输 线 的 分 析 方 法 从通解中可以看到传输线上的任意一点的电压和电流都是入射波 和反射波的叠加，传输因此传输线上任意一点的输入阻抗值都是 时间、位置、终端匹配的函数，再使用输入阻抗来研究传输线已 经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概 念描述传输线。 特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值 ，或反射波的电压和反射波电流的比值。 电磁

12、波在介质的中的传输速度只与介质的介电常数或等效介电常 数有关。 FR4带状线的典型传输速度为180ps/inch单 根 传 输 线 的 分 析 方 法 （ 续 ）单 根 传 输 线 的 分 析 方 法 （ 续 ）单 根 传 输 线 的 分 析 方 法 （ 续 ）单 根 传 输 线 的 分 析 方 法 （ 续 ）耦 合 传 输 线 分 析耦 合 传 输 线 分 析 耦 合 传 输 线 分 析耦 合 传 输 线 分 析 由于信号之间存在耦合，就引出了有效特征阻抗的概念：若传输线加相反激励，则有效特征阻抗为：Zo= Z(1K)，即奇模阻抗；若传输线加相同激励，则有效特征阻抗为：Ze= Z(1K)，即

13、偶模阻抗。差分阻抗就是奇模阻抗的两倍。K为两根传输线之间的耦合系数。wth导线介质地平面wth导线介质地平面 h1A、微带线：B、嵌入式微带线：几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 一 ）设 计 常 用 的 传 输 线 结 构 （ 一 ）几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 一 ）设 计 常 用 的 传 输 线 结 构 （ 一 ）几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 二 ）设 计 常 用 的 传 输 线 结 构 （ 二 ）几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 二 ）设 计 常

14、 用 的 传 输 线 结 构 （ 二 ）wt导 线介 质地 平 面h地 平 面w导 线介 质地 平 面地 平 面hh1tC、对称带状线：D、：不对称带状线几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 三 ）设 计 常 用 的 传 输 线 结 构 （ 三 ）几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 三 ）设 计 常 用 的 传 输 线 结 构 （ 三 ）th导线介质地平面wwswt导 线介 质地 平 面wsh地 平 面E、微带线边对边耦合：F、带状线边对边耦合：几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 四 ）设 计 常 用

15、 的 传 输 线 结 构 （ 四 ） 几 种几 种PCBPCB设 计 常 用 的 传 输 线 结 构 （ 四 ）设 计 常 用 的 传 输 线 结 构 （ 四 ） G、对称上下耦合：H、不对称上下耦合：w导线介质地平面地平面hhh1tws导线介质地平面地平面hh1t阻 抗 的 控 制阻 抗 的 控 制 阻 抗 的 控 制阻 抗 的 控 制 1、为什么要进行阻抗控制？2、哪些因素对阻抗有影响？ 阻抗匹配不但可以消除信号的反射，还可以降低串扰、EMI问题的发生。而阻抗匹配的前提是良好的阻抗控制。 走线类型、介质厚度、线宽、线间距、介质材料等都对阻抗有贡献，需要综合考虑这些影响。简单的讲，就是所有影

16、响信号耦合的因素3、现在能够进行阻抗控制的工具有哪些？ 现在我们所有的分析工具都可以进行阻抗控制。基本上都是用二维场提取的方式进行阻抗计算。1、阻抗测试的原理： 阻 抗 的 测 试阻 抗 的 测 试 阻 抗 的 测 试阻 抗 的 测 试 2、阻抗测试设备： 现在比较常用的阻抗测试仪采用TDR原理，即向被测走线输出一个阶跃信号，由于信号在阻抗变化点发生反射，测试仪通过采集到的不同点的反射，计算出各点的阻抗。为了保证阻抗测试的准确性，必须保证被测线段的足够长度 11801C采样示波器SD24采样/TDR/TDT探头产生的原因：电磁波沿信号路径传播，在阻产生的原因：电磁波沿信号路径传播，在阻产生的原

17、因：电磁波沿信号路径传播，在阻产生的原因：电磁波沿信号路径传播，在阻抗不连续点产生反射抗不连续点产生反射抗不连续点产生反射抗不连续点产生反射反 射反 射反 射反 射阻抗不连续点产生反射ZsZoZL源端反射系数：(Zs-Zo)/(Zs+Zo)末端反射系数：(ZL-Zo)/(ZL+Zo)反 射 的 计 算 ：反 射 的 计 算 ：反 射 的 计 算 ：反 射 的 计 算 ：信号在始端和末端来回反射由于损耗的存在，反射信号逐渐减弱，最后达到平衡常 见 匹 配 方 法常 见 匹 配 方 法常 见 匹 配 方 法常 见 匹 配 方 法串联端接匹配串联端接匹配 接收端开路或输入阻抗很大时放置RS=Z0 -

18、R0（一般要小一点）在源端。优点优点：没有直流通路，因此不用备用的电源和没有高电平衰 减，RS可以集成在芯片内部。缺点缺点：典型的情况下只能用于单负载结 构；如果时序允许的 话，增加的负载要放在线的末端附近。当Z0 和R0不好控制或者当一些过冲和下冲能够被容忍的时候，通常RSZ0 -R0。并联端接匹配并联端接匹配 匹配电阻在负载端连接到电源或地，优点优点：和串联匹配相比只有一半的容性延迟。缺点缺点：增加了直流功耗；输出摆幅不再是全摆幅。改进方式改进方式是thevenin等效匹配，对TTL 3V 偏置的匹配R1/R2=2/3； R1|R2=Z0。交流并联匹配是通过牺牲信号质量来换取直流功耗的减小

19、。常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）二极管端接匹配二极管端接匹配 在接受端放置肖特基二极管到电源或地优点优点：二极管限制了过冲（小于或等于1V）；二极管可以集成在每一个接受器的芯片内部；不需要直流通路来消耗直流功耗。缺点缺点：二极管匹配的缺点之一就是在线路上存在多径反射而影响到下一个数据的开始，因此需要在变化频率下校对二极管的响应。为了很好地的利用这种匹配的优点，你必须选择Ton，Vf，Trr时间小的肖特基二极管。 常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹

20、 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）常 见 匹 配 方 法 （ 续 ）AC匹配（匹配（RC匹配）匹配）优点：优点：在于终端电容阻止直流电流，因此节省了相当可观的功率。选择适当的电容值会使得终端的波形具有 最小的过冲和下冲并且是一个接近理想的方波。缺点缺点：一是要求了两个器件，在高密板时布局时无放置空间；二是在传输线上的数据会有时间的抖动，依赖于前一个数据的模式串 扰 与 耦 合串 扰 与 耦 合串 扰 与 耦 合串 扰 与 耦 合当两个网络靠近时，一个网络的电流变化会引起

21、另外一个网络的电流变化，即产生串扰。也就是两个网络之间的电磁场耦合产生。串扰只在上升、下降沿电流变化时产生。串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串扰模型：电感耦合模型（感性串扰）和电容耦合模型（容性串扰）。串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理感性串扰的特点： 受害网络与侵害网络之间互感的影响象一个变压器，侵害网络上的电流在受害网络上诱导出与侵害电流相反极性的电流。这个电流在受害网络上向两个方向扩散。 受害网络向远端和近端流动的电流的相位相同，且信号跳变方向与侵

22、害网络相反。串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理容性串扰的特点： 受害网络向远端和近端流动的电流的相位相反，向远端传播的电流与侵害网络的跳变方向一致。串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理前向串扰： 1/2Ic-IL后向串扰： 1/2Ic+IL在理想情况下，前向串扰是相抵消的，通常IL比Ic大。后向串扰脉冲幅度饱和，宽度是信号在平行耦合线长度上传输时间的两倍，前向串扰脉冲宽度与驱动信号上升时间相同，幅度随耦合长度增加而增加，最终达到饱和。串 扰 与 耦 合 机

23、理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理危害：波形畸变噪声余量减少上升时间变化。串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理串 扰 与 耦 合 机 理容性串扰电流和感性串扰电流在远端相消。所以平行走线的网络，如果驱动源都在网络的同一端，则串扰很小；如果驱动源在不同端，则串扰很大。对于平行走线的网络，容性串扰和感性串扰在近端相加，并从近端反射到远端。所以对于受害网络的负载来说，最大的串扰来自从近端反射回去的串扰（后向串扰），而不是直接入射的串扰（前向串扰）。 因为源端匹配元件能够较好地吸收后向串扰，所以能够更好地消除总串扰

24、。影 响 串 扰 的 因 素影 响 串 扰 的 因 素影 响 串 扰 的 因 素影 响 串 扰 的 因 素信号的跃变时间（Tr ,Tf)与频率器件的电压扇出PCB上的线耦合 电源、地层与信号层间距 相邻信号层间距 线间距与并行走线长度 回流耦合路径 PCB材料信号的耦合模式串 扰 的 控 制串 扰 的 控 制串 扰 的 控 制串 扰 的 控 制选择慢变化边沿信号的器件。选择输出电流小的器件。为了减少PCB上的线间耦合，可采取以下措施： 1） 减少电源地层与信号层间距 2）提高相邻信号层间距 3）减少并行走线长度 4）当线长增加到一定限度时串扰饱和， 可增加线间距抑制 5）增加干扰源上的信号上升

25、时间 6）在受害线上采用匹配技术（通过仿真决定） 7）关键信号线走STRIPLINE把噪声裕量大的信号放在耦合大的区域（在布局是进行控制）尽量避免信号的同时变化，特别是反向同步变化（在实际中可能性不大）。各 类 传 输 线 结 构 对 信 号 传 输 的 影 响各 类 传 输 线 结 构 对 信 号 传 输 的 影 响各 类 传 输 线 结 构 对 信 号 传 输 的 影 响各 类 传 输 线 结 构 对 信 号 传 输 的 影 响直角传输线直角传输线过孔过孔测试焊盘测试焊盘分割电源分割电源旁通电容旁通电容直 角 传 输 线 结 构直 角 传 输 线 结 构直 角 传 输 线 结 构直 角 传

26、 输 线 结 构直 角 传 输 线 结 构 的 等 效 模 型直 角 传 输 线 结 构 的 等 效 模 型直 角 传 输 线 结 构 的 等 效 模 型直 角 传 输 线 结 构 的 等 效 模 型CcornerZoZo拐 角 电 容 计 算拐 角 电 容 计 算拐 角 电 容 计 算拐 角 电 容 计 算TDRTDR测 试 结 果测 试 结 果TDRTDR测 试 结 果测 试 结 果直 角 传 输 线 结 构 的 影 响直 角 传 输 线 结 构 的 影 响直 角 传 输 线 结 构 的 影 响直 角 传 输 线 结 构 的 影 响在拐角存在寄生电容在拐角存在寄生电容传输线阻抗不连续传输线

27、阻抗不连续对信号对信号Tr和和Tf(高频信号高频信号)产生衰减产生衰减过 孔过 孔过 孔过 孔定义：定义： 连接体，实现不同连接体，实现不同PCB层信号电气连接。两种结构：层信号电气连接。两种结构： Microstripline型。型。 Stripline型。型。过 孔 结 构过 孔 结 构过 孔 结 构过 孔 结 构过 孔 的 等 效 模 型过 孔 的 等 效 模 型过 孔 的 等 效 模 型过 孔 的 等 效 模 型Microstripline viaStripline viaTDRTDR测 试 结 果测 试 结 果TDRTDR测 试 结 果测 试 结 果附 加 测 试附 加 测 试Pad

28、Pad的 效 应的 效 应附 加 测 试附 加 测 试PadPad的 效 应的 效 应 在传输线端增加附加电容。在传输线端增加附加电容。 造成传输线特征阻抗不连续。造成传输线特征阻抗不连续。电 源 地 平 面 的 分 割 的 效 应电 源 地 平 面 的 分 割 的 效 应电 源 地 平 面 的 分 割 的 效 应电 源 地 平 面 的 分 割 的 效 应 传输线经过电源地参考层分割区时特征阻抗增加。传输线经过电源地参考层分割区时特征阻抗增加。 信号回流回路增加，产生信号回流回路增加，产生EMC问题。问题。旁 通 电 容旁 通 电 容旁 通 电 容旁 通 电 容作用和工作原理作用和工作原理特征

29、阻抗与信号频率关系特征阻抗与信号频率关系提高旁通电容功效措施及作用提高旁通电容功效措施及作用旁 通 电 容 作 用 及 原 理旁 通 电 容 作 用 及 原 理旁 通 电 容 作 用 及 原 理旁 通 电 容 作 用 及 原 理作用：作用： 提供一条低阻路径，来消除由耦合和提供一条低阻路径，来消除由耦合和 EMI等方式带来的高频噪声。原理：形成高通滤波器，消除不需要的高频噪声，等方式带来的高频噪声。原理：形成高通滤波器，消除不需要的高频噪声， 而保留有用的低频信号。而保留有用的低频信号。影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的

30、因 素影 响 信 号 完 整 性 的 因 素在高速情况下，传输线用分布参数的模型考虑在高速情况下，传输线用分布参数的模型考虑影响信号完整性的因素：影响信号完整性的因素：PCB层设置、PCB材料影响传输线特性阻抗等 线宽、线长、线间距在高速、高密度PCB设计中的影响温度、工艺等对设计参数的影响器件工作频率、速度、驱动能力、封装参数等对信号质量的影响多负载拓扑结构的影响阻抗匹配 、负载 电源、地分割 趋肤效应回流路径接插件过孔 电磁辐射电平没有达到逻辑电平门限 负载过重 传输线过长 电平不匹配 驱动速度慢 影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号

31、完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素多次跨越逻辑电平阈值错误 电感量过大 阻抗不匹配 影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素延时错误（信号建立时间不满足） 负载过重 传输线过长 驱动速度慢影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响

32、信 号 完 整 性 的 因 素上冲/下冲 高速、大电流驱动 阻抗未匹配 电感量过大影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素影 响 信 号 完 整 性 的 因 素振铃（不单调） 传输线过长 串扰 多负载 阻抗不匹配考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机信号完整性工程师的任务就是不断将数据通过仿真工具转换为可实现的设计。他的工作是在设计过程和数据类型还未成熟的时候，找到实现方案。因此，一个有效的信号完整性工程必须

33、贯穿整个设计流程，不仅在保证设计功能实现信号完整性工程师的任务就是不断将数据通过仿真工具转换为可实现的设计。他的工作是在设计过程和数据类型还未成熟的时候，找到实现方案。因此，一个有效的信号完整性工程必须贯穿整个设计流程，不仅在保证设计功能实现(implement)时起作用，在产品规格定义阶段，它同样起作用。时起作用，在产品规格定义阶段，它同样起作用。考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机在系统分析阶段，信号完整性工程师应该已经介入到硬件设计中去，此时，他应完成的任务：系统的各模块划

34、分背板方案确定接口器件选取关键信号的前仿真拓扑与匹配分析接插件信号排布工艺、温度、串扰、辐射等影响的预估计在系统分析阶段，信号完整性工程师应该已经介入到硬件设计中去，此时，他应完成的任务：系统的各模块划分背板方案确定接口器件选取关键信号的前仿真拓扑与匹配分析接插件信号排布工艺、温度、串扰、辐射等影响的预估计在随后的阶段，信号完整性工程师应该和硬件设计工程师密切配合，解决具体设计中遇到的信号问题，此时，他应完成的任务：在随后的阶段，信号完整性工程师应该和硬件设计工程师密切配合，解决具体设计中遇到的信号问题，此时，他应完成的任务： 阻抗控制方案阻抗控制方案 单板的布局方案单板的布局方案 接口信号的

35、布线约束接口信号的布线约束 时钟网络的确定时钟网络的确定 布线后的后仿真结果分析与串扰等的验证布线后的后仿真结果分析与串扰等的验证 信号测试结果与仿真结果的分析比较信号测试结果与仿真结果的分析比较 .考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机考 虑 信 号 完 整 性 的 时 机可能遇到的阻力是，很多人依然认为信号完整性的工作是经验性的分析工作，实际上用调试的方法来完善硬件

36、设计是解决问题的下下之策，调试就必须加探针，在当今器件密度越来越大的情况下变得日益困难，可能遇到的阻力是，很多人依然认为信号完整性的工作是经验性的分析工作，实际上用调试的方法来完善硬件设计是解决问题的下下之策，调试就必须加探针，在当今器件密度越来越大的情况下变得日益困难， 但是我们必须指出信号完整性工程师必须有与其他人、其他组织更好的合作能力，才能在硬件设计流程较前的阶段中做的更好。但是我们必须指出信号完整性工程师必须有与其他人、其他组织更好的合作能力，才能在硬件设计流程较前的阶段中做的更好。EMC(eletromagnetic compalibility)EMC(eletromagnetic

37、 compalibility)定 义定 义EMC(eletromagnetic compalibility)EMC(eletromagnetic compalibility)定 义定 义 EMC指电子线路、设备、系统相互不影响，从电磁的角度具有相容性的状态。指电子线路、设备、系统相互不影响，从电磁的角度具有相容性的状态。 设备内电路模块之间的相容性设备内电路模块之间的相容性 设备之间的相容性设备之间的相容性 系统之间的相容性系统之间的相容性 EMI电磁干扰：电磁干扰：即处在一定环境中设备或系统，在正常运行时，不应产生超过相应标准所要求的电磁能量即处在一定环境中设备或系统，在正常运行时，不应产生

38、超过相应标准所要求的电磁能量 EMS电磁敏感度电磁敏感度：即处在一定环境中设备或系统，在正常运行时，设备或系统能承受相应标准规定范围内的电磁能量干扰，或者说设备或系统对于一定范围内的电磁能量不敏感，能按照设计性能保持正常的运行；即处在一定环境中设备或系统，在正常运行时，设备或系统能承受相应标准规定范围内的电磁能量干扰，或者说设备或系统对于一定范围内的电磁能量不敏感，能按照设计性能保持正常的运行；电 磁 兼 容 设 计 的 目 的电 磁 兼 容 设 计 的 目 的电 磁 兼 容 设 计 的 目 的电 磁 兼 容 设 计 的 目 的 设备内部的电路相互不产生干扰设备内部的电路相互不产生干扰 设备产

39、生的电磁干扰强度低于特点的极限值设备产生的电磁干扰强度低于特点的极限值 设备对外界的电磁干扰有一定的抵抗力设备对外界的电磁干扰有一定的抵抗力电 磁 兼 容 问 题 三 要 素电 磁 兼 容 问 题 三 要 素电 磁 兼 容 问 题 三 要 素电 磁 兼 容 问 题 三 要 素 三个要素缺一不可，少一个就构不成电磁兼容问题，所以要解决电磁兼容问题首先就要从这三个要素着手。我们注意到，耦合途径在这三个要素中处于关键的位置。对于一个具体的产品，耦合途径往往既是EMI信号的耦合途径，又是EMS信号的耦合途径。所以耦合途径对于电磁兼容问题有着更重要的意义。干扰源敏感（接收）装置耦合途径EMC/EMI E

40、MC/EMI 耦 合 通 道耦 合 通 道EMC/EMI EMC/EMI 耦 合 通 道耦 合 通 道 传导：公共电源、公共地线、互连线传导：公共电源、公共地线、互连线 辐射：通过空间传播，有三种模式辐射：通过空间传播，有三种模式 电场电场 磁场磁场 电磁场电磁场EMC/EMI EMC/EMI 解 决 方 法解 决 方 法EMC/EMI EMC/EMI 解 决 方 法解 决 方 法 屏蔽屏蔽：主要用于切断通过空间的静电耦合、感应耦合形成的电磁噪声传播途径，这三种耦合又对应于静电屏蔽、磁场屏蔽与电磁屏蔽、衡量屏蔽的质量采用屏蔽效能这一指标。 隔离隔离：是用于切断传导形式的电磁噪声的传播途径，例如

41、用继电器、隔离变压器或光电隔离器，其特点是可以将两部分电路的地线系统分隔开来，切断通过地阻抗进进行耦合的可能性。 接地接地：提供有用信号或无用信号、电磁噪声的公共通路。研究内容主要是如何正确布置地线、接地体的设计、地线在不同频率时的阻抗等等。 滤波滤波：是在频域上处理电磁噪声的一种技术，其特点是将不需要的一部分频谱滤掉。PCBPCB的的EMCEMC设 计 规 则设 计 规 则PCBPCB的的EMCEMC设 计 规 则设 计 规 则 (1)电路的合理布局 各功能单元电路要合理布局，模拟、数字单元分开；敏感电路与干扰源电路分开；电路布局紧凑，满足最小的电流回路要求。 布局安排时，要考虑使板上的信号

42、走线，特别是高速信号走线、大电流信号走线的距离尽可能短。 旁路电容和去藕电容应该靠近IC的电源管脚。 器件布局安排时，要尽可能避免高速信号的镜像电流流入到敏感电路的区域里，避免数字电路的镜像电流流入到的模拟区域里。尤其在A/D、D/A转换芯片区域附近要慎重考虑。 PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ）PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ） (2)PCB层的选择 由于地平面能为高频信号提供最小的环路面积，因此能有效的减小PCB上电路的差模辐射。故增加地平面可以有效的减小PCB的EMI辐射。 主电源尽可能与其对应地

43、相邻，以形成平面滤波电容的效应。 高速时钟线和高速数据地址线要有完整的地平面。 对于高速电路的印制板，通常将地平面作为板上最大的平面，一般可采用 20H 的规则来处理，即电源面至少缩进地平面 20H（H：板层厚）。 PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ）PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ） (3)PCB走线设计 时钟和布线长度超过2000mil的高速数据地址线尽量走在内层，且靠近地平面走线，尽可能在一层或邻近的两层信号层里走线，减少过孔的数量，禁止跨多层走线。 高速差分信号线和类似信号线，尽可能在单板上同层、

44、等长、对称、就近平行地走线。 尽量使板上的信号走线构成的回路面积尽可能小。 如果单板上存在地分割，则跨分割平面走线的信号线应必须在连接桥上或靠近连接点进行走线。 在PCB布线时有意将过孔错开，在一排总线打过孔换层的地方要尤其注意，不要形成隔离带，以保证电源地层的连续。PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ）PCBPCB的的EMCEMC设 计 规 则 （ 续 ）设 计 规 则 （ 续 ） (4)其他措施 器件选型时在满足功能和时序的要求下，尽量选择边沿速度较慢的器件。 连接到外部的信号使用铁氧体或低通滤波器等信号滤波器，减少通过电缆引入的EMI问题。 系统

45、中没有严格时间配合关系的电路最好使用单独的时钟，这样EMI频谱的谱线会增加，但幅度不会增加。前言信号完整性（Signal Itegrity）概念信号完整性（Signal Itegrity）原理信号完整性仿真技术信号完整性工程设计应用目 录目 录目 录目 录信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用目前SI研究部主要有以下几种世界流行的仿真工具：Allegro : Candence 推出的信号完整型分析工具Hspice：Av

46、ant！公司推出的仿真工具。XTK： Viewlogic公司推出的信号完整性分析工具包Ansoft: Ansoft公司推出的三维场提取工具以上软件的具体使用方法请参考SI研究部的培训教材。信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用优缺点分析：Allegro :Allegro的仿真模块和PCB设计集成在同一个界面内，特点是简单，无论前仿真还是后仿真，都能方便的同时交互进行PCB设计和仿真验证，支持IBIS行为模型，仿真速度快

47、。但对高速率信号及接插件模型分析，精度有限。对于单板分析来说，不失为一个较好的分析工具。Hspice: Hspice是基于电路级分析的工具，采用器件的Spice模型，分析速度慢、计算精度最高，但和通用的PCB设计工具没有接口，所有的拓扑结构需要手工编辑，比较麻烦；而且器件的Spice模型索取需要一定的时间。主要可以应用于高速背板与接插件信号排布分析。信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用 优缺点分析：XTK: XTK仿

48、真工具和Allegro一样基于行为级模型（IBIS）的仿真，提供核通用PCB设计工具的接口，仿真精度较高，分析速度较快，由于XTK是专门的SI分析工具，所以在仿真的灵活性方面比较优越。主要应用在PCB板设计中或设计完成后的信号质量分析。它的前仿真功能较弱Ansoft: Ansoft软件目前主要应用于接插件参数的提取，芯片的封装参数也正在进行研究。此外，对传输线的分布参数模型、过孔模型的提取精度也较高。信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具 类 型 与 使 用信 号 完 整 性 分 析 工 具

49、 类 型 与 使 用其他SI分析软件： VIEWLOGIC的QUIET Expert给高速复杂度的PCB板设计提供快速，智能化的EMC/EMI评估。QUIET Expert具有先进的分析内核和基于规则的EMC准则，能迅速对故障进行描述并找到解决问题的最有效办法。 HyperLynx的Line Sim与Board Sim可以对拓扑结构进行分析，并可以进行差模EMC仿真分析。前 仿 真前 仿 真前 仿 真前 仿 真准备并验证模型编辑网络可能的拓扑结构通过信噪仿真找出最佳的拓扑结构和端接匹配方案通过时序分析得出最大和最小的走线长度限制综合考虑时序和噪声的限制，拟出PCB布局布线指导后 仿 真后 仿 真后 仿 真后 仿 真仿真关键走线网络的信号质量状况，验证是否满足器件的信号完整性要求分析各高速网络的走线长度是否满足时序限制要求对不满足要求的网络提出解决方案分析改进循环，直至所有网络满足信号完整性要求结 束 语结 束 语结 束 语结 束 语谢谢！