《第8章存储器与可编程逻辑器件》由会员分享，可在线阅读，更多相关《第8章存储器与可编程逻辑器件（149页珍藏版）》请在金锄头文库上搜索。
1、第8章 存储器与可编程逻辑器件存储器与可编程逻辑器件内容提要：内容提要： 存储器是计算机和数字系统不可缺少的重要设备，可编程逻辑器件是目前数字系统设计的主要逻辑器件。本章首先介绍存储器的基本概念，各种存储器的工作原理以及存储器容量的扩展方法。然后介绍可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）的电路结构和应用。最后简述CPLD、FPGA和在系统编程（ISP）技术的基本思想。 旗烦饮导煮桩刮诊员洋猿缴玫粹笑严奖桌缎颜金砍情托株喷忠聊妈梯阉敏第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件18.1存储器概述存储器概述 主要内容：主要内容：存储器的分类、相关概念存储器的主要技术指标跃鞍科
2、览缉汰葵誓法塔蘸含设廉锭临笋泞彼棵秸棺已沦墙镀砾恨蝉妮崭贩第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件28.1.1 存储器分类存储器分类 存储器是一种能存储大量二进制信息的半导体存储器，随着微电子技术的发展，半导体存储器以其容量大、存取速度快、可靠性高、外围电路简单、与其它电路配合容易等特点，在计算机和数字系统中得到了广泛的应用。它用来存放程序和大量的数据，是计算机和数字系统中非常重要的组成部分。按照存储器的性质和特点分类，存储器有不同的分类方法。 诗掠垒炬丝逝编宫火岂婴锋酋脂甄扩峻澡谗氟稚台惑扰势姜汤桔凿忠硕哮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件3根据存储器存
3、取功能的不同分类根据存储器存取功能的不同分类 存储器可分为只读存储器只读存储器（Read-Only Memory，简称ROM）和随机存取存储器随机存取存储器（Random Access Memory，简称RAM）。 只读存储器在正常工作状态时，只能从中读取数据，而不能写入数据。ROM的优点是电路结构简单，数据一旦固化在存储器内部后，就可以长期保存，而且在断电后数据也不会丢失，故属于数据非易失性存储器。其缺点是只适用于存储那些固定数据或程序的场合。 随机存取存储器与只读存储器的根本区别在于：随机存储器在正常工作状态时可随时向存储器里写入数据或从中读出数据，在存储器断电后信息全部丢失，因此RAM也
4、称为易失性存储器。灾挨挝裁寿犹将菱恢掠谰郡始衣洲哄申峰易杀近联馏检汗公喂呢俘刻赦俐第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件4根据存储器制造工艺的不同分类 存储器可分为双极型存储器双极型存储器和MOS型型存储器存储器。双极型存储器以TTL触发器作为基本存储单元，具有速度快、价格高和功耗大等特点，主要用于高速应用场合，如计算机的高速缓存。MOS型存储器是以MOS触发器或MOS电路为存储单元，具有工艺简单、集成度高、功耗小、价格低等特点，主要用于计算机的大容量内存储器。奖言珍砚占飞一汝抓斥蜡帜贺朋副泡扑喂辫以琳短博挑矩伦茹潜杆焕耳瞄第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑
5、器件5根据存储器数据的输入根据存储器数据的输入/输出方式不同分类输出方式不同分类 存储器可分为串行存储器和并行存储器。存储器可分为串行存储器和并行存储器。串行存储器中数据输入或输出采用串行方式，串行存储器中数据输入或输出采用串行方式，并行存储器中数据输入或输出采用并行方式。并行存储器中数据输入或输出采用并行方式。显然，并行存储器读写速度快，但数据线和地显然，并行存储器读写速度快，但数据线和地址线占用芯片的引脚数较多，且存储容量越大，址线占用芯片的引脚数较多，且存储容量越大，所用引脚数目越多。串行存储器的速度比并行所用引脚数目越多。串行存储器的速度比并行存储器慢一些，但芯片的引脚数目少了许多。存
6、储器慢一些，但芯片的引脚数目少了许多。毕效秘是胶脓挟彦纶停农彭挖忧喜挑鞠丢粥澳船泪琢评札范烫均铸襟坦劝第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件68.1.2 存储器的相关概念半导体存储器的核心部分是“存储矩阵存储矩阵”，它由若干个“存储单元存储单元”构成；每个存储单元又包含若干个“基本存储单元基本存储单元”，每个基本存储单元存放1位二进制数据，称为一个“比特比特”。通常存储器以“存储单元”为单位进行数据的读写。每个“存储单元”也称为一个“字字”，一个“字”中所含的位数称为“字长字长”。图8-1为一个64位存储器的结构图，64个正方形表示该存储器的64个“基本存储单元”，每4个“基
7、本存储单元”构成1个“存储单元”，故该存储器有16个“字”，其“字长”为4。这样的存储器称为164存储器。驮胰牧头酚厚淄急愚内帖彬邑辟糜客财萄讣浚叶括伶枫氮乱馏碴摹气画屋第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件7地址Y0Y1位D位C位B位A位D位C位B位AX0X1X2X3X41101X51001X6X7图图8-1 64位存储器结构位存储器结构峨献响肿晃瓮汽莲苛履绸背进暗褪湾描攒众岳凋果地冈扑批四平呜柜襄绎第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件88.1.3 存储器的性能指标 存储器的性能指标很多，例如存储容量、存取速度、封装形式、电源电压、功耗等，但就实际应用而
8、言，最重要的性能指标是存储器的存储容量和存取时间。下面就这两项性能指标的具体情况予以说明。 1存储容量 存储容量是指存储器能够容纳的二进制信息总量，即存储信息的总比特数，也称为存储器的位容量。存储器的容量=字数（m） 字长（n）。设存储器芯片的地址线和数据线根数分别是p和q，则该存储器芯片可编址的存储单元总数即字数为，字长为q 。该存储器芯片的容量为 q位。例如：容量为4K8位的存储器芯片有地址线12根，数据线8根。 危阻彪蛾连复颧茬趟屎蚤暴汾颐晶湃扒釜侨拈昏耪堵蒜畔盗匙札遵仁侦缆第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件92存取速度存储器的存取速度可用“存取时间”和“存储周期”
9、这两个时间参数来衡量。“存取时间”（Access Time）是指从微处理器发出有效存储器地址从而启动一次存储器读/写操作，到该操作完成所经历的时间。很显然，存取时间越短，则存取速度越快。目前，高速缓冲存储器的存取时间已小于20ns，中速存储器在60ns到100ns之间，低速存储器在100ns以上。“存储周期”（memory cycle）是连续启动两次独立的存储器操作所需的最小时间间隔。由于存储器在完成读/写操作之后需要一段恢复时间，所以存储器的存储周期略大于存储器的存取时间。如果在小于存储周期的时间内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。戚叹租坞嚷郧孙心苍庙拔饿档迭江蜀姆
10、德矢静概擅批涵尔邪戊定蚂疯入镣第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件108.2随机存取存储器（随机存取存储器（RAM）主要内容：主要内容：lRAM的分类与结构的分类与结构l静态静态RAM（SRAM）lSRAM的存储单元的存储单元l动态动态RAM（DRAM）lDRAM的存储单元的存储单元 甩运烫添方芹异静筑信夹斥偿羽藏粕寨讼膘零耿滞赣高窿羡爪恫执巨求唾第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件118.2.1 RAM分类与结构分类与结构 1RAM分类分类随机存储器也叫可读写存储器，它可分为双极型和随机存储器也叫可读写存储器，它可分为双极型和MOS型存储器。双极型存储
11、器由于集成度低、功耗大，在型存储器。双极型存储器由于集成度低、功耗大，在微型计算机系统中使用不多。目前可读写存储器微型计算机系统中使用不多。目前可读写存储器RAM芯片芯片几乎全是几乎全是MOS型的。型的。MOS型型RAM按工作方式不同又可分按工作方式不同又可分为静态为静态RAM（Static RAM）和动态）和动态RAM（Dynamic RAM）。）。静态静态RAM使用触发器作为存储元件，因而只要使用使用触发器作为存储元件，因而只要使用直流电源，就可存储数据。动态直流电源，就可存储数据。动态RAM使用电容作为存储单使用电容作为存储单元，如果没有称为刷新的过程对电容再充电的话，就不能元，如果没有
12、称为刷新的过程对电容再充电的话，就不能长期保存数据。当电源被移走后，长期保存数据。当电源被移走后，SRAM和和DRAM都会丢都会丢失存储的数据，因此被归类为易失性内存。失存储的数据，因此被归类为易失性内存。数据从数据从SRAM中读出的速度要比从中读出的速度要比从DRAM中读出的速中读出的速度快得多。但是，对于给定的物理空间和成本，度快得多。但是，对于给定的物理空间和成本，DRAM可可以比以比SRAM存储更多的数据，因为存储更多的数据，因为DRAM单元更加简单，单元更加简单，在给定的区域内，可以比在给定的区域内，可以比SRAM集成更多的单元。集成更多的单元。桶蒜凋蛋篇到袍糜讯困嚣馏滋娘陵得好庭乙
13、胖臆掺则闪田辛锣须屉梯骄完第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件12SRAM和DRAM可以进一步分为更多的类型，其分类结构如图8-2所示。图图8-2 RAM的分类的分类株卑邮式孙腐诱脂驯簇株载迄涧恤赣踊原盐潞堆受罗辕沿媳府谐铀腮促渺第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件132RAM的结构RAM电路通常由存储矩阵、地址译码器和读/写控制电路三部分组成，其电路结构框图如图8-3所示。 图8-3 RAM的电路结构框图揉贺曙幻田潦岛歹卑苟偿界落耗已墩梆半烤宁簧旅棠糙戒扎竞陶叫跌趋贸第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件14存储矩阵由许多结构相同的基
14、本存储单元排列组成，而每一个基本存储单元可以存储一位二进制数据（0或1），在地址译码器和读写控制电路的作用下，将存储矩阵中某些存储单元的数据读出或将数据写入某些存储单元。地址译码器通常有字译码器和矩阵译码器两种。在大容量存储器中常采用矩阵译码器，这种译码器是将地址分为行地址和列地址两部分，分别对行地址和列地址进行译码，由它们共同选择存储矩阵中欲读/写的存储单元。读/写控制电路的作用是对存储器的工作状态进行控制。为片选输入端，低电平有效，为读/写控制信号。当=0时，RAM为正常工作状态，若=1，则执行读操作，存储单元里的数据将送到输入/输出端上；若=0，则执行写操作，加到输入/输出端上的数据将写
15、入存储单元；当=1时，RAM的输入/输出端呈高阻状态，这时不能对RAM进行读/写操作。蓑阑嚎你矢辙躯报瘦悲却锋邓留分烂展笋蛛尽复猾溅帜氓基伊峭肃奠盂农第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件158.2.2 静态静态RAM（SRAM） 1SRAM的基本存储单元的基本存储单元静态静态RAM的基本存储单元通常由的基本存储单元通常由6个个MOS管组成，如管组成，如图图8-4所示。图中所示。图中T1、T2为放大管，为放大管，T3、T4为负载管，这为负载管，这4个个MOS管共同组成一个双稳态触发器。若管共同组成一个双稳态触发器。若T1导通，则导通，则A点点为低电平，这样为低电平，这样T2截
16、止，截止，B点为高电平，又保证点为高电平，又保证T1导通；导通；与此类似，与此类似，T1截止而截止而T2导通时，又是另一种稳定状态。导通时，又是另一种稳定状态。A点为高电平点为高电平B点为低电平代表点为低电平代表“1”，B点为高电平点为高电平A点为低电点为低电平时代表平时代表“0”，这个双稳态触发器可以保存一位二进制数据。，这个双稳态触发器可以保存一位二进制数据。图中图中T5、T6为本单元控制管，由为本单元控制管，由X地址译码线控制。地址译码线控制。T7和和T8为一列基本存储单元的控制管，由为一列基本存储单元的控制管，由Y地址译码线控地址译码线控制。显然，只有当制。显然，只有当X、Y地址译码线
17、均为高电平时，地址译码线均为高电平时，T5、T6、T7 和和T8管都导通，该基本存储单元的输出才能通过管都导通，该基本存储单元的输出才能通过T5、T6、T7 和和T8管和数据线接通。管和数据线接通。阎汤罕凋互掌渊困莽拉惶秘识泛烧醋顺洪杰唇匀暑莱曝酣柬概吓箔摔榜稿第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件16图图8-4 六管静态六管静态RAM基本存储单元基本存储单元章啼熊婉知阁朽诽首罢菇炯吏檀支姬辐鹰蔑陷咎椰拂瞧值救疫蜜浊鉴昭郁第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件17对基本存储单元写操作时，对基本存储单元写操作时，X、Y地址译码线均为高电平，使地址译码线均为高电
18、平，使T5、T6、T7 、T8控制管都导通。写入控制管都导通。写入“1”时，数据线时，数据线Di和上分别输入高、和上分别输入高、低电平，通过低电平，通过T7 、T5置置A点为高电平，通过点为高电平，通过T8、T6置置B点为低电平。点为低电平。当写信号和地址译码信号撤去后，当写信号和地址译码信号撤去后，T5、T6、T7 和和T8重新处于截止状态，重新处于截止状态，于是于是T1、T2、T3 、T4组成的双稳态触发器保存数据组成的双稳态触发器保存数据“1”。写入数据。写入数据“0”的过程与写入的过程与写入“1”时类似。时类似。对基本存储单元读操作时，对基本存储单元读操作时，X、Y地址线均为高电平，使
19、地址线均为高电平，使T5、T6、T7 、T8控制管导通。当该基本存储单元存放的数据是控制管导通。当该基本存储单元存放的数据是“1”时，时，A点的高点的高电平、电平、B点的低电平分别传给点的低电平分别传给Di和和 上，于是读出数据上，于是读出数据“1”。存储数。存储数 据被读出后，基本存储单元原来的状态保持不变。当基本存储单元存放据被读出后，基本存储单元原来的状态保持不变。当基本存储单元存放的数据是的数据是“0”时，其读操作与读出数据时，其读操作与读出数据“1”时类似。时类似。静态静态RAM存储电路存储电路MOS管较多，集成度不高，同时由于管较多，集成度不高，同时由于T1、T2管管必定有一个导通
20、，因而功耗较大。静态必定有一个导通，因而功耗较大。静态RAM的优点是不需要刷新电路，的优点是不需要刷新电路，从而简化了外部控制逻辑电路，此外静态从而简化了外部控制逻辑电路，此外静态RAM存取速度比动态存取速度比动态RAM快，快，因而通常用作微型计算机系统中的高速缓存。因而通常用作微型计算机系统中的高速缓存。袭蓑苇纂下戈路赐冀烘挑敢禄播鸟田泣饯广阮挂认箩惰硷邵函扶辕老橱贱第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件18 2存储矩阵存储矩阵 SRAM中的基本存储单元以行和列组织起来，中的基本存储单元以行和列组织起来，图图8-5为一个为一个n4阵列的基本阵列的基本SRAM阵列。行中所有阵
21、列。行中所有基本存储单元共享相同的行选择线。数据线的每一基本存储单元共享相同的行选择线。数据线的每一个集合（个集合（Di ， ）进入给定列中的每个单元中，并）进入给定列中的每个单元中，并经过数据输入经过数据输入/输出缓冲器和控制电路，成为单个输出缓冲器和控制电路，成为单个数据线的一个输入或输出（数据数据线的一个输入或输出（数据I/O）。）。擅肝鸳关松谋哄查醇歪供魄先椽辑途膏雪箩迅趣诊散刹齿筷份陶徐讼窄徽第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件19图图8-5 基本基本SRAM阵列阵列顺重育簧挛吵舵伍硒斑旺粗只贿桌继湍邓拨哗晋姐埔困摈挞篡墟才少誊联第8章存储器与可编程逻辑器件第8章
22、存储器与可编程逻辑器件20 3静态静态RAM芯片举例芯片举例 常用的静态常用的静态RAM芯片主要有芯片主要有6116、6264、62256、628128等，下面简单介绍等，下面简单介绍6116芯片。芯片。6116芯片是芯片是2K8位的位的高速静态高速静态CMOS可读写存储器，片内共有可读写存储器，片内共有16384个基本存储个基本存储单元。在单元。在11条地址线中，条地址线中，7条用于行地址译码输入，条用于行地址译码输入，4条用条用于列地址译码输入，每条列地址译码线控制于列地址译码输入，每条列地址译码线控制8个基本存储单个基本存储单元，从而组成了元，从而组成了128128的存储单元矩阵。的存储
23、单元矩阵。 6116的引脚如图的引脚如图8-6所示，在所示，在24个引脚中有个引脚中有11条地址线条地址线(A0A10)、8条数据线（条数据线（IO1IO8）、）、1条电源线条电源线(Vcc)和和1条地线条地线(GND)，此外还有，此外还有3条控制线：片选线条控制线：片选线 、输出允许输出允许 、写允许、写允许 。 、 和和 的组合决定了的组合决定了6116的工作方式，如表的工作方式，如表8-1 所示。所示。汾陵蔷弯慎检惹叭拥骚燃浆破窟棱夸亩批驰洛发砍肌颠康涛茁敏嚎赋乍基第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件21表8-1 6116芯片的工作方式 图8-6 6116芯片引脚图
24、工作方式001读010写1未选刨慌应礁亡于辕姓轰怀嘱汰屋髓篮犀淌抒替峡油桐抿肢霓沾烯舟影啥咀淹第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件228.2.3 动态动态RAM（DRAM） 与静态与静态RAM一样，动态一样，动态RAM也是由许多基本存储也是由许多基本存储单元按行、列形式构成的二维存储矩阵。在基本存储单单元按行、列形式构成的二维存储矩阵。在基本存储单元电路中，二进制信息保存在元电路中，二进制信息保存在MOS管栅极电容上的，管栅极电容上的，电容上充有电荷表示电容上充有电荷表示“1”，电容上无电荷表示，电容上无电荷表示“0”，即动，即动态态RAM是利用电容存储电荷的原理来保存信息
25、的。是利用电容存储电荷的原理来保存信息的。 早期曾有早期曾有“4管动态管动态RAM基本存储单元电路基本存储单元电路”和和“3管管动态动态RAM基本存储单元电路基本存储单元电路”。这两种电路的优点是外。这两种电路的优点是外围控制电路比较简单，读出信号的幅度也比较大，缺点围控制电路比较简单，读出信号的幅度也比较大，缺点是电路结构不够简单，不利于提高集成度。目前，动态是电路结构不够简单，不利于提高集成度。目前，动态RAM基本存储单元是由一个基本存储单元是由一个MOS管和一个小电容构成，管和一个小电容构成，故称为故称为“单管动态单管动态RAM基本存储单元电路基本存储单元电路”，其结构如，其结构如图图8
26、-7所示。所示。寸油锚岩整枷盾婶酥归截桔楼言凑占珊租窒扇衅侯瓮赂逆旗涧狄阑吧杭滥第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件23图图8-7 单管动态单管动态RAM基本存储单元电路基本存储单元电路埃阴甚毡枕柱佳瑶亲蹦爱罩邓结么缎尊墟日熔心矣幢隔痢燕氦框臣尾聘隋第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件24 对单管动态对单管动态RAM存储电路进行读操作时，通过存储电路进行读操作时，通过“行地址行地址译码器译码器”使某一条行选择线为高电平，则该行上所有基本存使某一条行选择线为高电平，则该行上所有基本存储单元中的储单元中的MOS管管T导通。这样，各列上的刷新放大器便导通。这样
27、，各列上的刷新放大器便可读取相应电容上的电压值。刷新放大器灵敏度很高，放可读取相应电容上的电压值。刷新放大器灵敏度很高，放大倍数很大，可将电容上的电压转换为逻辑大倍数很大，可将电容上的电压转换为逻辑“1”或或“0”，并，并控制将其重写到存储电容上。控制将其重写到存储电容上。“列地址译码器列地址译码器”电路产生列电路产生列选择信号，使选中行和该列上的单管动态选择信号，使选中行和该列上的单管动态RAM存储电路受存储电路受到驱动，从而输出数据。到驱动，从而输出数据。 在进行写操作时，被行选择信号、列选择信号所选中在进行写操作时，被行选择信号、列选择信号所选中的单管动态的单管动态RAM存储电路的存储电
28、路的MOS管管T导通，通过刷新放大导通，通过刷新放大器和器和T管，外部数据输入管，外部数据输入/输出线上的数据被送到电容输出线上的数据被送到电容C上保上保存。存。侍稚酞郡着擒蝗蔓股何就国您示星闭水虞戈防入恬络沁央窄撞颈涪澡哩怪第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件25 由于任何电容均存在漏电效应，所以经过一段时间后由于任何电容均存在漏电效应，所以经过一段时间后电容上的电荷会流失殆尽，所存信息也就丢失了。尽管每电容上的电荷会流失殆尽，所存信息也就丢失了。尽管每进行一次读写操作实际上是对单管动态存储电路信息的进行一次读写操作实际上是对单管动态存储电路信息的一次恢复或增强，但是读写
29、操作的随机性不可能保证在一次恢复或增强，但是读写操作的随机性不可能保证在一定时间内内存中所有的动态一定时间内内存中所有的动态RAM基本存储单元都会有读基本存储单元都会有读写操作。对电容漏电而引起信息丢失这个问题的解决办写操作。对电容漏电而引起信息丢失这个问题的解决办法是定期地对内存中所有动态法是定期地对内存中所有动态RAM存储单元进行刷新存储单元进行刷新(refresh)，使原来表示逻辑，使原来表示逻辑“1”电容上的电荷得到补充，而电容上的电荷得到补充，而原来表示逻辑原来表示逻辑“0”的电容仍保持无电荷状态。所以刷新操作的电容仍保持无电荷状态。所以刷新操作并不改变存储单元的原存内容，而是使其能
30、够继续保持原并不改变存储单元的原存内容，而是使其能够继续保持原来的信息存储状态。来的信息存储状态。劲窄蓬屯棍幼吓瞄尽芒脉葡镶脸疑右骗檬兴怠蓖莹奸匡女可嵌程潦斤吭琼第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件26 刷新是逐行进行的，当某一行选择信号为高电平时，刷新是逐行进行的，当某一行选择信号为高电平时，选中了该行，则该行上所连接的各存储单元中电容上的电选中了该行，则该行上所连接的各存储单元中电容上的电压值都被送到各自对应的刷新放大器，刷新放大器将信号压值都被送到各自对应的刷新放大器，刷新放大器将信号放大后又立即重写到电容放大后又立即重写到电容C。显然，某一时间段内只能刷新。显然，某
31、一时间段内只能刷新某一行，这种刷新操作只能逐行进行。由于按行刷新时列某一行，这种刷新操作只能逐行进行。由于按行刷新时列选择信号总是为低电平，则由列选择信号所控制的选择信号总是为低电平，则由列选择信号所控制的MOS管管不导通，所以电容上的信息不会被送到外部数据输入输不导通，所以电容上的信息不会被送到外部数据输入输出线上。出线上。 一个由单管基本存储单元电路及相关外围控制电路构一个由单管基本存储单元电路及相关外围控制电路构成的动态成的动态RAM存储阵列如图存储阵列如图8-8所示。由该图可见，整个存所示。由该图可见，整个存储阵列由储阵列由1024行、行、1024列构成，具有列构成，具有1M1组织的组
32、织的1048576位（位（1M位）位）DRAM的方块图，图中深灰色的方块表示刷新的方块图，图中深灰色的方块表示刷新逻辑。逻辑。绷陛鹰瞩游筑跋发钾叔碧湛保琢醇认舀阐顽瘴废片邯聋豪澎因现楞闰必县第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件27图图8-8 动态动态RAM存储器阵列存储器阵列油殆恋辉什朴屿缠扦撮戊取晃扭掸霖厅闺淄磨昌滇几授舍虎芒穴勋甥史镭第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件28 与静态与静态RAM相比，动态相比，动态RAM基本存储基本存储单元所用的单元所用的MOS管少，从而可以提高存储管少，从而可以提高存储器的存储密度并降低功耗。动态器的存储密度并降低功
33、耗。动态RAM的缺的缺点是存取速度比静态点是存取速度比静态RAM慢，需要定时刷慢，需要定时刷新，因此须增加相应的刷新支持电路。但由新，因此须增加相应的刷新支持电路。但由于于DRAM的高存储密度、低功耗及价格便的高存储密度、低功耗及价格便宜等突出优点，使之非常适用于在需要大容宜等突出优点，使之非常适用于在需要大容量的系统中用作主存储器。现代计算机均采量的系统中用作主存储器。现代计算机均采用各种类型的用各种类型的DRAM作为可读写主存。作为可读写主存。嘻痒苹蜘魔涕束衰续浪先瘁蛋镇艺卷普章犁甭筒们沪丽蕾垫漾峡旬掀僵果第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件29 8.3 只读存储器（只
34、读存储器（ROM） 主要内容：主要内容： ROM的分类与结构 掩膜ROM及其存储单元 可编程ROM及其存储单元 可编程ROM的应用琐釜拙骚鹰唾这咯停凉儡众乌暮洲拜忠膛芽冤吱译钩慨吴删甥纽肇脚衙炊第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件308.3.1 ROM分类与结构分类与结构 1ROM分类分类 ROM是存储固定信息的存储器，与RAM不同，ROM中的信息是由专用装置预先写入的，在正常工作过程中只能读出不能写入。ROM属于非易失性存储器，即信息一经写入，即便掉电，写入的信息也不会丢失。ROM的用途是用来存放不需要经常修改的程序或数据，如计算机系统中的BIOS程序、系统监控程序、显示
35、器字符发生器中的点阵代码等。ROM从功能和工艺上可分为掩膜ROM、可编程的PROM、EPROM和EEPROM等几种类型，其分类结构图如图8-9所示。报善座股绰焕伪空嘎暮扳座综粮紫嘿踪萎掐惰碌芳蚀昏戈锻翌噶齿览讫霖第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件31图图8-9 ROM的分类的分类斥井炼岸锋须拟疥踞贝倦童狼馋祁柑钨更旬烬矽韩吧雅驾烛崭菇执廷丢拭第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件32 2ROM的结构的结构 ROM的电路结构如图的电路结构如图8-10所示，由存储矩阵、所示，由存储矩阵、地址译码器和输出控制电路三部分组成。地址译码器和输出控制电路三部分组成。
36、 图图8-10 ROM的电路结构框图的电路结构框图怕磅寐盏渐寥能谍七区依囊觉拜揽朽货禽励欲嚏捧蓄峡茬列腻某严刨郊校第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件33 存储矩阵由许多基本存储单元排列而成。基本存储矩阵由许多基本存储单元排列而成。基本存储单元可以由二极管构成，也可以由双极型三极存储单元可以由二极管构成，也可以由双极型三极管或管或MOS管构成。每个基本存储单元能存放一位管构成。每个基本存储单元能存放一位二进制信息，每一个或一组基本存储单元有一个对二进制信息，每一个或一组基本存储单元有一个对应的地址。应的地址。 地址译码器的作用是将输入的地址译成相应的地址译码器的作用是将输入
37、的地址译成相应的控制信号，利用这个控制信号从存储矩阵中选出指控制信号，利用这个控制信号从存储矩阵中选出指定的单元，将其中的数据从数据输出端输出。定的单元，将其中的数据从数据输出端输出。 输出控制电路通常由三态输出缓冲器构成，其输出控制电路通常由三态输出缓冲器构成，其作用有两个：一是提高存储器的承载能力，二是实作用有两个：一是提高存储器的承载能力，二是实现输出三态控制，以便与系统总线连接。现输出三态控制，以便与系统总线连接。硅帝残戚宪斧雄逃瘁沁泳墩磕绪考热招圣税徽缝舔钠康牺棉汰跌亲灌溯刮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件348.3.2 掩膜掩膜 ROM 掩膜式掩膜式ROM通
38、常采用通常采用MOS工艺制作。在芯片制造厂工艺制作。在芯片制造厂家生产时，根据用户提供的要写入家生产时，根据用户提供的要写入ROM的数据或程序采的数据或程序采用二次光刻板的图形（掩膜）将其直接写入（固化），用二次光刻板的图形（掩膜）将其直接写入（固化），因此称为掩膜因此称为掩膜ROM。掩膜。掩膜ROM中的内容制成后用户则中的内容制成后用户则不能修改，只能读出。不能修改，只能读出。 图图8-11所示是一个简单的所示是一个简单的44位的位的MOS型型ROM存储存储矩阵，采用单向（横向）译码结构，两位地址线矩阵，采用单向（横向）译码结构，两位地址线A1A0译译码后产生的码后产生的4个输出分别对应个输
39、出分别对应4条字线（条字线（W0W3），可分），可分别选中别选中4个个ROM存储单元之一，每个存储单元存储单元之一，每个存储单元4位，分别位，分别对应于对应于4条位线（条位线（D3D0）。字线和位线的交叉处有的连）。字线和位线的交叉处有的连有有MOS管，有的没有连接管，有的没有连接MOS管。管。办督诌寅溃猫墙昌渍蹬宣天惧芦再矣欧雁供韩狄贯师交鸥双民甩趁辗告表第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件35图图8-11 44位的位的MOS型型ROM存储矩阵存储矩阵儿帕铝昔饯购停督勘青早扁脐锐耽忧娜陪宁胁渺纤惹涧杠窑堵匀羽相条途第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件3
40、6 若输入的地址线若输入的地址线A1A0=00，则地址译码，则地址译码器对应于字线器对应于字线W0的输出为高电平，从而使该的输出为高电平，从而使该字线上连接的字线上连接的MOS管导通，相应的位线（管导通，相应的位线（D3和和D0）输出为）输出为0；相反，该字线上未连接；相反，该字线上未连接MOS管的相应位线（管的相应位线（D2和和D1）输出为）输出为1。整。整个存储矩阵的内容如表个存储矩阵的内容如表8-2所示。所示。碉谓檬吓酒藩仲钞抡裳恶寒墨朽府仑餐奸桑崎彝绥鹅陆屋赴悍祷擒吓瑟反第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件37表8-2 掩膜ROM存储矩阵的内容 位单元D3 D2 D
41、1D000110101012101030000召蔽痪娜最梳缎奏恃哉约巾舰贰贡电晃兄吸笆奠纺翘穿狮同奋惠憾逗敌讽第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件38 掩膜式掩膜式ROM的主要特点是：的主要特点是：l存储的内容由制造厂家一次性写入，存储的内容由制造厂家一次性写入，写入后便不能修改，灵活性差；写入后便不能修改，灵活性差；l存储内容固定不变，可靠性高；存储内容固定不变，可靠性高；l少量生产时造价较高，因而只适用于少量生产时造价较高，因而只适用于定型批量生产。定型批量生产。亡酷饲轴耐垃代跪元景立七矾灰墟价让蛇采糠触茹赴趴谆兢盯句芥糜瓷娱第8章存储器与可编程逻辑器件第8章存储器与可
42、编程逻辑器件39 例例8-1 利用掩膜利用掩膜ROM，实现，实现4位二进制码到格雷码位二进制码到格雷码变换编程。变换编程。 解：解：4位二进制码变换成格雷码如表位二进制码变换成格雷码如表8-3所示。实现所示。实现转换的转换的ROM的矩阵图如图的矩阵图如图8-12所示。所示。表表8-3 二进制码到格雷码转换表二进制码到格雷码转换表二进制数格雷码二进制数格雷码BBBBGGGGBBBBGGGG000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101
43、111010010111010011111000峨溺贾型太逼礼拢牲叛净沦傍娇震滇娥魄书叭悯渐助嘉煌原用荔锦湍雇篷第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件40图图8-12 例例8-1 二进制数到格雷码变换的二进制数到格雷码变换的ROM表示方法表示方法桌乖讥抉肢疤秩丧瑞蓖政响拎抽陛发就糙惕范处逢靳睁衡纹璃札粕窜重芯第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件41 8.3.3 可编程可编程 ROM 可编程可编程ROM便于用户根据自己的需要来写便于用户根据自己的需要来写入特定的信息，厂家生产的可编程入特定的信息，厂家生产的可编程ROM事先事先并不存入任何程序和数据，存储矩阵
44、的所有行、并不存入任何程序和数据，存储矩阵的所有行、列交叉处均连接有二极管、三极管或列交叉处均连接有二极管、三极管或MOS管。管。可编程可编程ROM出厂后用户可以利用芯片的外部出厂后用户可以利用芯片的外部引脚输入地址，对存储矩阵中的二极管、三极引脚输入地址，对存储矩阵中的二极管、三极管或管或MOS管进行选择，使其写入特定的二进管进行选择，使其写入特定的二进制信息。根据存储矩阵中存储单元电路的结构制信息。根据存储矩阵中存储单元电路的结构不同，可编程的不同，可编程的ROM有有PROM、EPROM和和EEPROM等三种。等三种。闸澄兢金薯爵孝滦桶目娱墙譬奔试貉跪芽咽频诀哇蹋对众屿蚕涟岭怨驻帆第8章存
45、储器与可编程逻辑器件第8章存储器与可编程逻辑器件42 1可编程可编程ROM（Programmable ROM，简称，简称PROM） PROM与掩模ROM所不同的是芯片在出厂时，所有的存储单元均被加工成同一状态“0”或“1”，用户可根据需要通过编程器将某些存储单元的状态变成另一状态“1”或“0”。但这种编程只能进行一次，一旦编程完毕，其内容便不能重写。 PROM的存储单元通常有两种电路形式：一种是由二极管构成的结击穿型电路；另一种是由晶体三极管组成的熔丝烧断型电路，其结构示意图如图8-13所示。棚竖懂式冉蛀柄且障渐侍洛拎应募估哇瞅康款肿烽盘低菲叫汰篓亏南关暇第8章存储器与可编程逻辑器件第8章存储
46、器与可编程逻辑器件43图图8-13 击穿型和熔丝型存储单元电路击穿型和熔丝型存储单元电路糙骨渝点葱敞秽俘徘椰皱韶二锰条敲向锁稿忍痕看泵秀脱诊剔玖宗刽横按第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件44 击穿型击穿型PROM中，每个存储单元都有两中，每个存储单元都有两个背靠背的二极管如图个背靠背的二极管如图8-13（a）所示。这）所示。这两个二极管将字线和位线断开，相当于每个两个二极管将字线和位线断开，相当于每个存储单元都存入存储单元都存入“0”。用户在编程时，可根。用户在编程时，可根据需要对选中的存储单元加上一个高电压和据需要对选中的存储单元加上一个高电压和大电流，将其反向二极管击
47、穿，仅剩下一个大电流，将其反向二极管击穿，仅剩下一个正向导通的二极管，这时位线和字线接通，正向导通的二极管，这时位线和字线接通，该存储单元相当于存有信息该存储单元相当于存有信息“1”。因此，这。因此，这种编程是一次性的。种编程是一次性的。藻磺追晤星依饺澎烽筒甄僧牧罩娩钢炔痪称屯维熬希爸成宋猪罕钞攒汲姜第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件45 熔丝型熔丝型PROM中，每个存储单元都有一个中，每个存储单元都有一个带熔丝的晶体三极管，其连接图如图带熔丝的晶体三极管，其连接图如图8-13（b）所示。用户编程是逐字逐位进行的，根据需要所示。用户编程是逐字逐位进行的，根据需要写入的信息
48、，按字线和位线选择某个存储单元，写入的信息，按字线和位线选择某个存储单元，通过施加规定宽度和幅度的脉冲电流，将该连通过施加规定宽度和幅度的脉冲电流，将该连接三极管发射极的熔丝熔断，使该存储单元的接三极管发射极的熔丝熔断，使该存储单元的状态被改变成与原状态相反的状态。熔丝熔断状态被改变成与原状态相反的状态。熔丝熔断后，便不可恢复，显然，编程也是一次性的。后，便不可恢复，显然，编程也是一次性的。 PROM编程虽然是由用户而不是生产厂家编程虽然是由用户而不是生产厂家完成，增加了灵活性，但编程是一次性的，且完成，增加了灵活性，但编程是一次性的，且可靠性较差，目前已很少使用。可靠性较差，目前已很少使用。
49、附坍捣屉备令屠就侥娄卞软垣根锚墩削次俭榴条零臼凌先鉴秃餐缩涪伴践第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件46 2可擦可编程可擦可编程ROM（Erasable PROM，简称，简称EPROM） EPROM作为一种可以多次擦除和重写的作为一种可以多次擦除和重写的ROM，克服，克服了掩膜式了掩膜式ROM和和PROM只能一次性写入的缺点，满足了实只能一次性写入的缺点，满足了实际工作中需要多次修改程序或数据的可能，前提条件是存际工作中需要多次修改程序或数据的可能，前提条件是存储矩阵中现有的程序或数据必须首先擦除。因此，储矩阵中现有的程序或数据必须首先擦除。因此，EPROM使用比较广泛。使
50、用比较广泛。 EPROM芯片上方有一个石英玻璃窗口，当用一定波长芯片上方有一个石英玻璃窗口，当用一定波长(如如2537A)一定光强一定光强(如如12000wcm2)的紫外线透过窗口照的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射使浮栅恢复初态。一般照射2030分钟后，读出各单元的分钟后，读出各单元的内容均为内容均为FFH，说明，说明EPROM中内容已被擦除。中内容已被擦除。臭膘跪端遮经祸廖侍锭戏蜒臆先噬养窍认垒坯吼撰赠冯骆秸确叼惭仲虫闲第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件47
51、 EPROM的擦除和编程写入是采用专门的编程器设备完成的。因此，对于编程好的EPROM要用不透光的胶纸将受光窗口封住，以保护芯片不受荧光或太阳光的紫外光照射而造成信息丢失。太阳光大约在一周内可擦除EPROM，而室内荧光大约在三年内可擦除EPROM。 图8-14是紫外EPROM（UV EPROM）的外观图，上面的透明石英玻璃窗口是识别UV EPROM的标志。图图8-14 紫外紫外EPROM（UV EPROM）的外观图）的外观图先烹基尝斩喧广撒窿主澈悸介留锁岩毕叫琅难士善脸攘豫定象老幢卵某健第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件48 常用的常用的EPROM有有2716（2K8位）
52、、位）、2732（4K8位）、位）、2764（8K8位）和位）和27512（64K8位）等。图位）等。图8-15所示是容量为所示是容量为8K8位的位的2764的引脚图。图中，的引脚图。图中，VPP为编程电源，为编程电源， 为为片选信号，片选信号， 为编程脉冲信号，为编程脉冲信号， 为输出允许信号，为输出允许信号，A0A12为地址信号，为地址信号，D0D7为数据信号。有关该为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站芯片的详细使用方法见芯片技术手册或登录网站http:/查看。查看。炕渔惊磨蒙虹肾债订宗舞桶仇慷正疤棕隘俭猪奴锹冗页航救羔观佩室毯囱第8章存储器与可编程逻辑器件第8章存
53、储器与可编程逻辑器件49图图8-15 EPROM2764的外部引脚图的外部引脚图漓微雨鸦窗崔赌魄撞踪茸咕颗戎甘春皑侦燥煌篓鸡侵掳陡判煌语剖刃逗侧第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件50 3电可擦可编程电可擦可编程ROM （Electrically EPROM） EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器（或板卡）上拔下来利用紫外线光源擦除后重写，因而给实际应用带来不便。 电可擦除可编程只读存储器EEPROM也称E2PROM。与EPROM擦除时把整个芯片的内容全变成“1”不同，EEPROM的擦除可以按字节分别进
54、行，这是EEPROM的优点之一。字节的编程和擦除都只需10ms，并且不需要将芯片从机器上拔下以及诸如用紫外线光源照射等特殊操作，因此可以在线进行擦除和编程写入。这就特别适用于现代嵌入式系统中用EEPROM保存一些偶尔需要修改的少量数据。诧嫂羚寞有对翰填丈葵再钟藩固鸽疾拜卒月腿团入剂婆屉奇耀翁耀粤膜斋第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件51 为了编程和擦除的方便，有些EEPROM芯片把其内部存储器分页(或分块)，可以按字节擦除、按页擦除或整片擦除，对不需要擦除的部分，可以保留。 常见的EEPROM芯片有2816、2832、2864、28256等。图8-16所示的是容量为32K
55、8位的28256芯片的引脚图 。图中， 为片选信号。 为写控制信号， 为输出允许信号，A0A14为地址信号，D0D7为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站http:/查看。庚跑符宰厅秆装桂篷腿刚减矣禹履糟列蔷续歌誉滨庸冕缨羞谎虞瘦屋博道第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件52图图8-16 EEPROM28256的外部引脚图的外部引脚图 残参趋辟数哦湃鬃泊张聘励鳃砂墩穗意雅服贷钡熬总锤僧球舵晤抄役候廓第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件53 8.3.3 可编程可编程 ROM的应用的应用 从逻辑器件的角度理解，可编程ROM的基本结构是由
56、一个固定连接的与门阵列（相当于一个译码器）和一个可编程的或门阵列（存储矩阵）所组成，如图8-17所示。n个输入为ROM的地址线，m个输出为ROM的数据线。图图8-17 PROM方框图方框图兼撅琴困滁玖躬柱哑模猪森铡姬次税霄胺己胜脱尾可渠恩向酒滴炊载悸遮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件54 图8-18所示是一PROM 的结构示意图，与图8-17相对应。图中的与门阵列构成一个两变量的地址译码器： 上述关系出厂前已固定，用户不能改变。图中的或门阵列可由用户进行编程（即使各线的交叉点连接或不连接）来实现各数据输出Di ( i = 03 ) 与译码器输出W0 、W1 、W2及 W
57、3之间的或逻辑关系。徊趴充芍屯惶笔拖谰映添衅弦胆鲸兔瓢猿雍蕴淮刁尺吝们二络犹刊耪钦忿第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件55图图8-18 PROM的点阵表示图的点阵表示图网芋耪犬郎孕锁滑程躯枣灶核绣土渝巴蛋献跌希扦雅纤胰毛址牺抱醛腕昆第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件56 若将存储器的地址线作为输入变量，将存储器的数据线作为输出变量，则地址线经与门阵列可产生输入变量的全部最小项，每一个输出变量就是若干个最小项之和。因而任何形式的组合逻辑电路均能通过对ROM进行编程来实现。 由此可知，采用n位地址输入、m位数据输出的可编程ROM，可以实现一组任何形式的n
58、变量的组合逻辑电路，这个原理也适用于RAM。 在用PROM实现逻辑函数时，通常采用一种简化的画法，即将或门阵列中Wi线和Dj 线 的交叉处用“*”点表示可编程连接点，存储的信息为“1”；不画点表示此处不连接，此图也称为点阵图。撇么犀叫洁遏厄最事泳诣伍摊点芝扶扔幂又叔昌匣豺寻冲琅矮冯厘密踪偶第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件57 例8-2 用PROM设计一个比较器，比较两个两位二进制数A1A0和B1B0的大小。 当 A1A0B1B0时 F1(AB1B0时，F2(AB)=1； 当 A1A0=B1B0时，F3(A=B) =1。 解：根据题意，可列真值表表8-4 ： 根据表8-4
59、，可得到输出函数表达式： F1(AB)=m（4，8，9，12，13，14） F3(A=B)=m（0，5，10，15）酶悔坷砖睡刽滋笋箭雀呻韵踞拱长蜕挛享嵌乡涂笋壹续避健盎殊疥衡错稗第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件58输 入输 出A1 A0 B1 B0F1(AB) F3(A=B)0 0 0 00 0 10 0 0 11 0 00 0 1 01 0 00 0 1 11 0 00 1 0 00 1 00 1 0 10 0 10 1 1 01 0 00 1 1 11 0 01 0 0 00 1 01 0 0 10 1 01 0 1 00 0 11 0 1 11 0 01 1 0
60、 00 1 01 1 0 10 1 01 1 1 00 1 01 1 1 10 0 1 表表8-4 比较器比较器的真值表的真值表 漓料梭酣蛤慕肠搔咏堤替腊歇蚂专渗渐璃揖汞靖席厦羌冻须擞者亢素捞超第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件59 由此可知，此比较器应采用4位地址输入、3位数据输出的PROM来实现。根据以上表达式，可画出PROM的点阵图，如图8-19所示。图图8-19 例例8-2 PROM点阵图点阵图钢芝日钢昌刺崭渴谋申厚弘酬守奢亡掂盏吭速锥外廖彤臃扯芯衙疾诸于杖第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件608.4 快闪存储器（快闪存储器（Flash Me
61、mory）主要内容主要内容:l快闪存储器的电路结构快闪存储器的电路结构l快闪存储器芯片应用举例快闪存储器芯片应用举例l快闪存储器与其它存储器的比较快闪存储器与其它存储器的比较 钩脊急产氓希凑沮庇膛蒲筹阎哟邱棠冀路诽雁翻丸念硅蚜下釉忆赐伶吼据第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件618.4.1 快闪存储器的电路结构快闪存储器的电路结构 快闪存储器也是一种电可擦写的存储器，有人也简称快闪存储器也是一种电可擦写的存储器，有人也简称之闪存（之闪存（Flash Memory）。所谓）。所谓flash是指数据可以轻易地是指数据可以轻易地被擦除。从基本工作原理上看，闪存属于被擦除。从基本工
62、作原理上看，闪存属于ROM型存储器，型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器它又相当于随机存储器RAM。从这个意义上说，传统的。从这个意义上说，传统的ROM与与RAM的界限和区别在闪存上已不明显。的界限和区别在闪存上已不明显。 闪存基本存储单元的等效电路如图闪存基本存储单元的等效电路如图8-21所示。它由一个所示。它由一个浮栅浮栅MOS管所构成，若浮栅上保存有电荷，则在源（管所构成，若浮栅上保存有电荷，则在源（S）、）、漏（漏（D）极之间形成导电沟道，达到一种稳定状态，可以定）极之间形成导电沟道，达到一种
63、稳定状态，可以定义该基本存储单元电路保存信息义该基本存储单元电路保存信息“0”，如图，如图8-21(a)所示所示,；若；若浮栅上没有电荷存在，则在源、漏之间无法形成导电沟道，浮栅上没有电荷存在，则在源、漏之间无法形成导电沟道，为另一种稳定状态，可以定义它保存信息为另一种稳定状态，可以定义它保存信息“1”, 如图如图8-21(b)所示。所示。饺填传磷獭溉侠肌疆糠陈描伶碘暴晾惟廓慈输猿术绞臻渡拉卢讫怔棵揍炮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件62图图8-21 基本存储单元的等效电路基本存储单元的等效电路乞舍缘遇眠俭套窿夏炮私愚攀栋奔筒胜继细淫畔呻厢宦呐瀑辐蘸座锻插页第8章存储器
64、与可编程逻辑器件第8章存储器与可编程逻辑器件63 上述两种稳定状态（上述两种稳定状态（“0”、“1”）可以相互转换：状态）可以相互转换：状态“0”到状态到状态“1”的转换过程是将浮栅上的电荷移走的过程。的转换过程是将浮栅上的电荷移走的过程。若在源极与控制栅极之间加上一个正向电压若在源极与控制栅极之间加上一个正向电压VSG=12V（或（或其它规定值），则浮栅上的电荷将向源极扩散，从而导致其它规定值），则浮栅上的电荷将向源极扩散，从而导致浮栅的部分电荷丢失，不能在源、漏极之间形成导电沟道，浮栅的部分电荷丢失，不能在源、漏极之间形成导电沟道，由此完成状态转换，该转换过程称为对闪存的擦除；相反，由此完
65、成状态转换，该转换过程称为对闪存的擦除；相反，当要进行状态当要进行状态“1”到状态到状态“0”的转换时，在控制栅与源极之的转换时，在控制栅与源极之间加上一个正向电压间加上一个正向电压VSG，而在漏极与源极之间加上一个，而在漏极与源极之间加上一个正向电压正向电压VSD，并保证，并保证VSGVSD，此时，来自源极的电荷，此时，来自源极的电荷将向浮栅扩散，使浮栅带上电荷，于是漏、源之间形成导将向浮栅扩散，使浮栅带上电荷，于是漏、源之间形成导电沟道，由此完成状态转换，该转换过程称为对闪存的编电沟道，由此完成状态转换，该转换过程称为对闪存的编程。进行通常的读取操作时只需撤消程。进行通常的读取操作时只需撤
66、消VSG，加上一个适当，加上一个适当的的VSD 即可。据测定，浮栅上的编程电荷在正常使用条件即可。据测定，浮栅上的编程电荷在正常使用条件下可以保存下可以保存100年而不丢失。年而不丢失。 窄高蝴吩馁巢狮绎鹅赊汰颁处蚂撑屿墒疫纶吃罚池益撒悼几炒渺迪拼门颅第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件64 由于闪存只需一个晶体管即可保存一位二进制信息，由于闪存只需一个晶体管即可保存一位二进制信息，因此可实现很高的信息存储密度。这与因此可实现很高的信息存储密度。这与DRAM电路有些类电路有些类似，不过由于在似，不过由于在DRAM中用于存储信息的小电容存在漏电中用于存储信息的小电容存在漏电现
67、象，现象， 所以需动态刷新电路不断对电容进行电荷补偿，否则所以需动态刷新电路不断对电容进行电荷补偿，否则所存信息将会丢失。而闪存并不需要刷新操作即可长久保所存信息将会丢失。而闪存并不需要刷新操作即可长久保存信息。存信息。 由于闪存在关掉电源后保存在其中的信息并不丢失，由于闪存在关掉电源后保存在其中的信息并不丢失，所以它具有非易失性存储器的特点。如上所述，对其擦除所以它具有非易失性存储器的特点。如上所述，对其擦除和编程时只需在浮栅和编程时只需在浮栅MOS管的相应电极之间加上合适的正管的相应电极之间加上合适的正向电压即可，可以在线进行擦除与编程，所以它又具有向电压即可，可以在线进行擦除与编程，所以
68、它又具有EEPROM的特点。总之，闪存是一种具有较高存储容量、的特点。总之，闪存是一种具有较高存储容量、较低价格、可在线擦除与编程的新一代读写存储器。它的较低价格、可在线擦除与编程的新一代读写存储器。它的独特性能使其广泛应用于包括嵌入式系统、仪器仪表、汽独特性能使其广泛应用于包括嵌入式系统、仪器仪表、汽车器件以及数码影音产品中。车器件以及数码影音产品中。袒贫赋驹泰箩比夷琳书驰倘支披掺察弃易纺锁砧毗挽武杀硒提博片函是妙第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件65 快闪存储器芯片的品种型号很多，表8-5列出了28F系列的几种典型芯片的型号、位密度及存储容量。表8-5 几种典型的闪存
69、芯片Flash密度（位）容量（字节）28F256256K32K28F512512K64K28F0101M128K28F0202M256K边穿苹阀益芯炽水碱紧惮臭娱唉从河轰蜘诉读邹昌益榜连佯糙索堑逢滑掷第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件66 我们以表8-5中28F256为例作简要的介绍。28F256是一种采用CMOS工艺制造的容量为32K字节的闪存芯片，芯片采用32引脚的双列直插式封装（DIP）。图8-22为28F256芯片引脚示意图。图中， VPP为编程电源，A0A14为15位地址信号，D0D7为8位数据输入/输出信号， 为写控制信号， 为输出允许信号， 为片选信号。有关
70、该芯片的详细使用方法见芯片技术手册或登录网站http:/查看。禄裁呜螺数由勃隘委三松罗挨耐屡豺玩呢塑瘩食珐坦彝伐艾凝嗓衅俱除泛第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件67图图8-22 闪存闪存28F256引脚信号框图引脚信号框图裕叹鞘卢辫枷鼓甄钉呵菌剧惩渭黄厢镑丰圃予囚崇十仙沦钮涕欲墅斧时艳第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件688.4.2 闪存与其它存储器的比较闪存与其它存储器的比较 1闪存与闪存与ROM、EPROM和和EEPROM比较比较 ROM是高密度、非易失性设备，但是，一旦编程后，ROM的内容就不能更改了。EPROM也是高密度、非易失性设备，虽然能
71、改写，但必须将其移出系统并使用专用的紫外线擦除器来擦除。EEPROM比ROM、EPROM具有更加复杂的单元结构，并且它的密度并不是太高，尽管它可以在不移出系统的情况下进行重编程，但由于它的低密度，每位的成本比ROM或者EPROM高许多。 闪存可以非常容易地在系统内部进行重新编程。这是因为闪存具有单个晶体管单元，本质上是一种可读/写存储器，且闪存的密度可以和ROM、EPROM媲美。闪存也是非易失性的存储器，在断电的情况下，存储的信息可以保存100年。棕每腹粉缎盐屹阐肆燕义址按柏借称鄙违释钩丽哟涨肠庸量桨细矢箭官黄第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件69 2闪存与闪存与SRAM
72、、DRAM比较比较 SRAM和DRAM都是易失的读/写存储器，需要常态电源来保持它所存储的信息。除此之外，SRAM的密度相对较低；对DRAM虽然有较高的密度，但需要经常刷新来保存数据，刷新需要功耗，因此在许多应用中，为防止数据丢失，对于DRAM使用如硬盘之类的备份存储。 闪存具有比SRAM、DRAM更高的密度，并且是非易失性的，不需要刷新电路。一般来说，闪存要比等价的DRAM耗费较少的电量，并且在许多应用中可以用来取代硬盘；朗潦眩即窜胡宴稼代抬疥搀梢科斗猪认邢洲跪侄搞责丽肘一拥曹恐芯甚彬第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件70表8-6对几种类型存储器的比较进行了总结。 表8
73、-6 几种类型存储器的比较内存类型内存类型非易失性非易失性高密度高密度一个晶体管一个晶体管单元单元系统内部写系统内部写能力能力闪存是是是是SRAM不是不是不是是DRAM不是是是是ROM是是是不是EPROM是是是不是EEPROM是不是不是是怂搅朱商惋椽屏蛛刺峦距云辣磁痒弗妨彼摩织睬痞贷菠娶繁轮谩砒贞烁褥第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件71 8.5 存储器的扩展存储器的扩展主要内容主要内容:l存储器的位扩展方法存储器的位扩展方法l存储器的字扩展方法存储器的字扩展方法颧缘佳互慕利打凰川项踏勤遥宰当蚂乡沥别通彤石队舆赏粟码匙戮净肉钥第8章存储器与可编程逻辑器件第8章存储器与可编
74、程逻辑器件72 对于一片存储器，其容量总是有限的。在实对于一片存储器，其容量总是有限的。在实际应用中，若要构成更大容量的存储器，就需际应用中，若要构成更大容量的存储器，就需要将若干片要将若干片ROM（或（或RAM）组合起来，这就）组合起来，这就是存储器的扩展。存储器的扩展方法有：字扩是存储器的扩展。存储器的扩展方法有：字扩展方法和位扩展方法。展方法和位扩展方法。 扩展存储器所需要的芯片的数量为：总容量扩展存储器所需要的芯片的数量为：总容量除以单片存储器的容量。除以单片存储器的容量。眼赌凉拦姐匙臼驴陡者鸟浸蜀奇檬氓沽加拘姑踩虹绦福窑盗透旋槐套锑熙第8章存储器与可编程逻辑器件第8章存储器与可编程逻
75、辑器件73 8.5.1 存储器的位扩展法存储器的位扩展法 存储器的位扩展法也称为位并联法。存储器的位扩展法也称为位并联法。采用这种方法构成存储器时，各存储器芯采用这种方法构成存储器时，各存储器芯片连接的地址信号是相同的，而存储器芯片连接的地址信号是相同的，而存储器芯片的数据线则分别作为扩展后的数据线。片的数据线则分别作为扩展后的数据线。扩展后的存储器实际上没有片选的要求，扩展后的存储器实际上没有片选的要求，只进行数据位的扩展，整个存储器的字数只进行数据位的扩展，整个存储器的字数与单片存储器的字数是相同的。在存储器与单片存储器的字数是相同的。在存储器工作时，各芯片同时进行相同的操作。工作时，各芯
76、片同时进行相同的操作。工舰调州白权秦化捎铀辑稽睦罕限誓事泥冻御参急涉库哉瞻暇仟湍渺赎颐第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件74 例例8-4 用用10248位的位的RAM扩展成容量为扩展成容量为102416位的存储器。位的存储器。 解：需要的芯片数量为 102416 /10248=2片 连接的方法非常简单，只需将2片的所有地址线、 、 分别并联起来，并引出所有的数据线就行了。其连接图如图8-23所示。ROM芯片的位扩展方法和RAM完全相同。远炼糙兹声匡鞋疥照环绦橇稳贞泰杭甥喝及杉葡鸟砧慧变耀嫩善扫螺舜驮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件75图8-23 例
77、8-4 RAM的位扩展连接图施葛吟麻正识揍愧到妄汞息简畏听嚷忘佛剖维邯芬涨厉耸拿妈佳疾凝档产第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件76 8.5.2 存储器的字扩展法存储器的字扩展法 存储器的字扩展法也称为地址串联法。采用这种方法构成存储器时，只在字的方向上进行扩展，而存储器的位数不变。整个存储器位数等于单片存储器的位数。扩展的方法是将地址分成两部分，一部分低位地址和每个存储器芯片的地址并联连接，另一部分高位地址通过片选译码器译码后与各存储器的片选信号连接，各存储器的数据线中对应位连接在一起。 在存储器工作时，由于译码器的输出信号任何时刻只有一位输出有效，因此根据高位地址译码产
78、生的芯片控制信号只能选中一片存储器，其余未选中的存储器芯片不参加操作。揪芒耪骡袍铜止谗吗坪路誉舌琶蚤驻倍盾耘揩组叙背纽蒂偶赎矛老掘暴祥第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件77 例例8-5 用用2568位的位的RAM扩展成容量为扩展成容量为1K8位位的存储器。的存储器。 解：需要的芯片数量为解：需要的芯片数量为 1K8 /2568=4片，其片，其连接图如图连接图如图8-24所示。所示。 上述扩展法同样也适用于ROM电路的扩展。如果一片ROM或RAM的字数和位数都不够用，则需要进行字、位扩展，字、位扩展的方法是先进行位扩展（或字扩展）再进行字扩展（或位扩展），这样就可以满足更大
79、存储容量的要求。舍虫成拽率惠捆炙低咕贯靖亭干耙臭饱噶挫肘忍讯蔑堂坯驼烟批硷爪钢兵第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件78 图图8-24 例例8-5 RAM的字扩展连接图的字扩展连接图酒让眼嚼脑屉旬析今营弦弊鸥昂恤盲丽要估啮破苯捂幢畅兔戍殿荆沿迁跑第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件79 8.6 可编程阵列逻辑可编程阵列逻辑PAL 内容摘要内容摘要:lPLD的种类的种类lPLD的电路结构方框图的电路结构方框图lPAL的特点、电路结构和器件的特点、电路结构和器件l利用利用PAL器件实现组合逻辑电路器件实现组合逻辑电路l利用利用PAL器件实现时序逻辑电路器件实
80、现时序逻辑电路策盔晦塔烬排苗央叼蜂东咎悉痛明枷移供颈尤犁编梨劫伐羚禹铭击陡酝们第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件80 可编程逻辑器件（简称PLD）是一种由用户编程以实现某种逻辑功能的新型器件，它为多输入多输出的组合逻辑或时序逻辑电路提供了一体化的解决方案。在实际电路设计中，PLD可代替各种小规模和中规模集成电路，从而节省电路板空间、减少集成电路数目和降低成本。因此在数字电路及数字系统设计中得到了广泛应用。 前面介绍的PROM、EPROM和EEPROM都是可编程的，但通常不作为PLD的一类。可编程逻辑器件主要包括可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）、通用阵列逻
81、辑（GAL）、CPLD及FPGA等。胜末逆咙骤记翅堡坍八弥铅院鲜拜镍痕澳阜乘忍犀魔屹椰盆楼斋撂斗筑纸第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件81 所有PLD都由可编程阵列组成，有两类阵列：与门阵列和或门阵列。 （1）PLA由可编程与门阵列和可编程或门阵列组成，其电路结构方框图如图8-25所示。 （2）PAL由可编程与门阵列和带有输出逻辑电路的固定或门阵列组成，其电路结构方框图如图8-26所示。它是最常用的一次性可编程逻辑器件，采用双极型TTL或ECL制造工艺实现。 （3）GAL由可编程与门阵列和带有可编程输出逻辑电路的固定或门阵列组成，其电路结构方框图如图8-27所示。GAL与
82、PAL两者之间的区别为：GAL可以多次编程且带有可编程的输出逻辑电路。古短肃兴舱癣瓮起啦启寸麓缩砧仇蜜南蝇郧猿缉条个禁跃验璃废扎详庭看第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件82图8-27 GAL方框图图8-26 PAL方框图图8-25 PLA方框图驳暮鞘政耗洽闭祖汽诣板飞慌耕僧鹿绦瑶困就筐磨貌谅筑搁岗防皑壮果粳第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件83 由于PLD内部阵列的连接规模十分庞大，用传统的逻辑电路图很难描述，所以在以后的各节里采用了图8-28中所示的简化画法，这也是目前国际、国内通用的画法。图图8-28 PLD中各种门电路的简化表示法中各种门电路的
83、简化表示法跃荚烃鞠悄堪府斋震踪葬博夹挚朝骨屡幢遇牲慑奉梗大凋慌宙阜捍沟哎朗第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件84 8.6.1 PAL的电路结构的电路结构 PAL器件由可编程的与阵列、固定的或阵列和输出逻辑电路三部分组成。图8-29所示电路是PAL器件中最简单的一种电路结构形式，仅包含一个可编程的与阵列和一个固定的或阵列。 图8-29所示PAL为363，即有3个输入信号， 可编程6个与项，3个固定输出。用它可以实现3个3变量的逻辑函数。图图8-29 PAL的基本电路结构的基本电路结构蝶祟扮梗福安姆液咯兜羽伶肤赃嗜肿芥屎郊移筛幅廷廷钧痒硬平您森阎眷第8章存储器与可编程逻辑器件
84、第8章存储器与可编程逻辑器件85 例例8-6 试用试用363 PAL实现下实现下 列逻辑函数。列逻辑函数。 F0 = A B + F1 = B + A F 2 = A B C + 解：由于逻辑函数已经是最解：由于逻辑函数已经是最简的，故无需化简。而且是简的，故无需化简。而且是3个个3变量的逻辑函数，与项变量的逻辑函数，与项6个，个，这样，这样，363 PAL器件可以充器件可以充分得到利用。编程后的连接图分得到利用。编程后的连接图如图如图8-30所示。所示。图图8-30 例例8-6 PAL编程后的基本电路编程后的基本电路采议曝诈归擒市安鄂尖扦水纺文叔僻幽咏尔麻辨霜区散账左哼福弯遣颜姥第8章存储器
85、与可编程逻辑器件第8章存储器与可编程逻辑器件86 目前常见的PAL器件中，输入变量最多的可达20个，与阵列中与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的达16个。 为了扩展电路的功能并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构等几种类型。 秆图茹辈猎署矩乒湾恋蛙卸恶粕亢胀急莹防糠离勉琢十独联闯巫搜佃地斜第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件87 1. 专用输出结构专用输出结
86、构 前面介绍的图8-29所示电路就属于专用输出，它的输出端是与或门。另外，有的PAL还采用与或非门输出结构或互补输出结构。图8-31所示的PAL电路是与或非输出结构。专用输出结构PAL器件的特点是与阵列编程后，输出只由输入来决定，即输出端只能作输出用，因此，专用输出结构的PAL器件适用于组合逻辑电路的设计，故专用输出结构又称为基本组合输出结构。 专用输出结构的逻辑器件有PAL10H8、PAL14H4、AL10L8、PAL14L4、PAL16C1等。其中PAL10H8、AL14H4是与或门输出结构；PAL10L8和PAL14L4是与或非门输出结构；PAL16C1是互补输出结构，输出端同时输出一对
87、互补的信号。却牟送睬匠喧但闺啡亥酗浆谰窟篙愁准酬椅菱氦西款霖焕棋奸娟移夏城糕第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件88图8-31 PAL的与或非门结构待诸八浙肿想采妥与框裁么志账抬瑞穴腥屹穷框午滓倘食媒袄孺描意奈遵第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件89 2. 可编程输入可编程输入/输出结构输出结构 图8-32示出了PAL电路的可编程输入/输出结构（也称为异步I/O结构）。由图可看出：输出三态缓冲器的使能控制端由与或阵列的一个与项给出。编程时，当三态缓冲器的控制端为0时，三态缓冲器处于高阻态（EN=0），此时，I/O端可作为输入端使用，通过另一个缓冲器送到
88、与阵列中；当三态缓冲器的控制端为1时，三态缓冲器被选通，I/O端只能作输出端使用。此时，与I/O端连接的缓冲器作反馈缓冲器使用，将输出反馈至与门。根据这一特性，可通过编程指定某些I/O端的方向，从而改变器件输入/输出线数目的比例，以满足各种不同的需要。 可编程输入/输出结构的器件有PAL16L8（10个输入，2个输出，6个可编程I/O）、PAL20L10（12个输入，2个输出，8个可编程I/O）等。柱铸冉袒钢贸如蛊刃闲平严篓摘汪货荫韦清忻玫乘胰村奶尝滔洁赐庞聚趴第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件90图图8-32 PAL的可编程输入的可编程输入/输出结构输出结构褐借妆序巳奥
89、概桑执呛匣纺弄宅泛醉碎坊陈卫实蓟曼落研钳惫凝菌贵横松第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件91 3. 寄存器输出结构寄存器输出结构 PAL的寄存器输出结构如图8-33所示。由图看出，在输出三态缓冲器和与或阵列的输出之间加入了由D触发器组成的寄存器。同时，触发器的状态输出又经过互补输出的缓冲器反馈到与阵列。这样，PAL就有了记忆功能，从而满足了设计时序电路的要求。 PAL器件的型号不同，所带D触发器的个数不同。但是，各触发器受同一个时钟信号控制，各个触发器所接的三态缓冲器也受同一个使能信号控制。涟噬妨肇路茸主哉傻会孙腥撼援刁雏鹏医迹南掐遂生碧编梗俐呜竟贰岭伦第8章存储器与可编程
90、逻辑器件第8章存储器与可编程逻辑器件92图图8-33 PAL的寄存器输出结构的寄存器输出结构掇抱糙黑穗瘁耽谓端此搔朴岛榨蜒碴奴升喳廊累桔应晾皿妖刷摘诚贞蚀伪第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件93 寄存器输出结构的寄存器输出结构的PAL器件有器件有PAL16R8、PAL16R6、PAL16R4等。其中等。其中PAL16R8有有8个输入、个输入、8个个D触发器输出、触发器输出、8个反馈输入，个反馈输入，1个公共时钟和个公共时钟和1个公共选通控制信号。个公共选通控制信号。涂叮娟看册雹贴狮掩汽帅逞队尤臂蔚爷诱郧肘蜜政左刊佯枝呻眠馆翌狱渡第8章存储器与可编程逻辑器件第8章存储器与可
91、编程逻辑器件94 4. 异或输出结构异或输出结构 PAL的异或输出结构如图8-34所示。由图看出，它是将与阵列输出的与项分成两个或项，经异或后作为D触发器的输入，在CP的上升沿到达时，存入D触发器。这种结构和寄存器输出结构类似，不同的是在与或阵列的输出端增设了异或门。 异或输出结构的PAL器件有PAL20X10、PAL20X8、PAL20X4、等。其中PAL20X8有10个输入、8个异或门、8个D触发器、10个反馈输入，10个输入/输出、1个公共时钟和1个公共选通控制信号。枕抵博啡神莽氮欧跺瞥殊屁实礁飘醒滦舶享磋视离忌努蹿拾傈畏恭燥西椅第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件9
92、5图图8-34 PAL的异或输出结构的异或输出结构阐溶泵侣身努魂畏舜跌幂次皖糟雍版锁土恤虫稻抛赁滞监翟哮扒噎缘妈侣第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件96 PAL16L8器件简化的结构如图器件简化的结构如图8-35所示，它有所示，它有10个专个专用输入端（用输入端（I1 I10），），2个专用输出端（个专用输出端（O1、O2），以及），以及6个个可编程可编程I/O端（端（I/O1I/O6）。所以，它共有）。所以，它共有16个输入端，可个输入端，可以产生以产生32条列线作为输入信号。阵列中每一条行线对应一条列线作为输入信号。阵列中每一条行线对应一个与门，代表一个与项。该器件共
93、有个与门，代表一个与项。该器件共有64个与项，分成个与项，分成8组，组，各组通过一个固定为各组通过一个固定为7输入的或门形成输出函数，这些输出输入的或门形成输出函数，这些输出函数经三态反相缓冲器输出，共有函数经三态反相缓冲器输出，共有8个输出端，且低电平有个输出端，且低电平有效。效。 PAL16L8器件的型号定义如下：字母器件的型号定义如下：字母PAL代表该器件代表该器件所属类型；接下来的数字（所属类型；接下来的数字（16）代表与门阵列的输入端个）代表与门阵列的输入端个数（其中包括可编程为输入的数（其中包括可编程为输入的I/O端）；输入端个数后面的端）；输入端个数后面的字母代表输出的类型：字母
94、代表输出的类型：H指输出为高电平有效，指输出为高电平有效，L指输出为指输出为低电平有效，低电平有效，P指可编程极性；输出类型后面的数字（指可编程极性；输出类型后面的数字（8）代表输出端个数。代表输出端个数。 8.6.2 PAL器件举例器件举例嘘亮鼻漓灯媳匆报沂康堤昼湛冕醉慌冶芜岗刘豪滥碉伎筹尽径孤厌冷藻押第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件97图图8-35 PAL16L8结构图和引脚图结构图和引脚图雌槛蚊腋拔蛛弊泉氨钱眉败涨蜒枫紫沫烘呐棋肢罪菏几晨替掂享酷至帕簿第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件988.6.3 PAL器件的应用器件的应用 由于由于PAL
95、器件具有多种输出及反馈电路的结器件具有多种输出及反馈电路的结构，因此，可以很方便地用来实现各种组合和时构，因此，可以很方便地用来实现各种组合和时序逻辑电路。用序逻辑电路。用PAL器件进行逻辑电路设计时，器件进行逻辑电路设计时，一般先根据逻辑问题的描述求得最简的一般先根据逻辑问题的描述求得最简的“与或与或”逻逻辑函数，然后根据逻辑函数中的输入变量、输出辑函数，然后根据逻辑函数中的输入变量、输出变量、与项个数、状态个数等，选择合适的器件，变量、与项个数、状态个数等，选择合适的器件，并按函数表达式进行编程。并按函数表达式进行编程。檬祸简擒锐放棘拘簇硫追匡舅撅赖汾编款镀盏通椿门暮继郭圆几彩岂逆钙第8章
96、存储器与可编程逻辑器件第8章存储器与可编程逻辑器件99 例例8-7 选用选用PAL16L8设计一个代码转换电路，将设计一个代码转换电路，将4位二进位二进制代码转换成格雷码。制代码转换成格雷码。 解：设输入的4位二进制代码为ABCD，输出的4位格雷码为WXYZ，则有代码转换真值表如表8-7所示。 由真值表可写出输出函数表达式： W=m（8，9，10，11，12，13，14，15） X=m（4，5，6，7，8，9，10，11） Y=m（2，3，4，5，9，10，11，12，13） Z=m（1，2，5，6，9，10，13，14） 手桔陀解实调氮近诈涅止舔井武穴獭义萨濒抨丛会财代醋陨负燎椅贺诬抑第8章
97、存储器与可编程逻辑器件第8章存储器与可编程逻辑器件100表8-7 代码转换真值表输 入输 出输 入输 出A B C DW X Y ZA B C D W X Y Z0 0 0 00 0 0 01 0 0 01 1 0 00 0 0 10 0 0 11 0 0 11 1 0 10 0 1 00 0 1 11 0 1 01 1 1 10 0 1 10 0 1 01 0 1 11 1 1 00 1 0 00 1 1 01 1 0 01 0 1 00 1 0 10 1 1 11 1 0 11 0 1 10 1 1 00 1 0 11 1 1 01 0 0 10 1 1 10 1 0 01 1 1 11
98、0 0 0默财们豫奇讶症悬表裙逗县嫉仓声拔虽儿戒骡黍椅痢琉思弃柏扛教彻铰磊第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件101将逻辑函数化简后得：这是一组有4个输入变量，4个输出的组合逻辑函数。用一片PAL器件实现，就必须选用有4个以上输入端和4个以上输出端的器件，因此可选用PAL16L8，其电路图如图8-36所示。(此图仅画出了所用引脚的部分)屠头因山仅羌澜导系永喀陋槛闰却窘鹿为撼组使泉转绚检矛篓惯臆曾鸿谁第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件102图图8-36 例例8-7 编程后的逻辑图编程后的逻辑图萍旬扭弊龚尸撩吹持彭投涯暴管沪碰莆陪衡没霄优阔感赔意蛤览撂刺信
99、急第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件103 例例8-8 试用试用PAL设计一个具有清零和输出有三态功能的设计一个具有清零和输出有三态功能的4位加位加2计数器。计数器。 解：解：4位加位加2计数器的状态图如图计数器的状态图如图8-37所示。所示。砰披衅帜彻鳖剿嘱义匙格算车弘牵媚蠕臆乒谁臀腮凶座么迁讳粥拆淤蛋膝第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件104 如果用PAL器件实现这个计数器，则PAL至少应有4个触发器和相应的与或阵列。因此可选用PAL16R4。PAL16R4是一个有4个D触发器、8个变量输入端，4个可编程I/O端的器件。但是，PAL16R4的输出
100、端设置有反相三态缓冲器，所以4个触发器的Q输出端应与图8-37中的状态反相，即有图8-38。图8-38 反相后的状态图线港抢举丙彦圭酉腹寄疗丑尾其京子俗栋久蜡隐崩臃辆峙眶仪扰评移诬郭第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件105 根据图8-38，利用卡诺图化简可得状态方程： 从状态方程即可写出每个触发器的驱动方程。因为要求从状态方程即可写出每个触发器的驱动方程。因为要求计数器具有清零功能，且有进位输出。当计数器具有清零功能，且有进位输出。当R=1时，在时钟时，在时钟信号到来后将所有的触发器置信号到来后将所有的触发器置1，即，即Q3Q2Q1Q0=1111，反，反相后的输出得到相后
101、的输出得到Y3Y2Y1Y0=0000，实现了清零。于是修，实现了清零。于是修改后的驱动方程为：改后的驱动方程为：趾鞭卿雕旬攀剧孜透锡太毯珠牵芒康为沮鸽谈貉卞颖鳖铰恃痈柜畦祟氮撅第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件106进位输出信号：进位输出信号： 或或徒烁磕贱判筒昌筷烷谁倔窖已彩臭串洞自藐龙层茁磨献况陈蓝买职框津逸第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件107 按照驱动方程和进位输出函数编程后PAL16R4的逻辑图如图8-39所示。图中1脚接时钟输入，11脚接输出缓冲器的三态控制信号 ，2脚接R清零控制信号，正常计数时R应为低电平信号， 14、15、16、1
102、7脚分别为输出Y0 、Y1 、Y2 、Y3，18号脚为进位输出信号C。控瘪绊畸肩侈喳绊掏膊需网瞳瓤孔炔牙左傍侵全边殿症蹲雕羞眼血呆耕晴第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件108图8-39 例8-8的 阵列图呆兄吱想酉柒台削地俄灵坎媚橱嗅具偶鸥捌博下纸喘予即挖需悸嫩藏最壮第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件109 8.7 通用阵列逻辑通用阵列逻辑GAL主要内容主要内容:lGAL器件的特点器件的特点lGAL的电路结构的电路结构l利用利用GAL器件实现逻辑电路器件实现逻辑电路吊渡乓早脓报楔陈镁融砧议妆闻继出跨烦资戈件叉投湃陪瘁好好蹦谅涎哩第8章存储器与可编程逻
103、辑器件第8章存储器与可编程逻辑器件1108.7.1 GAL的性能特点的性能特点 GAL和和PAL相比，其主要特性表现在：相比，其主要特性表现在： （1）GAL的输出结构配置了输出逻辑宏单元OLMC（Output Logic Macro Cell），用户可以通过编程选择输出结构，它既可以编程为组合逻辑电路输出，又可以编程为寄存器输出；既可以输出低电平有效，又可以输出高电平有效等等。这样GAL器件就可以在功能上通过编程代替PAL的各种输出结构，从而增加了GAL使用的灵活性。 （2）GAL器件综合了EEPROM和CMOS技术，使得GAL器件在数秒之内即可完成芯片的擦除和编程，并可以反复改写，而且功耗
104、低、速度快。 （3）GAL的保密性好。GAL具有加密单元，可有效防止复制，增强了电路的保密性。 普通GAL器件的与阵列可以编程，或阵列不可编程，如GAL16V8、GAL20V8等。而新一代的GAL器件与或阵列均可编程，主要有GAL39V8。 脂苔芋俊愁践爽辫煽掩厩伞庙顿膀半讫乌奈胚姜鞘怖树结趟薯陶骡迁剃状第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件111 8.7.2 GAL的电路结构的电路结构 GAL器件型号的定义和器件型号的定义和PAL一样，也是根一样，也是根据输入端数和输出端数规模的不同来命名。如据输入端数和输出端数规模的不同来命名。如GAL16V8，其中，其中16表示最大输入
105、端数（它包表示最大输入端数（它包括可编程为输入的输出端），括可编程为输入的输出端），8表示输出端数，表示输出端数，V表示通过编程器编程的普通型。图表示通过编程器编程的普通型。图8-40是是GAL16V8的阵列结构图和引脚图。的阵列结构图和引脚图。 研俱旧拱胁还写债刀豪对佃捍殿允赵疵日蛀器劣饰盘凸紊障呸不口廉蝗郝第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件112图图8-40 GAL16V8的阵列结构与引脚图的阵列结构与引脚图瑰邓桥繁世盂虞胳麦餐乃八祭堵派桑患轨蓟拭硅巡紊挎寇是娟译题岛割识第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件113 从图从图8-40可知可知GAL16
106、V8由以下几部分组成：由以下几部分组成： （1）8个输入缓冲器和8个反馈输入缓冲器组成的与阵列。 与阵列中有64个与项，32个变量（8个输入变量的原变量和反变量，8个反馈输入变量的原变量和反变量），共有可编程单元2048个。所以GAL16V8最多有16个输入信号，8个输出信号。 （2）8个输出逻辑宏单元OLMC。 每个OLMC接有8个输入的或门，OLMC的输出和三态输出缓冲器相接。OLMC的作用是通过对其编程可使器件具有不同的逻辑功能，从而构成不同形式的输出结构。 （3）8个三态输出缓冲器、系统时钟CLK输入缓冲器和公共使能信号 的输入缓冲器。 （4）前3个和后3个输出端都有反馈线连接到邻近单
107、元OLMC。这些反馈线的作用可将邻近单元的输出信息反馈到与阵列，增强了器件的逻辑功能。恬劫廊貌糕规蕊梭丈拄蔚市潦弛灯等促闽酬近滴高努敷肮茧诣孪凤尔俭膘第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件114 8.7.3 输出逻辑宏单元输出逻辑宏单元OLMC 在在GAL16V8中，可以对所有可能的中，可以对所有可能的OLMC配配置进行分类，它有三种工作模式：简单模式、复杂置进行分类，它有三种工作模式：简单模式、复杂模式和寄存器模式。模式和寄存器模式。 时为寄存器模式；时为寄存器模式； 时为简单模式；时为简单模式； 时为复杂模式。时为复杂模式。AC1控制输入控制输入/输出的配置。输出的配置。
108、 GAL16V8的的OLMC逻辑框图如图逻辑框图如图8-41所示。所示。它主要由它主要由4部分组成：部分组成： （1）或门：每个）或门：每个OLMC包含或阵列中的一个包含或阵列中的一个8输入或门，或门的每一个输入对应一个乘积项（与输入或门，或门的每一个输入对应一个乘积项（与阵列中的一个输出），故或门的输出为若干个乘积阵列中的一个输出），故或门的输出为若干个乘积项之和。项之和。彭娶捐习楚突啊志旱求陈坡谍谈饶珊疗村陌墓茂蓑安貌羽霜话滩汉夷币配第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件115 （2）异或门：用于控制或门输出信号的极性，）异或门：用于控制或门输出信号的极性，当当XOR（n
109、）端为）端为1时，异或门起反相器作用；否时，异或门起反相器作用；否则为同相输出。其中则为同相输出。其中XOR（n）为结构控制字中的）为结构控制字中的1位，位，n为该为该OLMC的引脚号。这一特点使得的引脚号。这一特点使得GAL能够实现多于能够实现多于8个乘积项之和的逻辑功能，例如：个乘积项之和的逻辑功能，例如： 它有它有9个乘积项，而或门只有个乘积项，而或门只有8个输入端，可将它变换为：个输入端，可将它变换为： 则只有一个乘积项，通过对或门求反即可得到则只有一个乘积项，通过对或门求反即可得到Y。 （3）D触发器：锁存或门的输出状态，使触发器：锁存或门的输出状态，使GAL能能实现时序逻辑电路。实
110、现时序逻辑电路。 （4）4个数据选择器：从图中很容易看出它们的个数据选择器：从图中很容易看出它们的作用，在此不再详述。作用，在此不再详述。 酵奄拥歇汤励梳禁靡娟擞坠锁露画根三脑紧贿辟岿坞淖征友惰膘谜喳妥兄第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件116图图8-41 OLMC的逻辑框图的逻辑框图刺监蛾融广惟单捏栗荒衡像咒碴掷允项屑灭喇缓凰谤噬堡起簧忌适趟田甚第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件117 1寄存器模式下的寄存器结构 -SYN=0； -AC0=1； -XOR=0定义低电平输出有效； -XOR=1定义高电平输出有效； -AC1=0定义这个宏为输出结构；
111、-引脚1为寄存器输出结构的公共时钟 -引脚11为寄存器输出结构的公共使能端 ； -引脚1和11总是作为寄存器输出配置的公共时钟CLK和使能端 。 辖痪苟空茂除览摇草枉围堵呐丧代了赡殊闪讽伞经纠袄卿括翠靛爹酗攘劣第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件118图8-42 寄存器模式下寄存器结构的OLMC配置疼兢睡俱柳鸿蹋安考虑坡决锅沏怕附祁厘作适锯杀聊矮折戮婴茁菏墟寝订第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件119 2寄存器模式下的组合结构寄存器模式下的组合结构 -SYN=0； -AC0=1； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高
112、电平输出有效；定义高电平输出有效； -AC1=1定义此宏为输出结构；定义此宏为输出结构； -引脚引脚1和和11总是作为寄存器输出配置的公共时钟总是作为寄存器输出配置的公共时钟CLK 和使能端和使能端 。 厅敷然溉散豺滩买允削怎烙窑掠恩雁旁峦樊幂坤梭撰狮佐询腋讽妻柏羞恒第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件120图图8-43 寄存器模式下组合结构的寄存器模式下组合结构的OLMC配置配置读奖妄髓汁尿敢奇磕哦斥鸦据砸歹宴消誊贤尽骇锋途钎椿甘矗赏磨些伯丧第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件121 3复杂模式下的组合复杂模式下的组合I/O结构结构 -SYN=1； -
113、AC0=1； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高电平输出有效；定义高电平输出有效； -AC1=1； -引脚引脚1318可配置成这种功能（输入或输出）。可配置成这种功能（输入或输出）。肩掣绪嘱坝症锚扭彬溜四设礁靛屎斋廉窿估共浇霖操智拈贝天诀淳哉隙虹第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件122图图8-44 复杂模式下组合复杂模式下组合I/O结构的结构的OLMC配置配置锐橇视秀煞钠证替轰阁瑰扣闲吟类开编撞佰忘挚峭畸吱缺花澳捏曼瓢属畸第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件123 4复杂模式下的组合结构复杂模式下的组合结构 -SY
114、N=1； -AC0=1； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高电平输出有效；定义高电平输出有效； -AC1=1； -引脚引脚12和和19可配置成这种功能（仅作为输出）。可配置成这种功能（仅作为输出）。仪交惭剔址怎调斤烹几烤赤东庭沧缉臂审柔暴萝撮纶驮慑润皮朴洁殆厢桥第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件124图图8-45 复杂模式下组合结构的复杂模式下组合结构的OLMC配置配置疹乙惶格味乡附冈坎览稚摹暴砒篇奸卞演纬罕拈道诡剑伦曝汗佬或贸曰晦第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件125 5简单模式下的反馈组合输出结构简单模式下
115、的反馈组合输出结构 -SYN=1； -AC0=0； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高电平输出有效；定义高电平输出有效； -AC1=0 定义此宏结构；定义此宏结构； -除引脚除引脚15和和16外，其它引脚都可配置成这种功能（输入外，其它引脚都可配置成这种功能（输入 或输出）。或输出）。寓宋抡喜斩谐疾蔚我慢配碾祭紧苔憾猛炼叼砌厦胜炼斧春僚薪床啮番个买第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件126图图8-46 简单模式下反馈组合输出结构的简单模式下反馈组合输出结构的OLMC配置配置重田窝橱衷副蔡建捣纤润辣痉痰噬腆与拆拿矩费篮殆郸篇作耽躬芬醚序阂
116、第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件127 6简单模式下的组合输出结构简单模式下的组合输出结构 -SYN=1； -AC0=0； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高电平输出有效；定义高电平输出有效； -AC1=0定义此宏结构；定义此宏结构； -引脚引脚15和和16可配置成这种功能（仅作为输出）。可配置成这种功能（仅作为输出）。芽缓啃畦硬韩颅城崔收铃误劈数语辖呼陵蜀师哦躇彤搔搂喇糕超破腿阎窑第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件128图图8-47 简单模式下组合输出结构的简单模式下组合输出结构的OLMC配置配置葵颜碳喂字暗
117、伸灯截蓬凛持芯腹捶更睛抨哗警集帝蓑描豪掣饱如一闻诚电第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件129 7简单模式下的专用输入结构简单模式下的专用输入结构 -SYN=1； -AC0=0； -XOR=0定义低电平输出有效；定义低电平输出有效； -XOR=1定义高电平输出有效；定义高电平输出有效； -AC1=1定义此宏结构；定义此宏结构； -除引脚除引脚15和和16外，其它所有引脚都可配置成这种功能（仅外，其它所有引脚都可配置成这种功能（仅作为输入）作为输入） 骏抑毫捶鼓幕猛御兴诅耳战蚂寓禁岔捌管镑镍桂斑趴浩宽栖牧壬凑此俩院第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件130
118、图图8-48 简单模式下专用输入结构的简单模式下专用输入结构的OLMC配置配置尖邯构挣咋平蘸苇蒲裳可歼响攀啸卯甄撅伯董余怂辖蔑宵憎缕芋控际拖初第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件131 8.7.4 GAL器件的编程与开发器件的编程与开发 应用GAL可以设计组合逻辑电路或时序逻辑电路。进行电路设计时，必须使用相应的软件、硬件开发工具才能完成。随着EDA技术和可编程逻辑器件的发展，GAL器件的应用设计、调试工作可以在计算机上用软件来完成，并且对器件实现的功能可以像软件一样实时地加以编程和修改，从而使硬件系统具有软件一样的灵活性，为系统开发节约了成本，缩短了开发周期。 对于GAL
119、的电路设计，首先必须根据原始设计要求，在计算机上使用通用的HDL对电路功能进行描述，或应用专用的软件将逻辑电路的状态表、状态图或逻辑方程输入计算机；然后利用相应的软件工具进行验证、仿真、排错、优化和编译，生成熔丝图文件；最后的工作就是下载熔丝图文件。上述设计流程如图8-49所示。GAL器件除isp系列可在系统编程外，其它的GAL器件均需在编程器上进行编程。编程器将熔丝图文件按JEDEC格式的标准二进制代码写入所选GAL，即可实现预定的功能。迫静曾称拘射务酉坚绅底擞椅绿雁琅顷勇战择有弃伟匆添丹逊锡皖际泌妻第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件132图图8-49 GAL器件编程与
120、开发流程器件编程与开发流程 软件工具硬件工具捶袋忠啤坞哲版武绝危坡怕蚌色姿炕挣岩悲票涵害画筑操痴矣虫惕枝允凹第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件133 例8-9 试用一片GAL16V8实现基本逻辑门电路的功能。 解：（1）写出基本逻辑门电路的逻辑表达式：（2）用ABEL语言编写源程序：Module logic_gates A1,B1,A2,B2 pin 19,1,2,3； A3,B3,A4,B4 pin 4,5,6,7； A5,B5,A6,B6 pin 8,9,11,12； F1,F2,F3,F4,F5,F6 pin 13,14,15,16,17,18；肋爽臃蚀局紊惩掺周材
121、宽榔歇谢废豁袋绍溜稠阵芳线啥苔垂枯载辜茧榔棒第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件134 Equations F1=A1&B1； F2=A2#B2； F3=!(A3&B3)； F4=!(A4#B4)； F5=A5$B5； F6=!(A6$B6)； Test_vectors (A1,B1,A2,B2,A3,B3,A4,B4,A5,B5,A6,B6-F1,F2,F3,F4,F5,F6) 0,0,0,0,0,0,0,0,0,0,0,0-0,0,1,1,0,1； 0,1,0,1,0,1,0,1,0,1,0,1-0,1,1,0,1,0； 1,0,1,0,1,0,1,0,1,0,1,0-
122、0,1,1,0,1,0； 1,1,1,1,1,1,1,1,1,1,1,1-1,1,0,0,0,1； END机棘焉卢欧裂森僧沦黔竣劳拨慨木坑壹钻揭篮三童放脂拾筋序幕硼查簿榷第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件135 (3)用相关的软件开发工具对设计进行逻辑仿真，并最用相关的软件开发工具对设计进行逻辑仿真，并最终生成一个标准终生成一个标准JEDEC文件。文件。 （4）将上述）将上述JEDEC文件下载到编程器，对文件下载到编程器，对GAL16V8器器件进行编程。件进行编程。 （5）最后测试）最后测试GAL16V8器件是否实现了基本逻辑门电路器件是否实现了基本逻辑门电路的逻辑功能。
123、的逻辑功能。仰柿奠续肪牌缓会垂昧自烃香恍萝讣肯蓟挖醉酒尚将追泼熟压汗忿湃慕抡第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件1368.8 CPLD、FPGA和在系统编程技术简介和在系统编程技术简介 主要内容主要内容:lCPLD的基本特点和结构的基本特点和结构lFPGA的基本特点和结构的基本特点和结构lISP技术及其基本特点技术及其基本特点l现代电路与系统的设计方法现代电路与系统的设计方法 撤半筑治痕自执梳踏摘智卢攻敞仓睛咋阔炒恢啦糯亨键膀烫韭柔昔碰泽楞第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件137 CPLD和和FPGA是继是继PAL和和GAL后规后规模更大、密度更高的可
124、编程逻辑器件。模更大、密度更高的可编程逻辑器件。而在系统编程（而在系统编程（In-System Programmable，简称，简称ISP）技术是）技术是20世世纪纪90年代发展起来一种年代发展起来一种PLD新技术，新技术，ISP器件被誉为第四代可编程逻辑器件。这器件被誉为第四代可编程逻辑器件。这三种可编程的逻辑器件在数字系统设计三种可编程的逻辑器件在数字系统设计中各有优势。中各有优势。瑚婶性茄兔岁痈抑同吵音特落酱逝试晤樟比端徊威祟醒秉蛾隙涯弗哩概伊第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件138 8.8.1 CPLD简介简介 CPLD（Compliex Programmable
125、 Logic Device 复杂可编复杂可编程逻辑器件）是一种由多个程逻辑器件）是一种由多个SPLD（Simple Programmable Logic Device简易可编程逻辑器件，如：简易可编程逻辑器件，如：PAL、GAL、PROM等）交互连接在单个芯片上而组成的逻辑器件，具有等）交互连接在单个芯片上而组成的逻辑器件，具有复杂的复杂的I/O单元互连结构，可由用户根据需要生成特定的电路单元互连结构，可由用户根据需要生成特定的电路结构，可用来实现大逻辑功能，包括移位寄存器。结构，可用来实现大逻辑功能，包括移位寄存器。 可编程相互连接阵列（可编程相互连接阵列（PIA）逻辑阵列块）逻辑阵列块CP
126、LD主要由具主要由具有可编程相互连接的多组有可编程相互连接的多组PAL/GAL相似阵列组成，如图相似阵列组成，如图8-50中的通用方块图所示。每个中的通用方块图所示。每个PAL/GAL小组都称为一个逻辑阵小组都称为一个逻辑阵列块（列块（LAB）、功能块或者取决于特定设备上的一些相似词）、功能块或者取决于特定设备上的一些相似词汇。每个汇。每个LAB都可以交互连接于其它都可以交互连接于其它I/O（输入（输入/输出），使输出），使用可编程相互连接阵列（用可编程相互连接阵列（PIA）来形成大逻辑功能。和）来形成大逻辑功能。和PAL或者或者GAL相似，相似，CPLD也是基于与或的体系结构。也是基于与或的
127、体系结构。坍唉夹目折脏躲暂皂夺刽陀子怠砖辊侥挥墟赣嘛驯及秆惦杜赴错课虫垦金第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件139图图8-50 CPLD的基本结构图的基本结构图浚疥滥驯溶蛊敝鬼沮页震拾和悼饰儿摸匣焉宠铸县珍晤汉块僧砸奖涅寡默第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件140 CPLD中的逻辑阵列块中包含中的逻辑阵列块中包含32到几百个宏单元。典型到几百个宏单元。典型的宏单元具有一个与阵列、一个乘积项选择矩阵、一个或的宏单元具有一个与阵列、一个乘积项选择矩阵、一个或门、一个可编程寄存器部分。门、一个可编程寄存器部分。 可编程相互连接阵列（可编程相互连接阵列（PI
128、A）由穿过）由穿过CPLD芯片的导线，芯片的导线，以及每个以及每个LAB中宏单元可以形成的连接组成。通过使用中宏单元可以形成的连接组成。通过使用PIA，任何宏单元都可以连接到相同，任何宏单元都可以连接到相同LAB内部的其它宏单元内部的其它宏单元上，也可以连接到其它设备上，也可以连接到其它设备LAB中的宏单元上，或连接到中的宏单元上，或连接到其它其它I/O，其连接对于大多数，其连接对于大多数CPLD是使用是使用EECMOS技术来技术来生成的。生成的。 CPLD的制造商包括的制造商包括Altera、Xilinx、Lattice、Cypress和其他几家公司，每个公司都用它自己的方法来实现和其他几家
129、公司，每个公司都用它自己的方法来实现CPLD体系结构，但是它们都具有一个相同点体系结构，但是它们都具有一个相同点它们都是基于它们都是基于PAL/GAL与或逻辑阵列。与或逻辑阵列。眉驭矽昨墨国博褂叹才磁宦埠蛰辕攀锣窜秀簿惶阂欲鹿正棍镰蔼霸淄袄懊第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件1418.8.2 FPGA简介简介 FPGA（Field Programmable Gate Array 现场可编程门阵列）是一种大规模的可编程现场可编程门阵列）是一种大规模的可编程集成逻辑器件，它比集成逻辑器件，它比CPLD能提供更高的逻辑能提供更高的逻辑容量，但在体系结构方面明显区别于容量，但在体
130、系结构方面明显区别于CPLD。 虽然虽然FPGA的体系结构有许多变化，但是的体系结构有许多变化，但是FPGA主要由具有可编程行和列的逻辑模块阵主要由具有可编程行和列的逻辑模块阵列组成，这些逻辑模块和通道互连，并且由列组成，这些逻辑模块和通道互连，并且由可编程可编程I/O模块所包围，如图模块所包围，如图8-51所示。所示。庆门字烃鸿窜佃芦相跳在拙省珊驮贱卖诈篓涣憾梳迸址瞅炭扫咙邪忘质轰第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件142图图8-51 FPGA的基本结构图的基本结构图廉斗忻摄柯殊志己逼否妖寂曼唤窘款柱贵镐厘羹蘸梨跋姨罩呵姨央像沉京第8章存储器与可编程逻辑器件第8章存储器与
131、可编程逻辑器件143 通用通用FPGA中的每一个逻辑模块都含有几个逻辑单元。中的每一个逻辑模块都含有几个逻辑单元。典型的典型的FPGA逻辑单元含有一个逻辑单元含有一个LUT（查找表格：一种内（查找表格：一种内存配置存配置 ）、关联逻辑和一个触发器。每个逻辑单元都含）、关联逻辑和一个触发器。每个逻辑单元都含有一个有一个4输入输入LUT，可以被编程为逻辑功能发生器，它可，可以被编程为逻辑功能发生器，它可以用来产生与或功能或诸如加法器和比较器的逻辑功能。以用来产生与或功能或诸如加法器和比较器的逻辑功能。和和CPLD不同之处在于它们的互连技术，不同之处在于它们的互连技术，FPGA一般使用一般使用SRA
132、M或者防融合方法来提供逻辑模块之间的互连。或者防融合方法来提供逻辑模块之间的互连。SRAM互连是由互连是由SRAM单元的状态控制的晶体管提供可编单元的状态控制的晶体管提供可编程互连线之间的连接，逻辑设计可以通过简单地对程互连线之间的连接，逻辑设计可以通过简单地对SRAM重编程而改变。而防融合一般是开路的，当编程时被短路重编程而改变。而防融合一般是开路的，当编程时被短路以创建连接，与熔丝不同，熔丝一般是短路的，当编程时以创建连接，与熔丝不同，熔丝一般是短路的，当编程时被断开以创建非连接。被断开以创建非连接。纂廷踩部兹绅播帚蛛留快圃查踩照黍绅蛔剥朗蕾琼危狸楔踊蕴瘫翰纸据咳第8章存储器与可编程逻辑器
133、件第8章存储器与可编程逻辑器件144 8.8.3 ISP技术简介技术简介 在系统编程，是指用户可以在自己设计在系统编程，是指用户可以在自己设计的目标系统上、为实现预定逻辑功能而对逻辑的目标系统上、为实现预定逻辑功能而对逻辑器件进行编程或改写。使用器件进行编程或改写。使用ISP技术可实现几技术可实现几乎所有类型的数字逻辑电路功能，使得在一块乎所有类型的数字逻辑电路功能，使得在一块芯片上由用户自行实现大规模数字系统的设想芯片上由用户自行实现大规模数字系统的设想成为现实，这是成为现实，这是PLD设计技术发展中的一次重设计技术发展中的一次重要变革。要变革。 祥复文帖傀藐告膝竞丘誓职但柬鲍宠副剥写笆岿遇
134、左钟丽诈痹稳啸厕掺院第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件145 ISP技术及其系列产品有技术及其系列产品有ispLSI、ispGAL和和 ispGDS，其显著特点是在系统可编程功能，它结合了可编程逻，其显著特点是在系统可编程功能，它结合了可编程逻辑器件结构灵活、性能优越、设计简单等特点，为用户辑器件结构灵活、性能优越、设计简单等特点，为用户提供了传统的提供了传统的PLD技术无法达到的灵活性，用户无需昂技术无法达到的灵活性，用户无需昂贵的编程器就可以直接使用系列产品贵的编程器就可以直接使用系列产品PLSI/ispLSI和和ispGAL、ispGDS 器件编程构造数字系统。这种
135、器件编程构造数字系统。这种“硬件软硬件软做做”的方法对于芯片的设计与应用开发、电路的调试与修的方法对于芯片的设计与应用开发、电路的调试与修改、电子产品的升级换代以及缩短产品研制周期、降低改、电子产品的升级换代以及缩短产品研制周期、降低生产成本、提高产品竟争能力都具有重要意义生产成本、提高产品竟争能力都具有重要意义,不仅给用不仅给用户带来了极大的时间效益和经济效益户带来了极大的时间效益和经济效益,而且使可编程技术而且使可编程技术发生了实质性的飞越。发生了实质性的飞越。ispLSI、ispGAL和和 ispGDS等可编等可编程逻辑器件是继程逻辑器件是继CPLD、EPLD、FPGA之后的一个更新之后
136、的一个更新的家族成员，而且的家族成员，而且FPGA中有部分器件就具有在系统编程中有部分器件就具有在系统编程能力和远程控制能力。能力和远程控制能力。藻扦剃汞喊洛楼反甸喇洱踢蕾疯得鞠避锥进熊熟洋并砧因募瞄带蚌全峭棒第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件146 8.8.4 现代电路与系统的设计方法现代电路与系统的设计方法 随着随着PLD的出现，在系统可编程器件及的出现，在系统可编程器件及其技术的问世，使现代电子电路与系统的设其技术的问世，使现代电子电路与系统的设计发生了革命性的变化。现代电路与系统的计发生了革命性的变化。现代电路与系统的设计一般可分为设计输入、设计实现和编程设计一般
137、可分为设计输入、设计实现和编程三个步骤，以及功能仿真、时序仿真、测试三个步骤，以及功能仿真、时序仿真、测试三个设计验证过程。流程大致如图三个设计验证过程。流程大致如图8-52所示。所示。这是一种简单、快捷、高效的方法。现代流这是一种简单、快捷、高效的方法。现代流行的可编程器件、开发软件，都可以根据实行的可编程器件、开发软件，都可以根据实际需要进行选用。际需要进行选用。宵甜冰业株旅讹瞧嗜院咬案脓股笺背销唱吉迢凹解兼习酱卤歧板炙键躺痈第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件147图图8-52 PLD器件的设计流程图器件的设计流程图凸浅挝痴烃褐涂贞户椽厚桑章凋湘钢咯证蹲里吊谜锰踪囊溯
138、检棒仍号降晰第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件148 可编程逻辑器件的开发软件很多，它们都可编程逻辑器件的开发软件很多，它们都采用系统级目标设计功能和框架式结构，具有采用系统级目标设计功能和框架式结构，具有输入、综合、编译和仿真的功能。设计广泛采输入、综合、编译和仿真的功能。设计广泛采用自顶向底、逐步细化的模块化设计方法，并用自顶向底、逐步细化的模块化设计方法，并允许采用原理图、高级语言、真值表、状态机允许采用原理图、高级语言、真值表、状态机和混合式多种输入方式。和混合式多种输入方式。 对于对于CPLD、FPGA和和ISP系列器件的编程系列器件的编程需要用到当前流行的两种硬件描述语言需要用到当前流行的两种硬件描述语言VHDL或或Verilog，另外也有几种器件的制造商为其开，另外也有几种器件的制造商为其开发的产品而专门设计的硬件描述语言。发的产品而专门设计的硬件描述语言。镶遁决射使桌卡磐拘靖舱官厂蕾迹闽笛坞宦嘿渣爪修脑半别已臃林萍茫寇第8章存储器与可编程逻辑器件第8章存储器与可编程逻辑器件149
