《限时发言时间提示器论文》由会员分享，可在线阅读，更多相关《限时发言时间提示器论文（10页珍藏版）》请在金锄头文库上搜索。
1、摘要摘要本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分。1、预置时间用三个 74LS160 十进制计数器和适当的门电路控制的，设有 10min 输入脉冲按钮和 1min 输入脉冲按钮。即每按一次相应的脉冲开关，就给相应的计数器提供一个脉冲使计数器累加1。 同时用适当的门电路控制10min位计数器为03循环， 且使得当 10min 位为 3 时 1min 位的计数器清零， 即 1min 位输入脉冲按钮无效；当 10min 位为 0 时选中 1min 位另一计数器，并使其计数状态为 39 循环。2、 利用 555 构成多谐振荡电路产生所需的 2
2、Hz 脉冲， 再经过 JK 触发器分频得到 1Hz的脉冲作为计数器的时钟脉冲3、 用 74LS192 双时钟可逆十进制计数器实现倒计时，用 4 片译码芯片 7447 驱动数码管显示时间， 显示到秒。 通过两个 JK 触发器实现控制计数器加减计数功能的转换 倒数为 0 后变为加计数器 ，用加进位端、减借位端和加、减计数脉冲端进行级联，其中 10s 位到 1min 位为 6 进制。4、比较电路主要是用逻辑门来使倒计时时间与要求提示时刻比较。控制电路则由JK触发器、开关等器件来根据输出电平高低来控制提示电路。5、提示信号发生电路主要由发光二极管、两片 555 芯片构成。其中一片 555 构成延时电路
3、；另一片构成多谐振荡蜂鸣电路，用 JK 触发器使其 5 管脚在不同提示时接不同电平，从而发出不同频率的蜂鸣信号。一、设计步骤与思路一、设计步骤与思路1 1、总框图设计、总框图设计构思整个系统由哪些功能模块组成，以及各个功能模块之间的互相控制关系，将各功能模块联系起来画出总体功能模块图。2、 单元模块设计单元模块设计根据总功能框图的功能划分，具体设计各单元模块。设计时，从要实现的功能及如何实现等方面着手，大体选择相应的元器件，再进行细节设计。3、总电路图设计总电路图设计a)单元功能模块设计好后，从各个单元功能模块间的控制关系着手，对各单元功能模块进行检验论证，保证各个模块间无冲突，均能正常运行b
4、)分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本设计应重点分析倒计时的各个须提示的状态的比较控制电路，还有相应的提示信号发生电路之间的关系。c)纵观全局，规划总电路的布局，最后画出完整的电路图。二、单元方案选择与论证二、单元方案选择与论证、预置时间方案选择、预置时间方案选择方案一：由于设计要求倒数时间输入可调并译码显示，比较经典的方案是使用8279 芯片：40 个引脚的8279 芯片是由 Intel 于 80 年代首先推出的，参考资料较多，应用比较成熟。优点：最为通用，输入时间使用键盘方便、易操作。缺点：元器件多，面积大，电路复杂，需要较好的编程能力才能灵活运用，其综合成本较高
5、，而且本系统只用到其键盘输入单个功能，不能充分利用它的强大功能。方案二：即本设计系统所选方案，由三个74LS160 十进制计数器及适当的门电路组成。充分利用的74LS160 的异步清零、同步置数以及使能端等各个功能,到达设计要求，即输入时间必须在范围内可调。本设计系统中设有 10min 位输入脉冲开关和 1min 位输入脉冲开关，每按一次相应开关，控制相应的计数器累加 1。 其中 10min 位计数器计数状态为 03， 且当其为 3 时控制 1min 位的计数器清零， 即输入最大为 30。 而 1min 位由两片计数器控制， 当 10min 位不为 0 时， 通过门电路控制 74LS160使能
6、端，选中另一片计数状态为09 的 74LS160；当 10min 位为 0 时，选中其中一片计数状态为39的 74LS160，从而实现最小输入为 3min 的设计要求。电路原理简单、实用，成本较低，易于实现和控制。.、时钟脉冲产生方案选择、时钟脉冲产生方案选择时钟脉冲，通常可用两种方案：、 晶体振荡分频电路。采用石英晶体振荡器，起振快，时基精度高。振荡工作频率仅决定于石英晶体的谐振频率，而与电路中的R、C 数值无关。振荡器经内部分频电路后可分为多档输出，可以使脉冲精度从毫秒到小时。起振、停振、清零都可以从电路上端口直接控制，方便。但本系统中所用的脉冲只需Hz 的低频脉冲，不需太高的精确度，而石
7、英晶体振荡频率较高，用在本系统需多次分频，电路会比较复杂。、本系统采用的是555 芯片构成多谐振荡电路产生所需脉冲。555 定时器是一种单片集成电路，只需要在其外部配上少量的阻容元件，就可构成多偕等脉冲电路，使用灵活方便，振荡周期一般可根据其外部接的电阻、电容计算，公式为T=0.7R1+2R2C。其电路较简单且可以利用T 与 R1、R2、C的关系方便地改变振荡频率，以满足系统要求。、倒计时计数显示、倒计时计数显示由于设计中要求实现倒数计时和超时1min 译码显示， 故须选择可逆计数器， 而 74LS192、 74LS193均为双时钟脉冲输入可逆加减计数器， 且其清零和置数方式均为异步， 两者都
8、可选， 不同的是 74LS192为十进制计数，而74LS193 为 16 进制计数，本系统中用到的十进制计数较多，故选用74LS192 电路较为简单方便。而 74LS192 无论在加计数还是减计数时， 双时钟脉冲均需保持一个为高电平， 另一个输入时钟脉冲，基于此要求本系统中采用两片 JK 触发器分别控制 74LS192 的加计数脉冲输入 CPD和减计数脉冲输入 CPu,使用 JK 触发同时也可保证 CP 脉冲的稳定性。本系统中的有关显示电路均采用常用的数码管译码驱动芯片7447 进行译码显示4 4、门电路比较控制电路、门电路比较控制电路电路中所用的门电路器件均为TTL 74LS系列.。TTL
9、电路不使用的输入端悬空为高电平，而CMOS 电路不使用的输入端不能悬空，会造成逻辑混乱。控制电路中用到了JK 触发器、按钮式开关等器件组成。5 5、提示信号发生电路、提示信号发生电路提示信号主要是由两片 555 芯片、JK 触发器以及适当门电路组成。其中一片555 接成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用 555 芯片来产生不同提示信号，本系统用一个JK 触发器控制构成多谐振荡 555 芯片的 5号管脚的高低电平输入，使多谐振荡电路的比较电压不同，以产生不同频率的蜂鸣信号。JK 触发器的脉冲信号由超时信号控制。电路工作原理与
10、框图电路工作原理与框图一、电路总体框图一、电路总体框图预置时间模块译码器显示模块倒计时倒计时模块模块脉冲发生模块提示信号发生模块门电路比较与控制门电路比较与控制模块模块电路总体工作流程：开电源复位清零设置时间 T按输入确认键，确认输入按开始键则进入倒计时，此时计数工作灯绿灯亮剩余时间提示T10min 时,倒数至 5 分钟提示；T倒数至 0 时发出长 4s 的提示音，同时亮黄灯假设发言未完则进入超时计数，直到超时1min 时给出长 4s 的较急促的提示音，同时亮红灯警告，且计时停止，数码管显示1 分钟不变直到主持人复位清零假设发言在超时 1min 之前完成包括准时完成和提前完成则由主持人按复位键
11、清零停止计数二、各模块工作原理二、各模块工作原理1 1、预置时间电路电路如图示预置时间电路工作原理：先由主持人复位清零，然后设置发言时间T，设置时间键有 10min 位设置按键 1 和 1min 位设置按键 2，通常先设置 10min 位，每按一次设置键 1 即提供一个计数脉冲给计数器，使其累加1，当累加到 3 时，再按一次1 键该计数器 741601置数端MR 输入低电平，计数器被置数为0，即 10min位最高可设置为 3，且当 10min 位为 3 时，与非门输出低电平，三输入与门7411输出低电平，741602被清零，即 1min 位输入脉冲无效。由此可到达设置时间不高于30min 的要
12、求。当 10min 位不为零时，与门1输入低电平并输出到741603的清零端，使其保持0 状态，输入脉冲无效，此时 1min 位由 741602控制。当 10min 为 0 时，741602清零端输入低电平，使其处于输出为0 的状态。此时1min 位由计数器 741603控制，且其置数端 MR 输入低电平，这时第一次设置键2 时，741603被置为 3，MR 则变为高电平，此时741603处于计数状态。当其由9 到 0 转换时，进位端TC 输出高电平经过或非门使 MR 又为低电平， 74160 3 被置为 3。 由此到达了设置时间最低大于3min 的要求。 741602和3输出两两经或门后始终
13、有一个计数器输出全为0，与另一个计数器的输出相或后不影响另一计数器的输出输出到74192 计数器的置数端，直到输入确认键的按下即可完成置数。预置时间电路、时钟脉冲产生、时钟脉冲产生工作原理：时钟脉冲由 555 芯片构成的多谐振荡电路产生，因为该脉冲信号要经JK 触发二分频后再送至倒计数器 74192 上，故产生脉冲频率为f=2Hz,且其占空比 q=50%相应计算公式为 T 1(R4+R5)*C1*ln20.7*(R4+R5)*C1T2R4*C1*ln20.7*R4*C1TT1+T20.7*(2*R4+R5)*C1 =0.5sq=T1/T=(R4+R5) /(2*R4+R5)*100%=50%f
14、=1/T(2*R4+R5)*C1=2Hz其中 R4=,R5=,C1=复位后，JK 触发器1输出低电平，与门1输出为恒为0，即脉冲信号被封锁。直到开始键按下后，JK 触发器输出翻转，输出高电平，与门1才被解锁，脉冲信号才有效地输出到倒计数器74192 上，同时，计数工作灯绿灯亮。而且当超时信号低电平输入，使JK 触发器输出清零，与门1输出为0，此时脉冲信号也将被封锁， 计数显示将停在超时 1min 时刻，同时计数工作灯灭。时钟脉冲产生及相关控制电路图时钟脉冲产生及相关控制电路图3、门电路控制电路图1 1判断设置时间是否大于判断设置时间是否大于 10min10min 及相关控制电路及相关控制电路工
15、作原理：用 7425 四输入或非门图中未画出对预置时间的10min 位计数器 74192(1)置数端进行判断。当预置10 min位置数端均为0 即预置时间T 10min 时四输入或非门输出高电平,此时控制倒数至5min提示的的与门(2)输出恒为 0,倒数至 5min 产生的高电平被封锁,而控制倒数至 1min 提示的与门(1)打开,相应的提示电平(高电平)可以有效地通过与门(1)假设预置10 min位不为0,则四输入或非门输出低电平,此时与门(1)被封锁,倒数至1 min的高电平输入无效,而与门(2)被打开,倒数至 5 min 时产生的高电平可以通过与门(2)。最后将两个与门的输出接入二输入或
16、门，使两者任何一个高电平输入都能通过或门最终输出到相应的提示信号发生电路的控制端2 27419274192 倒计数器转变为加计数器的关键电路倒计数器转变为加计数器的关键电路电路如下示电路如下示74192 由减计数变为加计数器工作原理：复位后，JK 触发器 3 被清零，输出低电平至JK 触发器 2 的清零端，即触发器2 也被清零，其输入脉冲信号无效，触发器 2 反相输出端输出高电平到 74192 的加计数脉冲端，而触发器 1 零端为高电平故其输入脉冲有效， 使得其输出信号为输入脉冲的二分频信号， 从而使 74192 的减计数脉冲输入有效，令其进行减计数。此减计数状态一直保持到倒数至0 时，触发器
17、3 发生反转，使得触发器2 清零端为高电平，输入脉冲有效；而触发器1 被清零，其反相输出端输出高电平，从而使74192 的加计数输入脉冲有效，减计数脉冲端输入高电平，使其进行加计数。4 4、提示信号发生及控制电路、提示信号发生及控制电路电路如图示电路如图示工作原理：蜂鸣信号发生主要由 5552及 R2、R3、C3 组成的多谐振荡电路控制。蜂鸣时间则由 5553及 R1、C2 组成的单稳态触发电路控制。复位后，JK 触发器被清零，输出低电平即 5552的 5 号管脚接低电平 UL 并保持不变，直到超时信号低电平有效时才反转为高电平。此过程中，当有倒数提示信号高电平输入到 5552的 4号管脚，此
18、多谐振荡电路便正常工作发出频率为 f1 的蜂鸣声，又因为倒数剩余时间提示的高电平持续时间较短，故此时的蜂鸣时间也比较短，只是短暂的一声鸣叫。当倒数为 0 的低电平输入与门时，与门输出低电平到 5553的 2 号管脚，使其触发，并输出一定宽度 tw 的高电平脉冲，经或门传送到5552的4 号管脚，使5552正常工作发出持续时间为 tw 的蜂鸣声音。注意，此时其5 号管脚仍为低电平，故此时的蜂鸣频率也为f1,与前面蜂鸣信号不同的是其蜂鸣时间较长。当超时 1min 时，对应的控制电平由高电平变为低电平，先使JK 触发器翻转，输出高电平至5552的 5 号管脚，之后超时1min 低电平触发由 5551构成的单稳态电路，使其产生宽度为tw 的高电平脉冲，经或门 A 输入到多谐振荡电路，使其产生持续时间为tw，频率为 f2 的蜂鸣提示信号。另外， 超时 1min 低电平将反馈到脉冲信号发生电路的JK 触发器的清零端， 输出低电平使脉冲信号封锁，使计数器 74192 停止计数。
