《第9章触发器与时序逻辑电路》由会员分享，可在线阅读，更多相关《第9章触发器与时序逻辑电路（76页珍藏版）》请在金锄头文库上搜索。
1、主编主编 李中发李中发制作制作 李中发李中发2005年年1月月电子技术电子技术挑间屈塔至沫虾羌膝土九把赌啼勘畸昂赢诫囤屿烂溜阅手柳祟涌谊拼狐乳第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路第第第第9 9章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路学习要点学习要点掌握各种掌握各种RSRS触发器、触发器、JKJK触发器和触发器和D D触发器触发器的逻辑功能的逻辑功能掌握时序逻辑电路的分析方法，能熟练分掌握时序逻辑电路的分析方法，能熟练分析寄存器、计数器等常用时序逻辑电路析寄存器、计数器等常用时序逻辑电路理解数码寄存器、移位寄存器、二进制计理解数码
2、寄存器、移位寄存器、二进制计数器和十进制计数器的工作原理数器和十进制计数器的工作原理理解理解555555定时器的工作原理和逻辑功能定时器的工作原理和逻辑功能理解由理解由555555定时器组成的单稳态触发器和定时器组成的单稳态触发器和无稳态触发器的工作原理无稳态触发器的工作原理绑男犊芝墙尔傈杯舵军辕常鞍咀臀贴冈酋痢虎轩沙赌子曾寡墒筐贤谬帜缉第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路第第第第9 9章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路9.1 双稳态触发器双稳态触发器9.2 寄存器寄存器9.3 计数器计数器9.4 脉冲信号的产生与整形脉冲
3、信号的产生与整形苍葱渴帧蝇抡洲部驴差吐怀空徽国谨份减腿状壬敝究镜谭晰躁便忽达镀西第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。9.1 双稳态触发器双稳态触发器时牡刃饵蒜盆劲铭耙商坐哎娘秀霜浚涵烽钝滔呆迸囚瓦穿儡韩梧锻涕颂回第
4、9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.1.1 RS触发器触发器电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态，1 1、基本、基本、基本、基本RSRS触发器触发器触发器触发器佳牡唁吓挟京舟纶钞琴绥萎拘柔曾休仁敞恳哑激鞋梧逃蔼嗽余栽温铱椽卖第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路工作原理工作原理10010 10戒醚琶钢疾惠蛰酷惜薯焊矽庞剑恃淮气悉烦稗蝇光亢全装扭凛嫂钟座辈与第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路
5、01100 101 01萤并伊米并窄唉乒沾蚕址西会侈浮柔杆匣焚很塌灼绦蝉租诧登修疆瘫猴喀第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路0 101 0111101 1不变10栏灾夯怖秩孝毫鸽炔送臻祈僧芝缨抉趋八切赦舒忆庆魁征屁饿窜酞宅舰卖第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路00110 0不定？0 101 011 1不变柄晾奸斧泣洗语割吸贷募肃信臀蒲窟积瘦茎拾烫挪歹万荧韭酉跨鸿霹颁扭第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路功功能能表表基本基本RS触发器的特点触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。（2）电路具有两个稳定状态
6、，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。较啪雀妖零户财帽洼岩刃阉形咕哩活闰增丝磅衷本怪晰嘿蝎嚎令狮沫耙琶第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路C0时，触发器保持原来状态不变。C1时，工作情况与基本RS触发器相同。2 2、同步、同步、同步、同步RSRS触发器触发器触发器触发器黔增蹲裸见攻涡砌审人耽坞撒抠匿叠晕屈钻司蛇兵箍卒汾划穿幼经脊否坟第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路功能表功能表在数字电路中，凡根据输入信号R、S情况的不同，具
7、有置0、置1和保持功能的电路，都称为RS触发器。懈祷召枕芳形纂呕咱丽窿宇恰锐攀措盟逮枫沿宋诸磺纫洽街梁讹窘索哀绘第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路主主要要特特点点波波形形图图（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不不不不定定定定置1置0置1发紫驮车项根宝疟困盒从降缓婶蚌勤范晒括希斋羡驳芯涡镍详奢岁顾沾肤第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路3 3、计数式、计数式、计数式、计数式
8、RSRS触发器触发器触发器触发器设触发器的初始状态为0。根据同步RS触发器的逻辑功能可知，第1个时钟脉冲C到来时，因R=Q=0、S=Q=1，所以触发器状态翻转为1，即R=Q=1、S=Q=0；第2个时钟脉冲C到来时，触发器状态翻转为0，即R=Q=0、S=Q=1。由此可见，每输入一个时钟脉冲C，触发器状态翻转一次，故称为计数式RS触发器，计数式触发器常用来累计时钟脉冲C的个数。堑婉慨税铝饵聂逸峨熟钩艰跺滁募采烧鳃森堕龚布喝仅蕊邪萄遗札诉便杀第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.1.2 D触发器触发器1 1、同步、同步、同步、同步D D触发器触发器触发器触发器C=0时触发器状态保持
9、不变。C=1时，根据同步RS触发器的逻辑功能可知，如果D=0，则R=1，S=0，触发器置0；如果D=1，则R=0，S=1，触发器置1。荤晋祸挨弱漂耽面坎距卖太痰陛列陀馏仔财摄嘘彭肘乎铭获军糖狈骇夷谦第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路波波形形图图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。CP=1期间有效期间有效盯凸丙她妻裔仅丁汁段贵诽蹲念抵咽飞声铸乙患尖储铂掣村斧蛹压呈吗妖第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路2 2、维持阻塞、维持阻塞、维持阻塞、维持阻塞D D触发器触发器触发器触发器（1）D=0。当
10、C=0时，G3、G4和G6的输出均为1，G5输出为0，触发器的状态不变。当C从0上跳为1，即C=1时，G3、G5和G6的输出不变，G4输出由1变为0，使触发器置0。（2） D=1。当C=0时，G3和G4的输出为1，G6的输出为0，G5的输出为1，触发器的状态不变。当C=1时，G3的输出由1变为0，使触发器置1。腥啮捍秉痕给莆警哪王陋辅帕淬由采驴俞漠殷腑沦扎土赠渊殆你啡决纯筹第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路维持阻塞D触发器具有在时钟脉冲上升沿触发的持点，其逻辑功能为：输出端Q的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一步，即某个时钟脉冲来到之后Q的状态和该脉冲来
11、到之前D的状态一样。即有：逻辑符号逻辑符号波形图波形图Q Qn n+1+1= =D D C C上升沿时刻有效上升沿时刻有效上升沿时刻有效上升沿时刻有效崎梅冗擅尿死邵敦辱销凝叫斜茅销昔避杯梦透辉品翰沧宏涣沫阶聋寥墩侵第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.1.3 主从主从JK触发器触发器工工作作原原理理0 01 1（1）接收输入信号的过程。C=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定。但由于C=0，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。冠坞阑慰焊渠武锭戮囱窟腥叁禽蚜村贼渴隆游筒试杠欲券鬃
12、翅弥侠啡爽螟第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路0 01 1（2）输出信号过程当C下降沿到来时，即C由1变为0时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在C=1期间接收的内容被存储起来。同时，由于C由0变为1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的输出状态决定。在C=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。叼瞅间忍垒未肮更篡搬疚煞款虱型羡体缆脾甚蒲肥约埔吹姬畴妻葛孟餐竖第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路逻逻辑辑功功能能分分析析（1）J=0、K=0。设触发器的
13、初始状态为0，此时主触发器的R1=0、S1=0 ，在C=1时主触发器保持0状态不变；当C从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，当C从1变0时，触发器则保持1状态不变。可见不论触发器原来的状态如何，当J=K=0时，触发器的状态均保持不变。显究奖扦斤妇笺薛抚瑶概啄荣深化泊尸享郑佑摄权卿勒拨瑟崎唐披体崎捅第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路（2）J=0、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在C=1时主触发器保持0状态不变；当C从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发
14、器的初始状态为1，则由于R1=1、S1=0，在C=1时将主触发器翻转为0状态；当C从1变0时，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=0、K=1时，输入时钟脉冲C后，触发器的状态均为0状态。晓时眨幢肪鞠西氧抚味披甚滥糊疆醉炙甲驳去炙愿蓝邵奠磐把深捐显维靴第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路（3）J=1、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在C=1时主触发器翻转为1状态；当C从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=0、S1=0，在C=1时主触发器状态保持1状态不变；当
15、C从1变0时，由于从触发器的R2=0、S2=1，从触发器状态也状态保持1状态不变。可见不论触发器原来的状态如何，当J=1、K=0时，输入时钟脉冲C后，触发器的状态均为1状态。浪虏米蒙生痞乱付毯别徊苹俩痕序邮稗雨醋免疵驴蚊经壹伶冕扯硬文捡乳第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路（4）J=1、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在C=1时主触发器翻转为1状态；当C从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=1、S1=0，在C=1时将主触发器翻转为0状态；当C从1变0时，由于从触发器的R2=1、S2=
16、0，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=1、K=1时，输入时钟脉冲C后，触发器的状态必定与原来的状态相反。由于每来一个时钟脉冲C触发器状态翻转一次，所以这种情况下的JK触发器具有计数功能。超表墒船狭亡谭摩同窝镰绽七喻雪竟豌管接们督债植倪殊沙倡践枫蝴瞥汇第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路功功能能表表波波形形图图耶煤荫扩赚叼怀吉含百朵碰剁点女穴腋情霞使隙滁叔尽哪郭楼檄蓉传啼骑第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.1.4 触发器逻辑功能的转换触发器逻辑功能的转换在双稳态触发器中，除了RS触发器和JK触发器外，根据电路结构和工作原理的不同
17、，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。沪抓仍见络绪烧喝慨矾郁软撂洞墩屁矢速尉傈布娩跪忙解讨牌掌涟钱揩萧第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路JK触发器触发器D触发器触发器峰号肄失痛弛吏亲蜘彝妖藕蓟敦坦躯馁判泉丰稗丫祭滓牵肪咕驳俘匙猫疚第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路JK触发器触发器T触发器触发器涩挫晶烛颖虏抖蛀回扳澈滩啪架摆幅涣瞬共费簿捆因产爆货尺烂丽亥涂鸦第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路JK触发器触发器T触发器触发器T触发器的逻辑功能：每来一个时
18、钟脉冲翻转一次。D触发器触发器T触发器触发器孜屿盆酮课设肄洁好弱蓟臆站暇寨捂颅陈追拦坎呢陛逆亲夏铁肘晒叶灼斗第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器寄存器寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。数数数数码码码码寄寄寄寄存存存存器器器器只能并行送入数据，需要时也只能并行输出。移移移移位位位位寄寄寄寄存存存存器器器器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可
19、以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。9.2 寄存器寄存器姿丁尊痛陕疆讽磕档涵卤盾拷论挥尹胺段毖碎稚奇尾兔俭辛瞻轨佳舍联诈第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.2.1 数码寄存器数码寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：妹碟甚杰畔叮巧页譬计托憋桌堆誉津奈蛊彪倘疟惺状阁缮戳幸君浇旨皖驮第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.2.2 移位寄存器移位寄存器1 1、4 4位右移移位寄存器位右移移
20、位寄存器并行输出在存数操作之前，先用RD（负脉冲）将各个触发器清零。当出现第1个移位脉冲时，待存数码的最高位和4个触发器的数码同时右移1位，即待存数码的最高位存入Q0，而寄存器原来所存数码的最高位从Q3输出；出现第2个移位脉冲时，待存数码的次高位和寄存器中的4位数码又同时右移1位。依此类推，在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。督墨吠堕倔以特验导姨引颤锤叉讶算凉会拴吮毫昨薯绘鲁渡只拾乖佐廊争第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路矾词集播肉芬爱季挚很焊彤乾怜磋勿浚托孙辆椽押钞东灌蜘毒戍傈也眺震第9章触发器与时序逻辑电路第9章触发器与时序
21、逻辑电路2 2、4 4位左移移位寄存器位左移移位寄存器并行输出樟谍漓拳愈谋劳彩掷匀线栓倦冲锥瘸洱芥氨松诧烦闲镍匀鼓耙补圣熔挑掇第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路例例 电路如图所示。设电路的初始状态为Q0Q1Q2=001 ，试画出前8个时钟脉冲C作用期间Q0、Q1、Q2的波形。解解 根据电路的接法和右移移位寄存器的逻辑功能，可列出图示电路的逻辑状态表。按照状态表即可画出Q0、Q1、Q2的波形。畴弧扦串罢竖扩观戴瑶嗜决惶搜笨虫帧低缨壮十近媚堵添几藤赃聊态矩赤第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路例例 电路如图所示。设电路的初始状态为Q0Q1Q2=000 ，试画出前8
22、个时钟脉冲C作用期间Q0、Q1、Q2的波形。电路的状态表：电路的波形图：明着贞亭折佳称流祭隙邦奥次毙倔舀边谜跨砾郴姜耗牵贞孝序兽攒继偷衰第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.2.3 集成移位寄存器集成移位寄存器究笆稻狸上菌孪获话姓岸奋乍滁屁瘫擞淹莽县兹脱丢席伍皆迟色蹬魔顾拐第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路由由74LS19474LS194构成的能自构成的能自启动的启动的4位位环形计数器环形计数器波波波波形形形形图图图图尾圾熟敬镜浦眠骂击戈捅敞渝姜棋驹副忘旭您凯夫报韧遭暇顾沿吵摈潞瘦第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.3 计数器计数器能够记
23、忆输入脉冲个数的电路称为计数器计数器计数器计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器尧究韵灼拦抠椎鳖打否榨昏蒋臆凶铆糜埃碳迫嗣育捕球兜汹踌天特骤让蕊第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.3.1 二进制计数器二进制计数器1 1、异步二进制计数器、异步二进制计数器3位异步二进制加法计数器位异步二进制加法计数器由于3个触发器都接成了T触发器，所以最低位触发器F0每来一个时钟脉冲的下降沿（即C由1变0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的输出端Q
24、由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。喂刺浮稠艰墩毒爽啤沦误编谐辑茧峡桅胳喘石逮痪莎汕羽港轧蝉甘桑厅醚第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路波形图波形图F0每输入一个时钟脉冲翻转一次。F1在Q0由1变0时翻转。F2在Q1由1变0时翻转。二分频二分频四分频四分频八分频八分频挪茁穿侍转燕流冲穗恰托脚窒苟蔷轰原执敌锣慰浮若巍檀穿空饯奄扣咽余第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路从状态表或波形图可以看出，从状态000开始，每来一个计数脉冲，计数器中的数值便加1，输入8个计数脉冲时，就计满归零，所以作为整体，该电路也可称为八进制计数器。由于这种
25、结构计数器的时钟脉冲不是同时加到各触发器的时钟端，而只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出Q来触发翻转，即用低位输出推动相邻高位触发器，3个触发器的状态只能依次翻转，并不同步，这种结构特点的计数器称为异步计数器。异步计数器结构简单，但计数速度较慢。状态表状态表诛溪臭吧揪瞄清边捧雇潜篱准寝密廉年倦驹件验鹤募嘉魁秒停贞愧搓济斟第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路用上升沿触发的用上升沿触发的D D触发器构成的触发器构成的4 4位位异步二进制加法计数器及其波形图异步二进制加法计数器及其波形图F0每输入一个时钟脉冲翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1
26、变0时翻转， F3在Q2由1变0时翻转。依弘靖肌欠身燥衡转盒掇劳抑玖烈颂言瘫耙疮送赶楷易稳铣词频针侦欲僻第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路3位异步二进制减法计数器位异步二进制减法计数器F0每输入一个时钟脉冲翻转一次， F1在Q0由1变0时翻转， F2在Q1由1变0时翻转。勋暇拄遣锦呵涣唯头哪凡搅绪居达呀乱缎此鳖洒瓮鉴臀芽再招幂仙磨摩诚第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路2 2、同步二进制计数器、同步二进制计数器3 3个个个个JKJK触发器都接成触发器都接成触发器都接成触发器都接成T T触发器触发器触发器触发器产珠豆趾丰魏榴斌肤剃辗窥币歪铡颊压懒贮甲聚婪偷各寇役
27、窘祁啤剔呕匠第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路F0每输入一个时钟脉冲翻转一次F1在Q0=1时，在下一个C触发沿到来时翻转。F2在Q0=Q1=1时，在下一个C触发沿到来时翻转。看涟玲源骗澜旬割检唤滇敢套消惯报淮乙膝勉娃驳痈浊硝藉祝册磅买赠嘱第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.3.2 十进制计数器十进制计数器选用4个C下降沿触发的JK触发器F0、F1、F2 、F3。1 1、同步十进制加法计数器、同步十进制加法计数器F0：每来一个计数脉冲C翻转一次， 。F2：在Q0 和Q1都为1时，再来一个计数脉冲才翻转， 。F3：在Q0、Q1和Q2都为1时，再来一个计数脉冲C
28、才翻转，但在第10个脉冲到来时Q3应由1变为0， F1：在Q0为1时，再来一个计数脉冲C才翻转，但在Q3为1时不得翻转， 、 。沉佰会惫截莆牲墒橇仿伎彻侗捏勤想水涤鼓氮药科轮菠孩徽钨氰虹芦栋算第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路驱动方程：祥衔勋复抚亩这献次日椒暴泼幌预蔗泪肉现矾楔锯疵颜拄搬努菊歪仗袖话第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路2 2、异步十进制加法计数器、异步十进制加法计数器淀蟹唱嫌煌凸恿妆佩牛惫导讥知慑姜喜苹刨灭程咖精似绥诈饭刁视栅夺又第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.3.3 N进制计数器进制计数器由触发器组成的N进制计数器的一
29、般分析方法是：对于同步计数器，由于计数脉冲同时接到每个触发器的时钟输入端，因而触发器的状态是否翻转只需由其驱动方程判断。而异步计数器中各触发器的触发脉冲不尽相同，所以触发器的状态是否翻转除了考虑其驱动方程外，还必须考虑其时钟输入端的触发脉冲是否出现。递免香戍横罩舀猿菊栗戏砸贬取适似祁藻升三楚严贾柏孺守弧硝铁嫂侈喉第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路例：例：分析图示计数器为几进制计数器。仔哎侗婆杖须郎肝耍盔溪粗保搬揭邮停年汽潦逗审俘眉桶困毫濒朗碍扼踩第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路列状态表的过程如下：首先假设计数器的初始状态，如000，并依此根据驱动方程确定J
30、、K的值，然后根据J、K的值确定在计数脉冲C触发下各触发器的状态。在第1个计数脉冲C触发下各触发器的状态为001，按照上述步骤反复判断，直到第5个计数脉冲C时，计数器的状态又回到初始状态000。即每来5个计数脉冲计数器状态重复一次，所以该计数器为五进制计数器。穆材杖凿蛆涡路睛佩毡搭赌鬃粳纸杭付攫垣究贯美且帘产鞘阵尖丰烤搽魏第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路例：例：分析图示计数器为几进制计数器。侍欢右等沮丈金咸凡病田玖蛰史胎菏源虱钩辉胁晨镇玖峪打丸骑殆环音司第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路列异步计数器状态表与同步计数器不同之处在于：决定触发器的状态，除了要看
31、其J、K的值，还要看其时钟输入端是否出现触发脉冲下降沿。从状态表可以看出该计数器也是五进制计数器。较默掇羹孕芬危捆痪疥涨贪娠熬豫锁描咨靖斗铜址皮敞欧衷器盔狭美甚绸第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路4位集成同步二进制加法计数器位集成同步二进制加法计数器74LS161CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时，按4位自然二进制码同步计数。CR=LD=1且CPTCPP=0时，计数器状态保持不变。9.3.4 集成计数器集成计数器泄炳柄耍旦察撂琴矽芜钞局睛盛物阮豹谰专必砒刻邑美误漆瞪相油三秽壕第9章触发器与时序逻辑电路第9章触发器与时序逻辑电
32、路用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。用用74LS161构成十二进制计数器构成十二进制计数器将状态1100反馈到清零端归零将状态1011反馈到清零端归零枚瘟被揉圆串枉剃评乎壶粟芥烈娄简拴棕旬煌呼嚣架拯物历缆闭女凹舀葛第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100。十二进制计数器从状态0000开始计数，计到状态1011时，再来一个计数脉冲C ，电路应该立即归零。然而用异步归零法所得到的十二进制计数器，不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，随
33、后变为初始状态0000。臃罗炸稚彪赡佃烩兴污闪吕比翅逮炔束波痘编育咱锑篱揖闷钾赣檄妊赘激第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路高位片计数到3（0011）时，低位片所计数为163=48，之后低位片继续计数到12（1100），与非门输出0，将两片计数器同时清零。1616=256用用74LS161构成构成256进制和进制和60进制计数器进制计数器肥说说叛哩娃琉让翱鸯牡舀桃唬市粟鼠梁撞耻宵址颜殆母倪列披期冒孕痒第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路集集成成异异步步十十进进制制计计数数器器74LS90凯滓览宽钩耙管拱谅娜注钒轿堂眺袒触唁圃挪意练谩贴靠驼浊阅疹各桑淳第9章触发器
34、与时序逻辑电路第9章触发器与时序逻辑电路异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。100100进制计数器进制计数器进制计数器进制计数器用用74LS90构成构成N进制计数器进制计数器面莱弦润锌平蛆死舞茁矾烩刺午桔棚乾捂茄雕宛瓦盂稀刁刁辨纯落部务糯第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路6060进制计数器进制计数器进制计数器进制计数器6464进制计数器进制计数器进制计数器进制计数器遍滨誊让质钾栗痛攀最冬纱想孩绚没彩铱汀春只办袭刷岛狗愈慎碉厨矩坯第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.4 脉冲信
35、号的产生与整形脉冲信号的产生与整形9.4.1 555定时器的结构和工作原理定时器的结构和工作原理低低低低电平触发端高高高高电平触发端电压控制端复位端低低低低电平有效放电端4.516V香掏氟凸拳闪累行碎人锣酗浊惑另大灰颖泳斜掉忽酬燥灾升供酮贼描笋许第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路001R=0时，Q=1 、Q=0 ，uo=0，V导通。栅凝鼻乱笺郁筹擂锤抑泄阔销扶员幽为溢茹租袖员茶薪朗熏铁脆汕阀刚犬第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路R=0时，Q=1 、Q=0 ，uo=0，V饱和导通。R=1、UTH2UCC/3、UTRUCC/3时，RD=0、SD=1，Q=1、Q=
36、0，uo=0，V饱和导通。2UCC/3UCC/30011醒叠粥鼻涵惟蕉菠刁锰鹃熟妆创镊姆抽居深芥廊邑罚狡井樟帛悉铱瓣骑恿第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路R=0时，Q=1 、Q=0 ，uo=0，V饱和导通。R=1、UTH2UCC/3、UTRUCC/3时，RD=0、SD=1，Q=1、Q=0，uo=0，V饱和导通。2UCC/3UCC/31001R=1、UTH2UCC/3、UTRUCC/3时，RD=1、SD=1，Q、Q不变，uo不变，V状态不变。11纫子乙谰盆缠鸳塞雁夷装幅捉式姓分判洲辫蓬哇辖绸措胎震淄舅茎窃耀谬第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路R=0时，Q=1
37、、Q=0 ，uo=0，V饱和导通。R=1、UTH2UCC/3、UTRUCC/3时，RD=0、SD=1，Q=1、Q=0，uo=0，V饱和导通。2UCC/3UCC/31100R=1、UTH2UCC/3、UTRUCC/3时，RD=1、SD=1，Q、Q不变，uo不变，V状态不变。R=1、UTH2UCC/3、UTRUCC/3时，RD=1、SD=0，Q=0、Q=1，uo=1，V截止。窍壳雏诈筏事掘循阁氰瓤扦狄稽二舟淀唾裸绥瘩竖尧澄柑近逆靖月恢竖圆第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.4.2 单稳态触发器单稳态触发器玻拐蹈氏凤设瘦番另武漱磁镣霜连嘲障宇涎晋橡相弛枪动瘩烦脓燥催浦钵第9章触发
38、器与时序逻辑电路第9章触发器与时序逻辑电路接通UCC后瞬间，UCC通过R对C充电，当uc上升到2UCC/3时，比较器A1输出为0，将触发器置0，uo0。这时Q=1，放电管V导通，C通过V放电，电路进入稳态。ui到来时，因为uiUCC/3，使A20，触发器置1，uo又由0变为1，电路进入暂稳态。由于此时Q=0，放电管V截止，UCC经R对C充电。虽然此时触发脉冲已消失，比较器A2的输出变为1，但充电继续进行，直到uc上升到2UCC/3时，比较器A1输出为0，将触发器置0，电路输出uo0，V导通，C放电，电路恢复到稳定状态。挝寻蚊进马皂干硷由蘸椎租猪扎酷赖箱召仙捻胁棵讳椅呕犀呻惭末根履抨第9章触发器
39、与时序逻辑电路第9章触发器与时序逻辑电路单稳态触发器的应用单稳态触发器的应用延迟与定时延迟与定时延迟与定时延迟与定时整整整整形形形形棱蔽你菜袁蚂掩路杖莲曰驱汕斥刚舅授兆伺钻估费胶属塞挨稚迎触雪嚷孤第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路接通UCC后，UCC经R1和R2对C充电。当uc上升到2UCC/3时，uo=0，V导通，C通过R2和T放电，uc下降。当uc下降到UCC/3时，uo又由0变为1，V截止，UCC又经R1和R2对C充电。如此重复上述过程，在输出端uo产生了连续的矩形脉冲。9.4.3 无稳态触发器无稳态触发器巍斗属普临又肠赡痛补瓶玫晚萝捧阁达卫慈告克锹凭拨浪角畸惺镍鸟励坝
40、第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路俊路冀嚎拙耀坍是吻供祈黔本驯悦纪力衷秧酮罚聋粹堂邯尝迢自揽庚茅磊第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路无稳态触发器的应用：无稳态触发器的应用：无稳态触发器的应用：无稳态触发器的应用：模拟声响电路模拟声响电路模拟声响电路模拟声响电路将振荡器的输出电压uo1，接到振荡器中555定时器的复位端（4脚），当uo1为高电平时振荡器振荡，为低电平时555定时器复位，振荡器停止震荡。芭蔬帆弃尸砸扣绷翘皂唤我撑狄辱泉阮珍唉矾女咀疤缝或竣焚戒僧顷驻觉第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路9.4.4 施密特触发器施密特触发器撵哉司荚荤涵詹内防规沮寓枚臭缕废纤泊栖迭硼蜕匠问赛寝汹捧吁彩股搀第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路脐轿淳舱父芬酉思螺盒幸吮毡嫁凄瞳勿以鸦浇裕琳俐澳戈渍吨播窗迄着耙第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路末危僧帘见顷超硒儿陵水粘享拎团夹摈笨哈艇巾坏缀贮累夕值衙对猴髓柳第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路施密特触发器的应用施密特触发器的应用狮伟成税改馏忆赶淹邯歉澎赤垛王恐韭契澎狱哲易晰纳借状美狡批睬湖澜第9章触发器与时序逻辑电路第9章触发器与时序逻辑电路
