《数字逻辑部分习题解答》由会员分享，可在线阅读，更多相关《数字逻辑部分习题解答（37页珍藏版）》请在金锄头文库上搜索。
1、1.5把下列不同进制数写成按位权展开形式：把下列不同进制数写成按位权展开形式：（2）1.6将下列二进制数转换成十进制数、八进制数和十六进制数将下列二进制数转换成十进制数、八进制数和十六进制数（3）（）（10111.01）2=（23.25）10=（27.2）8=（17.4）161.7将下列十进制数转换成二进制数、八进制数和十六进制数将下列十进制数转换成二进制数、八进制数和十六进制数（二进制数精确到小数点后（二进制数精确到小数点后4位）位）（3）（）（33.33）10=（100001.0101）2=（41.24）8=（21.5）161.11将下列余三码转换成十进制数将下列余三码转换成十进制数（2）
2、（）（01000101.1001）余余3=（12.6）102021/6/712.6用代数法求下列逻辑函数的最简与用代数法求下列逻辑函数的最简与-或式。或式。（1）（4）2021/6/722.8用卡诺图法求下列逻辑函数的最简与用卡诺图法求下列逻辑函数的最简与-或式。或式。（1）2021/6/73（2）2021/6/742.9用卡诺图判断函数用卡诺图判断函数F(A,B,C,D)和和G(A,B,C,D)的关系。的关系。（1）2021/6/75（2）F和和G没有关系没有关系2021/6/762.10某函数的卡诺图如图某函数的卡诺图如图2.18所示，请回答下列各题：所示，请回答下列各题：（1）若）若，则
3、当，则当a取何值时能得到最简与取何值时能得到最简与-或式；或式；（2）若）若a、b均任意，则均任意，则a和和b各取何值时能得到最简与各取何值时能得到最简与-或或式。式。（2）当）当a=1、b=1时能得到最简时能得到最简与与-或式：或式：（1）当）当a=1，b=0时能得到最简与时能得到最简与-或式：或式：2021/6/773.14已知输入信号已知输入信号A和和B的波形如图的波形如图3.69(a)所示，试画出所示，试画出图图3.69(b)、(c)中两个触发器中两个触发器Q端的输出波形，设触发器端的输出波形，设触发器初态为初态为0。CPABDQDTQT2021/6/783.15设图设图3.70(a)
4、所示电路中的触发器为主从所示电路中的触发器为主从J-K触发器，触发器，其初始状态均为其初始状态均为0，输入信号及，输入信号及CP端的波形如图端的波形如图3.70(b)所示，试画出所示，试画出Q1、Q2的波形图。的波形图。ACPQ1Q22021/6/794.1分析图分析图4.27所示组合逻辑电路，说明电路功能，并画所示组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。出其简化逻辑电路图。A B C F00000101001110010111011110000001电路功能：判一致电路电路功能：判一致电路2021/6/7104.22021/6/711A B C F0000010100111001
5、01110111100101101)由真值表可见，当由真值表可见，当ABC取值为取值为000、011、101、110时，时，F的值为的值为1。2）用异或门实现电路，如图：）用异或门实现电路，如图：2021/6/7124.8设计一个一个“四舍五入四舍五入”电路。路。该电路路输入入1位十位十进制数的制数的8421码，当其，当其值大于或等于大于或等于5时，输出出F的的值为1，否，否则F的的值为0。根据根据题意，列真意，列真值表：表：A B C D F0000000100100011010001010110011110001001101010111100110111101111A B C D F000
6、0011111dddddd2021/6/713可得可得F的表达式：的表达式：2021/6/7144.9设计一个检测电路，检测设计一个检测电路，检测4位二进制码中位二进制码中1的个数是否的个数是否为偶数。若为偶数个为偶数。若为偶数个1，则输出，则输出F为为1，否则，否则F为为0。A B C D F0000000100100011010001010110011110001001101010111100110111101111真值表真值表A B C D F10010110011010012021/6/7154.12下列函数描述的电路是否可能发生竞争？竞争结果是下列函数描述的电路是否可能发生竞争？竞争
7、结果是否会产生险象？在什么情况下产生险象？若产生险象，否会产生险象？在什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。试用增加冗余项的方法消除。不存在竞争变量。不存在竞争变量。存在竞争条件的变量是存在竞争条件的变量是A，但不存在险象但不存在险象存在竞争条件的变量是存在竞争条件的变量是A，当，当B=1，C=0时产生险象。时产生险象。消除方法：消除方法：2021/6/7165.15.1简述时序逻辑电路与组合逻辑电路的区别。简述时序逻辑电路与组合逻辑电路的区别。解答：解答：时序序逻辑电路在任何路在任何时刻刻产生的生的稳定定输出信号不出信号不仅与与该时刻刻电路的路的输入信号有关，而且与入信号
8、有关，而且与电路路过去的去的输入信号有入信号有关；而关；而组合合逻辑电路路仅仅与与该时刻刻电路的路的输入信号有关。入信号有关。5.35.3已知状已知状态图如如图5.475.47所示，所示，输入序列入序列为x x1101001011010010，设初始状初始状态为A A，求状，求状态和和输出响出响应序列。序列。 0/0ACB0/01/01/01/00/1解答：解答：状态为：AABCBBCB输出响应序列为： 00001001 2021/6/7175.25.2作出与作出与下下表所示状表所示状态表表对应的状的状态图。 解答：解答：现态y2y1次态y2（n1) y1（n1） /输出Zx2x1=00x2x
9、1 =01x2x1 =11x2x1=10ABCDB/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/000/0 01/0 10/010/111/100/000/001/1ACBD11/010/011/011/0 10/001/001/100/02021/6/7185.4分析图分析图5.55所示逻辑电路。假定电路初始状态为所示逻辑电路。假定电路初始状态为“00”，说明该电路逻辑功能，说明该电路逻辑功能。（1）驱动方程：）驱动方程：（2）次态方程、输出方程：）次态方程、输出方程：2021/6/719（3）状态转换表：）状态转换表：现态现态y2y1次态次态y
10、2n+1y1n+1/ZX=000X=101101100/000/000/000/001/011/111/111/1（4）状态转换图：）状态转换图：功能：功能：111序列检测器序列检测器2021/6/7205.7作出作出“0101”序列检测器的序列检测器的Mealy型状态图和型状态图和Moore型状态图。典型输入型状态图。典型输入/输出序列如下。输出序列如下。输入输入x110101010011输出输出Z000001010000Mealy型电路：型电路：2021/6/721Moore型电路：型电路：2021/6/7225.9化简表化简表5.42所示原始状态表。所示原始状态表。CFBFCGABCFE
11、GABABCDEFBCDEFGABCDEFBCDEFGBCCEAFFGACEFAFCGACCE1、作出隐含表、作出隐含表2、找出等效对、找出等效对1）顺序比较）顺序比较2）关联比较）关联比较等效对：等效对：(A,B),(A,D),(B,D),(C,F),(E,G)3、求出最大等效类、求出最大等效类A,B,D,C,F,E,G2021/6/7234、作出最简状态表、作出最简状态表把把A,B,D,C,F,E,G用新符号用新符号S0、S1、S2代替：代替：2021/6/7245.11按相邻编码原则对表按相邻编码原则对表5.44进行状态编码。进行状态编码。1、确定触发器的个数、确定触发器的个数2、编码、
12、编码n=4，则，则m=2，即两个触发器。，即两个触发器。由原则由原则，A和和B应该相邻；应该相邻；由原则由原则，A和和B、B和和C、C和和D应该相邻；应该相邻；由原则由原则，A和和B应该相邻。应该相邻。综合可知，综合可知，A和和B、B和和C、C和和D应相邻，可用应相邻，可用卡诺图卡诺图作为工具。作为工具。假定假定A为初始状态为初始状态“0”：y1y20101ADBC2021/6/7255.5.1212分别用D、T、J-K触发器作为同步时序电路的存储元件，实现下表所示的二进制状态表的功能。试写出激励函数和输出函数表达式，并比较用哪种触发器时电路最简。 解答解答：（1 1）作出激励函数和输出函数真
13、值表。 现态次态/输出X=00001111001/011/010/100/110/010/001/011/1X=10 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1（n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 02021/6/726（2 2）用D触发器。 0 11 10 01 01 01 01
14、 10 10 10 d 1 dxy2y1y2（n1）y1（n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 02021/6/727用T触发器。 0 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1（n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 1
15、0 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 02021/6/728用JK触发器。 0 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1（n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0
16、d1 d d 1d 0 1 dd 1 d 0由此可见，用J-K触发器比较简单。 2021/6/7297.4用一片用一片3-8线译码器和必要的逻辑门实现下列函线译码器和必要的逻辑门实现下列函数表达式：数表达式：解：解：2021/6/7302021/6/7317.7试用试用4路数据选择器实现余路数据选择器实现余3码到码到8421码的转换。码的转换。解：解：ABCD WXYZ0011000001000001010100100110001101110100ABCD WXYZ1000010110010110101001111011100011001001真值表真值表2021/6/732选择选择A、B作为
17、地址选择端。作为地址选择端。2021/6/7332021/6/7347.8当当4路选择器的选择控制变量路选择器的选择控制变量A1、A0接变量接变量A、B，数据输入端，数据输入端D0、D1、D2、D3依次接依次接、0、0、C时，电路实现什么功能。时，电路实现什么功能。解：根据数据选择器的功能可知，输出表达式为解：根据数据选择器的功能可知，输出表达式为A B C F00000101001110010111011110000001电路功能：判一致电路电路功能：判一致电路2021/6/735解答：解答：复位法：复位法： 设初始状初始状态为 00000000，可得状，可得状态转换图： 则在状在状态 1100 1100 时给出复位信号。出复位信号。 电路如路如图：7.9用用4 4位二位二进制同步可逆制同步可逆计数器数器T4193T4193和必和必要的要的逻辑门实现模模1212加法加法计数器。数器。2021/6/736部分资料从网络收集整理而来，供大家参考，感谢您的关注！
