《门电路与组合逻辑路》由会员分享，可在线阅读，更多相关《门电路与组合逻辑路（63页珍藏版）》请在金锄头文库上搜索。
1、第十三章第十三章门电路和组合逻辑门电路和组合逻辑电路电路 13.1 概述概述逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态有关有关 13.2 组合逻辑电路分析组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达、由给定的逻辑图写出逻辑关系表达式。式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进行化简。行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系
2、的逻辑关系例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABF真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABF真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路13.3 组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路1、指定实际问题的逻辑含义，列出真、指定实际问题的逻辑含义，列出真值表。值表。分析步骤：分析步骤：2
3、、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进行化简。行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。例：设计三人表决电路（例：设计三人表决电路（A、B、C）。）。每人每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是多数赞成时是“1”，否则，否则是是
4、“0”。2、根据题意列出逻辑状态表根据题意列出逻辑状态表。逻辑状态表逻辑状态表3、画出卡诺图：、画出卡诺图：用卡诺图化简用卡诺图化简ABC0001111001ABACBC4、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。& 1&AB BCF&ABCF若用与非门实现若用与非门实现13.4 几种常用的组合逻辑组件几种常用的组合逻辑组件13.4.1 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代就是赋予选定的一系列二进制代码以固定的含义。码以固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。（1
5、）二进制编码器）二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，与之对八种状态，与之对应的输出设为应的输出设为F1、F2、F3，共三位二进制数。共三位二进制数。设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。真值表真值表I1I2I3I4I5I6I7I8
6、&F3F2F18-3译码器逻辑图译码器逻辑图（2）二）二-十进制编码器十进制编码器将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码。码。十个输入十个输入需要几位输出需要几位输出？四位四位输入：输入：I0 I9。输出：输出：F4 F1列出状态表如下：列出状态表如下：状态表状态表逻辑图略逻辑图略13.4.2 译码器译码器译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码
7、器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号&A1A02-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出74LS139的功能表的功能表“”表示低电平有效。表示低电平有效。74LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数数据
8、据2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线脱离总线脱离总线（2）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件abcdefg显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1
9、0 1e显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图的管脚图消隐控制端消隐控制端功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表请参考相应的参考书。完整的功能表请参考相应的参考书。74LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻13.4.3 加法器加法器1 1 0 11 0 0 1+举例：举例：A
10、=1101, B=1001, 计算计算A+B011010011加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。（1）半加器：）半加器： 半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位
11、。真值表真值表真值表真值表=1&ABSC逻辑图逻辑图半半加加器器ABCS逻辑符号逻辑符号（2）全加器：）全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位低位的进位；的进位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页半加和：半加和：所以：所以：半半加加器器半半加加器器 1anbncnsncnanbncn-1sncn全全加加器器逻辑图逻辑图逻辑符号逻辑符号 全加器全加器SN74LS183的管脚图的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND应用举例：用一片应用举例：用一片SN74LS183构成
12、两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。13.4.4 数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比）除比较两个数是否相等外，还要比较两个数的大小。较两个数的大小。第一类的逻辑功能较简单，下面重第一类的逻辑功能较简单，下面重点介绍点介绍第二类第二类比较器。比较
13、器。（1）一位数值比较器）一位数值比较器功能表功能表& 1ABABA=BABABAB）i-1（A=B）i-1（AB）i（A=B）i（AB）i比较结果向比较结果向高位输出高位输出每个比较环节的功能表每个比较环节的功能表四位集成电路比较器四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位进位低位进位向高位位进位向高位位进位(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BAB AC，则则A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BABB1B0B3B2（A=B）L11A1A0A3
14、A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2A=B=C&A最大最大A最小最小&13.4.5 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组组数据中各选择一路传输，数据中各选择一路传输，
15、称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四四二二选选一一选选择择器器四选一集成数据选择器四选一集成数据选择器74LS153功能表功能表控制端控制端八选一集成数据选择器八选一集成数据选择器74LS151功能表功能表 用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A2A2A3D8D15 D0D7 =0D0 D7=1D0 D7用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15
