《时序产生器和控制方式ppt课件》由会员分享，可在线阅读，更多相关《时序产生器和控制方式ppt课件（21页珍藏版）》请在金锄头文库上搜索。
1、5.3 时序产生器和控制方式第5章中央处置器教学内容时序信号。时序体制环形脉冲发生器。控制方式教学要求了解时序信号的作用。掌握各种技术所运用的时序信号体制。了解环形脉冲发生器的原理。了解计算机的多种控制方式。教学难点环形脉冲发生器一 时序信号的作用A.时序信号的作用：区分数据与指令，严厉控制各个分操作的顺序。协调计算机的动作。B.控制器的组成：IR,PC,译码器，时序产生器和操作控制器。C.操作控制器的三种设计方法：硬布线控制器，微程序存储设计，组合与存储相结合的方式。时序发生器是自动产生时序发生器是自动产生等长脉冲信号的部件等长脉冲信号的部件(类类似摆动的时钟似摆动的时钟)。操作控制器发出的
2、各种操作控制器发出的各种信号是时序信号信号是时序信号(时间时间)和部件位置和部件位置(空间空间)的函的函数。数。二 时序信号的体制引理 最根本时序体制：由计算机硬件的器件特性决议的电位脉冲二级体制。1.当无当无时钟脉冲作脉冲作用用时，控制，控制电路路被封被封锁，无，无论D为何何值，触，触发器形器形状状坚持不持不变2.当当时钟脉冲作用脉冲作用时，假，假设D=0，触，触发器形状被置器形状被置0；假假设D=1，触，触发器器形状被置形状被置1。阐明：节拍电位信号是信息的载体，而脉冲信号是起定时触发作用的，普通要求脉冲信号到来之前，电位信号必需已稳定，以保证数据的有效稳定。二 时序信号的体制1 硬件布线
3、控制器采用的三级时序系统。 主形状周期节拍电位节拍脉冲主形状周期：一个触发器的形状继续时间。节拍电位：表示一个CPU周期的时间。节拍脉冲：在一个节拍电位内设置一个或几个具有一定宽度的任务脉冲，以保证触发器稳定的翻转。1个主形状周期包含假设干节拍电位；1个节拍电位包含假设干节拍脉冲。节拍脉冲节拍电位1主形状周期主形状周期节拍电位2硬布线控制器中的时序信号硬布线控制器中的时序信号二 时序信号的体制2 微程序控制器的时序体制是节拍电位节拍脉冲二级制。 阐明：与上一节内容的关系：节拍电位=CPU周期=机器周期；节拍脉冲=时钟周期。时序信号是硬件决议的，不依赖软件，指令周期是由软硬件决议的。节拍电位可以
4、包含n个节拍脉冲(n1) 。节拍脉冲可以把1个节拍电位划分为相等或不相等的时间间隔。cpu1cpu2cpu3PT1T2T3T4补充(5.4节微程序控制器)3 现代机器的控制器中心部件是微操作产生部件，微操作产生部件采用的是组合逻辑设计思想，输入信号是指令译码器的输出，时序发生器的时序信号以及程序运转的结果特征及形状。输出是一组带有时间标志的微操作控制信号。三 时序信号产生器(时序发生器)根本根本组成：成：时钟系系统，环形脉冲形脉冲发生器，生器，节拍脉冲，拍脉冲，读写写时序序译码逻辑，启停控制，启停控制逻辑。阐明：明： 各种各种计算机的算机的时序序发生器不尽一生器不尽一样，硬布硬布线逻辑控制器的
5、控制器的时序序发生器生器电路比微程路比微程序控制器的要复序控制器的要复杂。三 时序信号产生器(时序发生器)时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。 时钟脉冲源环形脉冲发生器节拍脉冲和读写时序译码逻辑启停控制逻辑RDWE启动停机RDWET1T2T3T4环形脉冲发生器是产生一组有序的间隔相等或不等的脉冲序列，经过译码电路来产生最后所需的节拍脉冲。 启停控制逻辑:只需在启动机器运转的情况下，才允许时序产生器发出CPU任务所需的节拍脉冲T1-T4 RD=C2RDWE=C3WE环形脉冲发生器波形环形脉冲发生器波形C4C1C2C3123456789101112逻辑电路逻辑电路0
6、10110111000启停控制电路启停控制电路的中心是运转标志触发器，当运转标志触发器为1时，允许节拍脉冲T10-T40发出，为0时，节拍脉冲信号被封锁。在运转标志触发器下面加了一个R-S触发器，并用C4作为运转触发器的时钟信号，保证时序信号发生器启动时从第一个节拍脉冲信号的前沿开场任务，停顿在第四个节拍脉冲信号的后沿终止任务，2 时序信号产生器(时序发生器)时序图阐明了如何根据时钟产生节拍脉冲。四 控制方式同步控制方式同步控制方式 ：系：系统具具备一致一致时钟信号，在信号，在任何情况下，已定的指令在任何情况下，已定的指令在执行行时所需的机所需的机器周期数和器周期数和时钟周期数都固定不周期数都
7、固定不变。 异步控制方式：无一致异步控制方式：无一致时钟信号，信号，应对式。式。 其特点是：每条指令、每个操作控制信号需其特点是：每条指令、每个操作控制信号需求多少求多少时间就占用多少就占用多少时间。 结合控制方式合控制方式 控制方式的本质是反映了时序信号的定时方式。 相关计算例 假设某主机主频为200MHz，每个指令周期平均为2.5个机器周期，每个机器周期平均包含2个主频周期，问：该机平均指令执行速度为多少MIPS？假设主频不变，但每个指令平均包含5个机器周期，每个机器周期又包含4个主频周期，平均指令执行速度又为多少MIPS？由此可以得出什么结论？小结时序产生器的设计与学习需求数字逻辑电路设计的根底，所以学习的重点不是电路的设计，只需分析电路的时序产生即可。了解时序系统体制，对时序的三级体制有深化的了解。能进展相关的计算。
