《计算机组成原理(整理版)》由会员分享，可在线阅读，更多相关《计算机组成原理(整理版)（18页珍藏版）》请在金锄头文库上搜索。
1、一、选择1. 常用的虚拟存储器寻址系统由两级存储器组成。A.主存一辅存；B. Cache主存；C. Cache辅存；D.主存一硬盘。2. 个16KX16位的存储器，其地址线和数据线的总和是。A. 28；B. 30；C. 18；D. 20。3. 某计算机字长是16位，它的存储容量是1MB,按字编址，它的寻址范围是。A. 512K；B. 1M；C. 512KB；D. 1MB。4 存储字长是指。A. 存放在一个存储单元中的二进制代码组合；B. 存放在一个存储单元中的二进制代码位数；C. 存储单元的个数；D.机器指令的位数。5. 存储周期是指。A. 存储器的写入时间；B. 存储器进行连续写操作允许的最
2、短间隔时间；C. 存储器进行连续读或写操作所允许的最短间隔时间；D. 指令执行时间。6. 在程序的执行过程中，Cache与主存的地址映射是由。A. 操作系统来管理的；B.程序员调度的；C.由硬件自动完成的；D.用户软件完成。7. 下列器件中存取速度最快的是。A. Cache；B.主存；C.寄存器； D.辅存。8. 设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。A. 224；B. 223；C. 222；D. 221。9. 下列说法中正确的是。A. Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B. 主存储器只由易失性的随机读写存储器构成
3、；C. 单体多字存储器主要解决访存速度的问题；D. Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。10. Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。A.直接映象；B.全相联映象；C.组相联映象； D.以上都有。11在计算机的层次化存储器结构中，虚拟存储器是指。A.将辅助存储器当作主存储器使用；B.将高速缓存当作主存储器使用；C.将主存储器当作高速缓存使用；D.将主存储器当作辅助存储器使用。12. 一个8KX16位的存储器，其地址线和数据线的总和是。A. 28；B. 29；C. 24；D. 19。13. 某计算机字长是32位，它的存储容量是6
4、4KB，按字编址，它的寻址范围是。A. 16KB；B. 16K；C. 32K；D. 32KB。二、名词解释1. 组相连地址映射2. 全相连地址映射、问答1. 设计题（根据题目要求写出详细作答步骤和结果。 设CPU共有16根地址线，8根数据线，并用MREQ （低电平有效）作访存控制信号,WR作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM （2Kx8 位，4Kx4 位，8Kx8 位），RAM （1Kx4 位，2Kx8 位，4Kx8 位）及741S138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求:（1）最小4K地址为系统程序区
5、，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。G1Y7CG丫2Ar6-G2B-CBAY0Gi,G2A,为控制端C,B,A为变量输入端Y 为变量输出端0774 138译码器0-2. 设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/ 写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1KX4位RAM； 4KX8位 RAM； 8KX8 位 RAM； 2KX8 位 ROM； 4KX8 位 ROM； 8KX8 位 ROM 及 74LS138 译码 器和各种门电路，如图所示。画出CPU与存储器的连接图，要求（1）主
6、存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。G，G ,g为控制端1 2A 2BC, B, A为变量控制端YY为输出端7074138译码器3.某计算机的主存地址空间大小为256 MB,按字节编址。指令Cache和数据Cache分离， 均有8个Cache行，每个Cache行大小为64 B,数据Cache采用直接映射方式。现有两 个功能相同的程序A和B,其伪代码如下所示：定int程序A：程序B：int a256256;int a256256;int sum_array1 ()int
7、sum_array2 ()int i, j, sum = 0;int i, j, sum = 0;假for ( i = 0; i 256; i+)for ( j = 0; j 256; j+)for (j = 0; j 256; j+)for ( i = 0; i 5 621主存某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址 空间大小为1MB，页面大小为4KB； Cache采用直接映射方式，共8行；主存与Cache之 间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分 别如题5 -a图、题5 -b图所示，图中页框号及标记字段的内
8、容为十六进制形式。行号有效位标记0102010一2101D31105410645114D60一7127A虚页号有效位页框号010611042115310240一512B60一7132题5-a图页表的部分内容题5-b图Cache的部分内容 请回答下列问题：（1）虚拟地址共有 几位，哪几位表示页号？物理地址共有几位，哪几位表示页框号（物理页号）？（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的 位数及在物理地址中的位置。（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物 理地址是什么？访问该地址时是否Cache命中？要求说明理由。
9、（4）假定为该机配置一个4路组相联的TLB,该TLB共可存放8个页表项，若其当前内 容（十六进制）如题5-c图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要 求说明理由。组号有效位标记贡框号 有效位标记页框号 有效位标记页框号 有效位标记页框号01001150-10121F10132D010087E0-第一章输入输出系统一、选择1. 在的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。A. 单总线；B.双总线；C.三总线；D.以上三种总线。2. CPU响应中断的时间是。A. 中断源提出请求；B.取指周期结束；C.执行周期结束；D.间址周期结束。3. DM
10、A访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作。A.停止CPU访问主存；B.周期挪用；C. DMA与CPU交替访问；D. DMA。4. 总线通信中的同步控制是。A. 只适合于CPU控制的方式；B.由统一时序控制的方式；C.只适合于外围设备控制的方式；D.只适合于主存。5. 以下是错误的。A. 中断服务程序可以是操作系统模块；B. 中断向量就是中断服务程序的入口地址；C. 中断向量法可以提高识别中断源的速度；D. 软件查询法和硬件法都能找到中断服务程序的入口地址。6. 响应中断请求的条件是。A. 外设提出中断；B.外设工作完成和系统允许时；C.外
11、设工作完成和中断标记触发器为“1”时；D. CPU提出中断。7. 在中断周期中，将允许中断触发器置“0”的操作由完成。A. 硬件；B.关中断指令；C.开中断指令；D.软件。8. CPU通过启动通道。A. 执行通道命令；B.执行I/O指令；C.发出中断请求；D.程序查询。9. 总线中地址线的作用是。A. 只用于选择存储器单元；B.由设备向主机提供地址；C. 用于选择指定存储器单元和I/O设备接口电路的地址；D. 即传送地址又传送数据。10. 总线的异步通信方。A. 不采用时钟信号，只采用握手信号；B. 既采用时钟信号，又采用握手信号；C. 既不采用时钟信号，又不采用握手信号；D. 采用时钟信号，
12、不采用握手信号。11. 以下叙述是正确的。A. 外部设备一旦发出中断请求，便立即得到CPU的响应;B. 外部设备一旦发出中断请求，CPU应立即响应；C. 中断方式一般用于处理随机出现的服务请求；D. 程序查询用于键盘中断。12. DMA方式的接口电路中有程序中断部件，其作用是。A. 实现数据传送；B.向CPU提出总线使用权；C.向CPU提出传输结束；D.发中断请求。13. 在中断接口电路中，向量地址可通过送至CPU。A. 地址线； B.数据线；C.控制线；D.状态线。14. 总线复用方式可以。A. 提高总线传输带宽；B.增加总线功能；C.减少总线中信号线数量；D.提高CUP利用率。15. I/O与主机交换信息的方式中，DMA方式的特点是。A. CPU与设备串行工作，传送与主程序串行工作；B. CPU与设备并行工作，传送与主程序串行工作；C. CPU与设备并行工作，传送与主程序并行工作；D. CPU与设备串行工作，传送与主程序并行工作。16下列叙述中是正确的。A. 程序中断方式中有中断请求，DMA方式中没有中断请求；B. 程序中断方式和DMA方式中实现数据传送都需中断请求；C. 程序中断方式和DMA方式中都有中断请求，但目
