电子时钟设计方案

上传人:ni****g 文档编号:564952169 上传时间:2024-03-07 格式:DOCX 页数:15 大小:602.55KB
返回 下载 相关 举报
电子时钟设计方案_第1页
第1页 / 共15页
电子时钟设计方案_第2页
第2页 / 共15页
电子时钟设计方案_第3页
第3页 / 共15页
电子时钟设计方案_第4页
第4页 / 共15页
电子时钟设计方案_第5页
第5页 / 共15页
点击查看更多>>
资源描述

《电子时钟设计方案》由会员分享,可在线阅读,更多相关《电子时钟设计方案(15页珍藏版)》请在金锄头文库上搜索。

1、电子时钟设计方案吴新光 01210150唐斌 01210134李浩罡 01210116一、设计目标数字钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时 准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用:小到人们日常生活中 的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下 几部分组成:555定时器组成的多谐振荡器构成秒脉冲发生器;校时电路;六十进制的秒、 分计数器和二十四进制的时计数器;秒、分、时的数码显示部分;报时电路;闹铃电路。二、设计方案数字电子钟主要由秒信号发生器、“时、分、秒”计数器、译码显示器、校时电路等 组成。秒信号发生

2、器主要由石英晶体振荡器或555振荡器分频后得到;秒、分都是60进 制,故由60进制计数器构成;时为24进制,即由24进制计数器构成;显示部分由译码 和数码显示构成;校时电路由门电路和开关等构成。利用函数信号发生器来进行脉冲信号的输出、利用74160N来设置十进制和六进制的进位 输出、利用数码显示器来显示时间、利用或门、与门、非门、与非门、等电路元件进行组 合、级联后得到设计所要求的电路图。由于要对时钟进行校队,电路选择串行的进位方式,使每个位都可以快速接入脉冲, 进行校时计时电路:用 DCD_HEXCCC HEX用DCD_HEX为时分秒的显示译码器,74LS160十进制的计数器,分别计60进制

3、、60进制24进制,这里使用异步清零法。DCD HEX丨 T4TK74LS16IH mi sounACI)QU肚帕OCT I皿 I)ML 却 GOD校时方案:放置开关选择正常计时模式和校时模式,时分秒计时电路分别连接一个单刀双 掷开关,每个单刀双掷开关连接VCC和GND,每次接通VCC给单次脉冲,此时产生上 升沿信号,74LS160计数加一,这样就可以实现时间的校准,如图tinihE_setKey = SpaceVCC闹钟电路:该电路只需要小时和分钟设定,电路连接方法与计时电路相同,是一个六十进制计数 器和二十四进制计数器,通过连接VCC和GND开关的切换产生单次脉冲信号,每次 74LS160

4、接到一个脉冲信号,计数器加一。为了可以实现定时,在下面连接一个相同的电 路,用数值比较器将其连接起来,即可得到当是中与所定的时间相同时,相连的响铃开始 响铃,这样设置数字钟打铃系统四、具体电路设计1、用两片74LS160级联,其中左边一片为十进制,右边一片为六进制,总体为六十进制。 它们实现的功能为进行时间秒的输出,当时间到六十后,进位为一。得到秒计时,以异步 清零法,LD接0,首先把两片以并联的方式连成百进制计数器,计数器从0开始计数, 当十片计数为Q3Q2Q1Q0=0110时,个片计数为Q3Q2Q1Q0=0000,即计入60个进位信号 时,十位片Q2Q1经与非门产生反馈清零信号,且该片16

5、0同时置零,实现六十进制计数2. 用两片74160N级联,其中左边一片为十进制,右边一片为六进制,总体为六十进制。 它们实现的功能为进行时间分的输出,当时间到六十后,进位为一。得到分计时,在数字 钟的控制电路中,分和秒的控制都是一样的,在电路的设计中采用反馈置数法来实现六十 进制功能。U1025 8lt:D爾D74曲MLSM口ill.-AusadJLSOODU574LS16DD3、用两片74LS160级联,总体为二十四进制。它们实现的功能为进行时间小时的输出,当时间到二十四后,时钟信号全部置零U1 IJDCD_ HEXUH| DC&_HEX92030U l 4L圈卩KMT-AMf HXR卜:f

6、kCij-1仙门Cl-K叫:门 収。百 E2IfcpJIJr ABcn 期口CC4三块时间模块的级联如下图:0nl!=M.S T5、555多谐震荡,给脉冲信号,使得输入的f=lHz555定时器中为了得到1Hs的频率,由公式可知:T= (R1+2*R2) Cln2f=1/T=1/(R1+2*R2)Cln2 R1=R2=25000 欧 C=20uF 时 即可得到 f=1Hz:iNR- 4IK伽-姬 I6、校对:当数字钟接通电源或者计时出现误差时,需要校正时间。校时是数字钟应具备的 基本功能。校时时应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信 号可以随时切换的电路接入其中。对校时电

7、路的要求是,在小时校正时停止分和秒的正常 计数;在分校正时停止秒和小时的正常计数。校时脉冲由开关提供。校时电路7、.在完成以上的步骤后,一个能显示时间的时间控制器已经完成了,接下来是设定输出。 以74LS85D为数值比较器,分别比较时分,诸位进行比较,一旦比较结果全部相同,则 输出“1”口曲LIL然后,等到自己要得到的时间,若相同,开始打铃。C-UIBAI8、闹钟时间设置,与时间设定原理相同,给74LS160单次脉冲使得“时” “分”皆可调制,9、整点报时电路当分钟和秒钟计时为“0000”和“0000”时既启动。五、画出完整的电路图总体电路图-LInr f本电路是使用555定时器作为输入脉冲,

8、以计数器分别60进制、60进制、24进制的 显示有时钟,并在单独加入,不同频的输入脉冲,使之可以校对的更加快捷,后再设置定 时器,与上述相同,再将其与数据比较其分别相连,在输出端,链接指示系统,使之数值 比较器的输出为一时,给以信号,使指示系统开始工作。六、列出系统使用的元器件1、74LS160D10 个74LS160为十进制同步加法计数器逻辑功能描述如下:74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD为异 步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。当 RC=O时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。 当RC=1、L

9、D=0时,电路工作在预置数状态。这时门G16-G19的输出始终是1,所以 FFO-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=O、ET=1时,由 于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到 达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为 何状态,计数器的状态也保持不变,但这时进位输出C等于0。当RC=LD=EP=ET=1时, 电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时,电路将从 1111的状态返回0000的状态,C端从高电平跳变至低电平。利用C端输出的高电平

10、或下降沿作为进位输出信号。2、DCD_HEX 10个LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动,具有:耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。管脚1 2 3 4分别接输出段的Q、Q Q、Q .图形显示如下图所示:01233、74LS22N 与非门(4管脚)2个、 74LS04D 非门 3个 、与非门(2管脚) 74LS00D 6 个4、74LS85D 4个5、555 多谐振荡器 1 个8VCC5kQCO ;5i+S5kQ+5kQ心uOdD该图国产双极型定时器

11、CB555内部电路结构原理图。它是由比较器C和C ,基1 2本RS触发器和集电极开路的放电三极管T三部分组成。D其中V是比较器C1的输入端,v是比较器C的输入端。C和C的参考电压VH12212R1和V由V经三个五千欧电阻分压给出。在控制电压输入端V悬空时,R2CCCOV =2/3V ,V =1/3V。如果V外接固定电压,则V =V ,V =1/2V .R1CC R2CCCOR1 CO R2COR是置零输入端。只要在R端加上低电平,输出端v便立即被置成低电平,不DD0受其他输入端状态的影响。正常工作时必须使R处于高电平。图中的数码18为器D件引脚的编号。其逻辑框图如下:VCC RdDTHTRS 47231UOCOGND图五、逻辑框图逻辑符号如下:U0RdCO6、开关,接地,电源等若干。七、功能设想1、考虑整点报时提前十秒开始,推迟十秒结束。2、考虑闹铃在设定时间启动后,每隔 5 分钟启动一次。3、考虑关闭闹铃必须按下特定的开关。4、考虑加入世界时、夏时令、秒表等功能。5、考虑加入自动校时功能,通过无线网络利用互联网时间校时。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号