《单电子晶体管的笔记》由会员分享，可在线阅读，更多相关《单电子晶体管的笔记（4页珍藏版）》请在金锄头文库上搜索。
1、第六章第七章注释：按库仑岛的数目分类为单岛和多岛两种。按所用的材料可分为金属单电子晶体管和半导体单电子晶体管以及碳纳米管单电子晶体管。半导体单电子晶体管又可以分为Si单电子晶体管和GaAs单电子晶体管。后面我们主要按这两种分类来介绍SET器件。按制造的类型可以分为用光刻工艺制造的单电子晶体管和用光刻工艺与其他工艺结合制造的单电子晶体管等。根据栅电极的位置，把单电子晶体管分为背栅单电子晶体管和侧栅单电子晶体管。单导：(1)金属单电子晶体管 AI/Al2O3/Al岛是最早被用来制造单电子晶体管的。K.Matsumoto和蒋建飞等采用选择阳极氧化法，用探针直接在一层很薄(3nm)的厚的Ti膜上形成氧
2、化物图形，制成在室温下工作的单电子晶体管。只是用针尖的加工速度太慢，生产效率很低TiOx材料单电子晶体管(2)半导体单电子晶体管 80年代，MIT和IBM公司的两个研究小组一直致力于极窄沟道的晶体管在极低温度下工作特性的研究，他们分别用Si和GaAs材料成功制造了SET。MIT 的Scott与Thomas制备的窄沟道晶体管（a）截面图（b）俯视图IBM的U.Meirav等制备的类似结构的GaAs/AIGaAs SET。(3)纳米粒子单电子晶体管为了减小库仑岛的面积，研究人员把团簇化学技术应用到单电子晶体管的制造中，把它与电子束光刻技术相结合，使库仑岛的长度减小到10nm，Klein等人首先报道
3、了用这种方法制造的单电子晶体管。纳米粒子单电子晶体管（a）截面图（b）原型图2、多岛单电子晶体管 由于受光刻分辨率的限制，要把单岛单电子晶体管的库仑岛的尺度做到10nm以下非常困难，而多岛单电子器件的库仑岛一般都是采用特殊的工艺制备的，其尺寸较小。（1）金属多岛单电子晶体管金属多岛单电子晶体管结构示意图（2）半导体多岛单电子晶体管 现在，人们最感兴趣的是用SOI(Silicon on insulator)材料制造的单电子晶体管。它的制造工艺与CMOS超大规模集成电路的工艺相兼容。因而，这种SOI材料制备的单电子晶体管被认为是最有发展前途的单电子器件Zheng和Zhou制备的SOI SET的研究
4、结果，该器件低温下表现出明显的库仑阻塞效应，在栅压为零的情况下，漏极电流随漏源压的变化呈阶梯状，在漏源电压固定的情况下，源漏电流随栅压变化振荡。SOI材料的特点： 较为陡直的亚阈值斜率；较高的跨导和电流驱动能力；易于形成浅结和全介质隔离；优良的抗辐射效应、抗单粒子效应和抗短沟道效应；无闩锁效应；源、漏寄生电容小；低电压低功耗。 这些特性决定了SOI技术将是研发高速、低功耗、高可靠性及高集成度的深亚微米超大规模集成电路和超高速集成电路得重要技术。SET工艺v (l)材料选择v (2)表面的硅层减薄 v (3)电子束光刻量子线图形(300nm长，100nm宽的硅量子线)v (4)反应离子刻蚀制硅量
5、子线v (5)栅氧化:形成栅氧化层，同时减小了量子线的高度和形成量子点v (6)电子束光刻v (7)电子束金属蒸发:制备金属薄层v (8)形成氧化层 v (9)电极接触孔光刻v (10)金属淀积(AI膜，厚度:500一600nm)SET成功制备的各种方法和实例：3.1以MBE生长异质结技术为特征的制备方法MBE（分子束外延）技术是在超高真空条件下，通过分子束或原子束将生长物资输运到被加工衬底的表面生长单晶薄层的一种晶体外延方法，其生长速率可控制为0.110单原子/分钟。外延时衬底温度低而且可精确控制，不同组分薄膜间的成分互扩散小，过渡层小，易制作突变结。通过在衬底上外延生长宽禁带-窄禁带-宽禁
6、带异质结结构，形成二维电子气，在制作的Schottky栅和控制栅极上施加不同的电压对二维电子气的范围、形状和状态等进行限制，形成SET结构。Meirav首先采用MBE技术制作SET，在n+ GaAs衬底上先生长一层宽禁带的AlGaAs，再生长一层本征GaAs层。在GaAs/AlGaAs界面GaAs一侧便构成一个电子势阱形成二维电子气。在衬底背栅加正电压VG改变二维电子气的浓度。在本征GaAs层上面制作一个开有狭缝而且在狭缝的两侧上各有两个彼此相对的突出部分的金属栅（有人称之为分立Schottky栅）。当其上加负电压时，金属栅下面GaAs层中的电子被排斥而耗尽，只有狭缝中形成电子沟道（一维电子气
7、），同时两对突出部分形成电子沟道中的两个电子势垒，两势垒间的沟道便是库仑岛。3.2以STM或者AFM纳米氧化技术为特征的制备方法STM（扫描隧道显微镜）和AFM（原子力显微镜）不仅是观察和检测纳米级形貌和结构的重要仪器，而且也是进行纳米级氧化加工的重要手段。通过在探针与加工对象之间施加一定的电压，利用探针与样品间电场诱导的电化学反应原理，实现对材料进行纳米级氧化加工并能动态显示和检测加工的情况，加工精度可达1nm。在超薄金属膜或超薄掺杂半导体单晶薄膜上，运用STM或AFM氧化加工技术，可以直接制作SET。3.3以EBL和SOI技术为特征的制备方法 由于EBL（电子束光刻）技术采用高质量电子源和
8、光学系统，电子束可以被聚焦成直径小于10nm的束流，通过与高分辨率、高灵敏度光致抗蚀剂（如PMMA正性胶、ZEP520正性胶、CALIXARENE负性胶等）配合使用，可以实现精细图形的制作。针对不同加工对象，它可以与多种半导体常规工艺、微结构材料生长等技术相结合，灵活使用，广泛用于制作SET。特别是利用SOI作为衬底，在氧化减薄后的硅膜上运用EBL技术制作MOSFET量子线（量子点）结构SET的工艺技术，由于具有可大面积生产和与硅微电子技术兼容的潜在优势，被许多科技人员视为制备SET的首选工艺方案。3.4以EBL与微结构材料技术结合为特征的制备方法、STarucha等人用EBL与MBE在n+GaAs衬底上制作纵向SET。在n+GaAs衬底上用MBE生长两个势垒层Al0.22Ga0.78As（9nm、7.5nm）和一个势阱In0.05Ga0.95As（12nm），源、漏区接触由n+GaAs层构成，在顶部沉积AuGeNi，然后用EBL刻出直径0.5m和0.4m的圆点作为掩模腐蚀出台面，在台面的侧面淀积金属形成Schotty栅，形成一个上部为漏、下部为源、中间势阱为岛的纵向SET。在50mK下，Id-Vgs特性出现尖脉冲。
