《数字逻辑实验指导书》由会员分享，可在线阅读，更多相关《数字逻辑实验指导书（29页珍藏版）》请在金锄头文库上搜索。
1、精选优质文档-倾情为你奉上数字逻辑与数字系统实验指导书青岛大学信息工程学院实验中心 巨春民2015年3月专心-专注-专业实验报告要求本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2014xxxxxxx计算机X班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD文档实验报告（名称为“实验x实验报告 ”， 格式为实验名称、实验目的、实验内容，实验内容中的电路图用Multisim中电路图复制粘贴）和实验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图（以其实验内容命名）。实验一 电子电路仿真方法与门电路实验一、实验目的1 熟悉电路
2、仿真软件Multisim的安装与使用方法。2验证常用集成逻辑门电路的逻辑功能。3掌握各种门电路的逻辑符号。4了解集成电路的外引线排列及其使用方法。5. 学会用Multisim设计子电路。二、实验内容1用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404. 表1.1 门电路逻辑功能表输 入输 出与门或门与非门或非门异或门反相器BAL=ABL=A+B000110112 用2输入与门7408和4输入与非门7420设计一个8输入与非门子电路，实现
3、，写出逻辑表达式，给出逻辑电路图，并验证逻辑功能填入表1.2中。 表1.2 8输入与非门逻辑功能表输 入输 出LABCDEFGH111111110111111100111111000111110000111100000111000000110000000100000000三、实验总结四、心得与体会实验二 门电路基础一、实验目的1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。2. 熟悉CMOS传输门的使用方法。3. 了解漏极开路的门电路使用方法。二、实验内容1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A。给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。表2
4、-1 CMOS反相器逻辑功能表输入A输出Y012. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)。给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。表2-2 CMOS与非门逻辑功能表输 入输 出ABY000110113. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)。给出电路图，分析其工作原理，测试其逻辑功能填入表2-3。表2-3 CMOS或非门逻辑功能表输 入输 出ABY000110114. 用CMOS传输门和反相器构成异或门，实现。给出电路图，测试其逻辑功能填入表2-4。表2-4 或非门逻辑功能表输 入输 出ABY000110115.
5、 用1片漏极开路的2输入端CMOS与非门电路74HC01D实现与或非门Y=（AB+CD+EF+GH），给出电路图，并测试其逻辑功能填入表2-5。表2-5与或非门逻辑功能表输 入输 出LABCDEFGH1100000000110000000011000000001110101010010101011111111100000000。三、实验总结四、心得与体会实验三 组合逻辑电路设计（一）一、实验目的1. 掌握组合逻辑电路的设计方法2. 掌握全加器的逻辑功能3. 了解七段显示数码管的原理及显示译码器的设计方法。二、实验内容(以下题目任选12个)1. 设计一个1位全加器电路，写出各输出端的逻辑表达式，
6、给出电路图并验证其逻辑功能填入表2.1中。表2.1 全加器逻辑功能表输 入输 出ABCi-1SCo0000101001100010111011112. 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。3. 试
7、设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。4. 试设计一个码转换电路，将4位自然二进制码转换为格雷码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。5. 设计一个十六进制共阴极7段显示译码器，其译码输出真值表如表3.2所示，写出各输出端的逻辑表达式，给出其电路图，并在Multisim下仿真验证其功能。数字字形输入输出表2.2 十六进制7段显示译码器输出真值表三、实验总结四、心得与体会实验四 编码器及其应用一、实验目的掌握优先编码器的逻辑
8、功能，学会编码器的级联扩展应用。二、实验内容 1. 验证优先编码器74148的逻辑功能，给出接线电路图，并按表4.1输入编码信号，将各输出端测试结果填入表4.1中。表4.1 优先编码器74148逻辑功能表输 入输 出SI7I6I5I4I3I2I1I0Y2Y1Y0YSYEX1011111111000100110011100111100111110011111100111111102. 用2片74148级联扩展实现16线-4线编码器的逻辑功能，画出逻辑电路图，给出Multisim接线电路图，并验证其逻辑功能填入表4.2。设编码输入信号为A15A0，编码输出信号为高电平有效的Z3Z0。表4.2 16
9、线-4线优先编码器逻辑功能表输 入输 出SA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0Z3Z2Z1Z0101111111111111111000110011110011111100111111110011111111110011111111111100111111111111110011111111111111103. 用4片74148级联扩展实现32线-5线编码器的逻辑功能，画出逻辑电路图，给出Multisim接线电路图，并验证其逻辑功能填入表4.3。设编码输入信号为A31A0，编码输出信号为高电平有效的Z4Z0。表4.3 32线-5线优先编码器逻辑功能表输入最高优先级信号输 出Z4Z3Z2Z1Z0A31=0A30=0A29=0A28=0A27=0A26=0A25=0A24=0A23=0A22=0A21=0A20=0A19=0A18=0A17=0
