《基于C54XDSP的viterbi译码技术》由会员分享，可在线阅读，更多相关《基于C54XDSP的viterbi译码技术（54页珍藏版）》请在金锄头文库上搜索。
1、 本科毕业设计说明书（论文） 第 1 页 共 4 页1 引言卷积码的概率码最早始于1961年由Wozencraft提出的序列译码，这是第一个实用的概率译码方法，1963年Fano对序列译码进行改进，提出Fano算法，从而推动了序列译码的实际应用。1967年Viterbi提出了另一种概率译码算法:Viterbi算法，它是一种最大似然译码算法。在码的约束比较小时，它比序列译码算法效率更高、速度更快，译码器也较简单。因而自Viterbi算法提出以来，无论在理论上还是实践上都得到了极其迅速的发展，并广泛应用于各种数据传输系统，特别是卫星通信系统中。1.1 卷积码的发展卷积码是深度空空间通信系统统和无线
2、通信信系统中常用用的一种编码码。卷积码与与分组码不同同，它的本码码组的校验元元不仅与本组组的信息元有有关，而且还还与以前各时时刻输入至编编码器的信息息组有关。在在编码过程中中，卷积码充充分利用了各各码字间的相相关性，而且且它的信息元元和校验元也也比分组码小小，在与分组组码同样的码码率R和设备备复杂性条件件下，无论从从理论上还是是从实践上都都证明卷积码码的性能至少少不比分组码码差；而且卷卷积码在实现现最佳译码也也较分组码容容易。所以从从信道编码定定理来看，卷卷积码是一种种非常有前途途的码类。在在IS-955.CDMAA的无线数字字蜂窝标滩中中都采用了卷卷积码；在第第三代无线通通信系统的蜂蜂窝结构
3、中所所采用的Tuurbo码，也也是源自卷积积码。卷积码是由伊利利亚斯（P.Eliass）发明的一一种非分组码码。通常它更更适用于前向向纠错，因为为对于许多实实际情况它的的性能优于分分组码，而且且运算简单。卷卷积码是一种种线性树码，由由于该码的输输出序列是输输入序列和编编码器的冲击击响应的离散散时间卷积，故故名卷积码。其其一般结构包包括：一个由由N段组成的的输入移位寄寄存器，每段段k个，共NNk个移位寄寄存器、一组组n个模2和和相加器，一一个由n级组组成的输出移移位寄存器。对对应于每段kk个比特的输输入序列，输输出n个比特特。卷积码常常记为（n,k,N-11），当k等等于1时，NN-1就是寄寄存
4、器的个数数。卷积编码器是由由记忆的，即即一组信息码码元的校验码码元不但取决决于本组信息息元，而且还还与前m=NN-1组信息息码元有关。其其中m被称为为编码存贮，NN=m+1被被称为编码约约束长度。一一个卷积码不不但可以通过过增加校验码码元（相应地地降低编码效效率）来改善善纠错性能，更更可以用增加加编码约束长长度的方法提提高纠错能力力1。卷积码的概率译译码方法主要要有两种：vviterbbi译码算法法和序列译码码算法（费诺诺算法）。其其中，vitterbi算算法的复杂度度和编码约束束度成指数关关系，所以只只适合m较小小的卷积码或或者误码率高高于10-55的应用。由由于该算法的的收敛性与信信道干扰
5、程度度无关，所以以计算量是固固定的，译码码实时性较好好；另外该算算法适合软判判决译码，可可以获得额外外的编码增益益。序列译码码（费诺算法法）的复杂度度与m无关，适适合大编码约约束长度（即即具有较大自自由距离）的的卷积码或者者误码率低于于10-6的业务需需求。这种算算法的收敛速速度与信道干干扰程度有关关，译码实时时性较差，使使用软判决较较为复杂22。本文主要研究（22,1,7）卷卷积码的viiterbii译码，其中中码率为1/2，约束长长度为7，共共有64个状状态。1.2 数字字信号处理（DSP）20世纪60年年代以来，随随着大规模集集成电路、数数字计算机等等信息技术的的飞速发展。数数字信号处理
6、理（Digiital SSignall Proccessinng,DSPP）技术应运运而生并得到到快速的发展展。在过去的的20多年里里，DSP在在理论和应用用方面不断地地进步和完善善，在越来越越多的应用领领域中迅速取取代传统的模模拟信号处理理方法，并且且开辟出许多多新的应用领领域。目前数数字信号处理理技术已经在在通信、雷达达、航空航天天、工业控制制、生物医学学工程、网络络及家电领域域得到极为广广泛的应用，数数字时代正在在到来。由于DSP技术术应用非常广广泛，迫切需需要一种能高高效完成复杂杂数字信号处处理或数字系系统控制，能能够作为DSSP系统核心心的器件。因因此，众多半半导体厂商投投入到高性能
7、能数字信号处处理器（Diigitall Signnal Prrocesssors,DDSPs）芯芯片的研发当当中。19882年，美国国德州仪器公公司（Texxas Innstrumments Incorrporattion,简简称TI公司司）推出了该该公司的第一一款DSPss芯片，很快快DSPs芯芯片就以其数数字器件特有有的稳定性、可可重复性、可可大规模集成成和易于实现现DSP算法法等优点，为为数字信号处处理技术带来来了更大的发发展和应用前前景。采用各各种类型DSSPs实现系系统的数字化化处理和控制制已经成为了了未来发展的的趋势，并且且随着DSPPs运算能力力的不断提高高，数字信号号处理的研究
8、究重点也由最最初的非实时时应用转向高高速实时应用用3。本文主要讲用到到TI公司的的C54X系系列的DSPPs芯片，并并将在CCSS2000（ffor 50000）平台台上进行仿真真、运行。在在TMS3220C54系系列DSP的的应用设计中中，DSP的的运行速度是是衡量系统性性能的一项重重要指标，要要达到预期的的运行速度，就就要给DSPP系统的程序序空间设计一一个高速程序序存储空间。常常用的存储器器件分为停电电数据丢失和和停电数据不不丢失两类。停停电数据丢失失的器件有RRAM；停电电数据不丢失失的有ROMM,EPROOM,FLAASH等，其其中FLASSH因读写方方便快速而较较常用。在对DSP硬
9、件件进行编程时时，有时C语语言不如汇编编语言方便，有有时根本不能能用C语言进进行编程。因因此，对实时时性要求较高高或需对硬件件直接控制的的功能，如AA/D采用程程序及数字信信号处理的核核心算法等，可可由汇编语言言实现；而对对运行速度和和代码效率要要求不高但要要求可读性强强维护容易的的程序，如系系统初始化、用用户操作界面面等，则用CC语言编写。因因此，混合编编程法已成为为开发TMSS320C554X DSSP应用程序序的常用方法法。要想开发基于CC54X DDSP系统，首首先要有C554X DSSP的仿真器器，才能实现现程序的下载载及调试。在在没有仿真器器的情况下，也也同样可以开开发DSP系系统
10、，因为CC54X DDSP提供JJTAG口和和HPI口用用于程序的下下载，可以根根据相应协议议设计自己的的开发系统。其其中，HPII是8位的数数据总线接口口，由于C55000系列列DSP是116位，所以以与主机通信信的数据都是是由2个连续续的字节组成成4。C54X主要特特点如下：具具有先进的多多总线结构，一一条程序总线线三条16位位数据总线和和四条地址总总线；40位位算术逻辑单单元（ALUU），包括一一个40位桶桶形移位器和和两个40位位累加器；一一个17*117乘法器和和一个40位位专用加法器器，允许166位带/不带带符号的乘法法；整合viiterbii加速器，用用于提高viiterbii编
11、译码的速速度；单周期期正规化及指指数译码；88个辅助寄存存器及一个软软件栈，允许许使用业界最最先进的定点点DSP CC语言编译器器；数据/程序序寻址空间11M*16bbit，内置置4k*166bit RROM和166k*16bbit RAAM；低功耗耗，工作电压压为1.8VV/3.3VV。1.3 本文文研究对象本文所设计的vviterbbi译码是基于C544X DSPP实现的。在在此之前，要要先运用maatlab软软件对vitterbi译译码程序进行行仿真，再在在ccs20000（foor 50000）环境下下进行软件仿仿真。在viterrbi译码器器的设计中，采采用了并行加加比选(ACCS)
12、碟形算算法来完成对对分支度量、路路径度量的计计算，以及对对幸存路径的的选择和路径径溢出的控制制，在对幸存存路径的处理理上，有两种种经典的算法法，一种是寄寄存器交换(registerr exchhange)算法，另一一种是回溯(tracee_backk)算法，本文所所设计的viiterbii译码采用回回溯算法。同同时viteerbi译码码器还同时支支持硬判决和和软判决。通过matlaab和ccss上的仿真，我我们将具体呈呈现viteerbi译码码的正确性和和实用性，以以及viteerbi译码码器的误码性性能。2 卷积码卷积码至今尚未未建立像线性性分组码那样样有严密而完完整的数学分分析体系，分分析
13、它的方法法也很多，但但都有一定的的局限性。描描述卷积码的的方法大致可可以分为解析析表示法和图图形表示法。解解析法又分为为生成矩阵法法、码多项式式法等；图形形表示法也可可以分为状态态图法、树图图法、网格图图法等。2.1 卷积积码的编码及及其应用2.1.1 卷积码的编编码表达形式式对于一个信道，最最不确定的因因素就是噪声声干扰，引起起差错的往往往也是噪声。就就噪声引发差差错的统计规规律而言可分分为随机差错错信道和突发发差错信道。对对于随机差错错信道，它的的差错主要是是由加性高斯斯白噪声(AAWGN)引引起的。 根据编编码信道的输输出是二电平平、多电平或或是模拟量(多电平数的的极限)它可分为：二进制
14、对称称信道(BSSC)、离散散无记忆信道道(DMC)、离散输入入连续输出信信道。BSCC信道输入输输出都是二进进制的，也就就是检测器实实行门限硬判判决；DMCC信道的输入入是二进制输输出是多进制制的，也就是是检测器进行行多电平量化化，亦即所谓谓软判决：离离散输入连续续输出信道是是DMC的极限限情况。从香农(Shaannon)信道编码定定理可以看出出要降低误码码率，通过某某种规则加入入冗余信息(编码)是常用途径径之一。常用用的这些编码码“规则”有：分组编编码、卷积编编码等等。寻寻找好的编码码方法一直是是信息论研究究的重点与核核心。在相同同误码率的条条件下，编码码比不编码可可以节省几个个dB的信号
15、功功率，也就是是说在同样的的信噪比条件件下编码以后后可以降低发发射和接收功功率。卷积编码是在实实际中应用极极为广泛的一一种编码方法法，可以用(n,k,mm)来表示。其其编码器是一一个由k个输入端、nn个输出端且且具有m-11级移位寄存存器所构成的的有限状态的的有记忆系统统，m称之为编码码约束长度，它它表示编码码码字的产生受受m个信息分组组的制约；kk/n表示编编码效率5。图2.1是卷积积码的编码流流程，卷积码码至今尚未建建立像线性分分组码那样有有严密而完整整的数学分析析体系，分析析它的方法也也很多，但都都有一定的局局限性。描述述卷积码的方方法大致可以以分为解析表表示法和图形形表示法。解解析法又
16、分为为生成矩阵法法、码多项式式法等；图形形表示法也可可以分为状态态图法、树图图法、网格图图法等。图2.1 卷积积码编码程序序流程图下面结合(2,1,3)卷卷积码来说明明常用的几种种表示法：树树状图、状态态图法和网格格图法。图2.2 （22,1,3）卷卷积码树状图图按照习惯的做法法，码树的起起点节点位于于左边；移位位寄存器的初初始状态为000，分别用用a，b，c和d表示寄存器器，的4种状态:000，01，100和11，作为树树状图中每条条支路的节点点。以全零状状态a为起点，当当第1位输入信息息为零时，输出出码元为000，寄存器保保持状态a不变。输入第二个个比特为1时时，输出码元元为11，寄存存器则转移到到状态b。然后再分分别以这两条条支路的终节节点a和b作为处理下下一位输入信信息比特的起点，从从而得到4条支路。以此类
